JPS60150639A - マイクロ波半導体増幅器 - Google Patents
マイクロ波半導体増幅器Info
- Publication number
- JPS60150639A JPS60150639A JP59006663A JP666384A JPS60150639A JP S60150639 A JPS60150639 A JP S60150639A JP 59006663 A JP59006663 A JP 59006663A JP 666384 A JP666384 A JP 666384A JP S60150639 A JPS60150639 A JP S60150639A
- Authority
- JP
- Japan
- Prior art keywords
- input
- semiconductor element
- substrates
- metal carrier
- bonded
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/4501—Shape
- H01L2224/45012—Cross-sectional shape
- H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明はマイクロ波集積回路基板〔Ｍ工Ｃ（ｍｉｃｒ
ｏ−ｗｑｖｅＩＣ）基板３分用いたマイクロ波半導体増
幅器に係り、特に、そのＭ工Ｃ基板の構成に関するもの
である。
ｏ−ｗｑｖｅＩＣ）基板３分用いたマイクロ波半導体増
幅器に係り、特に、そのＭ工Ｃ基板の構成に関するもの
である。
第１図ＡおよびＢはそれぞれ従来のマイクロ波半導体増
幅器の例を示す平面図で、第１図Ａに示すものは金属キ
ャリアに直接３端子マイクロ波半導体素子をボンディン
グしたもので、図において、（１）はマイクロ波帯にお
いて、低誘電損失を有するセラミック等からなる誘電体
基板、（２）は誘電体基板（１）を固定する金属キャリ
ア、（３）は３端子マイクロ波半導体素子（以下「半導
体素子」と略称する。入（４）は入力信号伝送線路、（
５）は入力整合線路、（６）は出力信号伝送線路、（７
）は出力整合線路、（８）および（９）はそれぞれ入力
信号伝達線路（４）および出力信号伝送線路（６）に接
続され低域通過フィルタを構成するバイアス回路である
。なお、（４ａ）は入力（４号伝送線路（４）の入力整
合線路（５）よりも半導体素子（３）側の部分、（６ａ
）は出力信号伝送線路（６）の出力整合線路（７）より
も半導体素子（３）側の部分である。この従来例では誘
電体基板（１）は入力回路部と出力回路部とに分割され
ており、半導体素子（３）は両部会の間にボンディング
されている。
幅器の例を示す平面図で、第１図Ａに示すものは金属キ
ャリアに直接３端子マイクロ波半導体素子をボンディン
グしたもので、図において、（１）はマイクロ波帯にお
いて、低誘電損失を有するセラミック等からなる誘電体
基板、（２）は誘電体基板（１）を固定する金属キャリ
ア、（３）は３端子マイクロ波半導体素子（以下「半導
体素子」と略称する。入（４）は入力信号伝送線路、（
５）は入力整合線路、（６）は出力信号伝送線路、（７
）は出力整合線路、（８）および（９）はそれぞれ入力
信号伝達線路（４）および出力信号伝送線路（６）に接
続され低域通過フィルタを構成するバイアス回路である
。なお、（４ａ）は入力（４号伝送線路（４）の入力整
合線路（５）よりも半導体素子（３）側の部分、（６ａ
）は出力信号伝送線路（６）の出力整合線路（７）より
も半導体素子（３）側の部分である。この従来例では誘
電体基板（１）は入力回路部と出力回路部とに分割され
ており、半導体素子（３）は両部会の間にボンディング
されている。
第１図Ｂに示されているものは、誘電体基板（１）が１
枚で構成され、メタライズスルーホールで金（ｌθ） 属キャリア（２）に接続された接地電極輯が設けられ。
枚で構成され、メタライズスルーホールで金（ｌθ） 属キャリア（２）に接続された接地電極輯が設けられ。
これに半導体素子（３）がボンディングされている。
その他の構成は第１図Ａに示したものと同様である０
このような従来例の組み立て方法−＠ｆ、１図Ａの構成
を例にとって略説すると、まず、金属キャリア（２）に
誘電体基板（１）を金・ゲルマニウム（ＡｕＧｅ）（融
点３８０″Ｃ）によってはんだ付けし、次に１キヤリア
（２）に半導体素子（３）を金・錫（ＡｕＳｎ） （融
点２８０℃）Ｋよってはんだ付けし、その後に、半導体
素子（３）の各端子と誘電体基板（１）上の入出力信号
伝送線路の部分（４ａ）、（ａａ）との間を金線で接読
し、組み立ては完了する。
を例にとって略説すると、まず、金属キャリア（２）に
誘電体基板（１）を金・ゲルマニウム（ＡｕＧｅ）（融
点３８０″Ｃ）によってはんだ付けし、次に１キヤリア
（２）に半導体素子（３）を金・錫（ＡｕＳｎ） （融
点２８０℃）Ｋよってはんだ付けし、その後に、半導体
素子（３）の各端子と誘電体基板（１）上の入出力信号
伝送線路の部分（４ａ）、（ａａ）との間を金線で接読
し、組み立ては完了する。
このように構成されたマイクロ波半導体増幅器では、半
導体素子（３）にバイアス回路（８） 、 （９）を介
して直流バイアス電圧を印加することによって増幅器と
して動作させることができる。このとき、入出力信号伝
送線路（４） 、 （６）および入出力整合線路（５）
。
導体素子（３）にバイアス回路（８） 、 （９）を介
して直流バイアス電圧を印加することによって増幅器と
して動作させることができる。このとき、入出力信号伝
送線路（４） 、 （６）および入出力整合線路（５）
。
（７）を最適にすることによって、増幅器の入出力イン
ピーダンスを信号源および負荷インピーダンス（通常マ
イクロ波帯では５０Ωが用いられる。）に整合をとって
、最大の増幅器利得を得ることができる。そして、この
インピーダンス整合状態は半導体素子（３）と入力整合
線路（５）との間の入力信号伝送線路部分（４ａ）の長
さ、入力整合線路（５）の長さ、半導体素子（３）と出
力整合線路（７）との間の出力信号伝送線路部分（６ａ
）の長さ、出力整合線路（７）の長さ、およびそれぞれ
の線幅によって決まる。
ピーダンスを信号源および負荷インピーダンス（通常マ
イクロ波帯では５０Ωが用いられる。）に整合をとって
、最大の増幅器利得を得ることができる。そして、この
インピーダンス整合状態は半導体素子（３）と入力整合
線路（５）との間の入力信号伝送線路部分（４ａ）の長
さ、入力整合線路（５）の長さ、半導体素子（３）と出
力整合線路（７）との間の出力信号伝送線路部分（６ａ
）の長さ、出力整合線路（７）の長さ、およびそれぞれ
の線幅によって決まる。
ところが、上述の従来の構成では、これら整合回路を構
成する部分がすべて誘電体基板（１）の上に形成されて
おり、これと半導体素子（３）との間を直接ワイヤボン
ディングによって接続きれている。
成する部分がすべて誘電体基板（１）の上に形成されて
おり、これと半導体素子（３）との間を直接ワイヤボン
ディングによって接続きれている。
そこで、整合回路の変更を行なうにはその都度、半導体
素子（３）との間のワイヤボンディングをやり直す必要
がある。しかも、その再ワイヤボンディングによって半
導体素子（３）と整合回路とのマツチング状態が変化す
ることがあり、整合回路の調１′−。
素子（３）との間のワイヤボンディングをやり直す必要
がある。しかも、その再ワイヤボンディングによって半
導体素子（３）と整合回路とのマツチング状態が変化す
ることがあり、整合回路の調１′−。
の上で好ましくない影響を与える。
［発明の概要〕
この発明は以上のような点に鑑みてなされたもので、半
導体素子と入出力整合回路との間にワイヤボンディング
用基板を設けることによって、整合回路の変更に際して
、半導体素子へのワイヤボンディングには触れる必要を
なくシ、試行錯誤的に行っている整合回路の設計、開発
のための調整を容易ならしめ、その調整精度を向上させ
得るマイクロ波半導体増幅器用Ｖ工Ｃ基板の構成を提供
するものである。
導体素子と入出力整合回路との間にワイヤボンディング
用基板を設けることによって、整合回路の変更に際して
、半導体素子へのワイヤボンディングには触れる必要を
なくシ、試行錯誤的に行っている整合回路の設計、開発
のための調整を容易ならしめ、その調整精度を向上させ
得るマイクロ波半導体増幅器用Ｖ工Ｃ基板の構成を提供
するものである。
第２図Ａはこの発明の一実施例の構成を示す平米例に対
応するもので、半導体素子（３）は直接金属キャリア（
２）の上にボンディングされている。第２図Ａにおいて
、ａＱおよびＱυは半導体素子（３）と誘電体基板（１
）の入力回路部および出力回路部との闇にそれぞれ金属
キャリア（２）上に設けられた入力側および出力側のワ
イヤボンディング用基板で、入力側ワイヤボンディング
用基板叫の上には半導体素子（３）と入力整合線路（５
）との闇の入力信号伝送線路部分（４ａ）の少なくとも
一部が形成され、入力整合線路（５）との間は金などの
リボン＠で熱圧着などの方法で接続される。同様に、出
力側ワイヤボンディング用基板Ｑ９の上には半導体素子
（３）と出力整合線路（７）との間の出力信号伝送Ｍ路
部分（６ａ）の少なくとも一部が形成され、出力整合線
路（７）との闇は金などのリボン吋で接続されている。
応するもので、半導体素子（３）は直接金属キャリア（
２）の上にボンディングされている。第２図Ａにおいて
、ａＱおよびＱυは半導体素子（３）と誘電体基板（１
）の入力回路部および出力回路部との闇にそれぞれ金属
キャリア（２）上に設けられた入力側および出力側のワ
イヤボンディング用基板で、入力側ワイヤボンディング
用基板叫の上には半導体素子（３）と入力整合線路（５
）との闇の入力信号伝送線路部分（４ａ）の少なくとも
一部が形成され、入力整合線路（５）との間は金などの
リボン＠で熱圧着などの方法で接続される。同様に、出
力側ワイヤボンディング用基板Ｑ９の上には半導体素子
（３）と出力整合線路（７）との間の出力信号伝送Ｍ路
部分（６ａ）の少なくとも一部が形成され、出力整合線
路（７）との闇は金などのリボン吋で接続されている。
このように構成された本実施例でも、当然、従来装置と
同様、マイクロ波半導体増幅器として機能する。
同様、マイクロ波半導体増幅器として機能する。
この実施例の組み立てに当っては、金属キャリア（２）
に入力側および出力側ワイヤボンディング用基板Ｃ１ｌ
およびθＤをＡｕＧｅ （融点３８０℃）によってはん
だ付けし、次に、金属キャリア（２１Ｋ半導体素子（３
） ｋ ＡｕＳｎ （融点２８０℃）によってはんだ付
けし、つづいて、半導体素子（３）の各☆：Ｍ子と両ワ
イヤボンディング用基板ｇｃ）およびθＢとを金線で接
続し、更に、入力側および出力側誘電体基板（１）を金
属キャリア（２）に低融点のインジウム（Ｉｎ）系ノ・
ンダ（融点１８０°Ｃ）Ｋよってはんだ向けし、入力側
および出力側ワイヤボンディング用基机０１およびθυ
と入力端および出力側誘電体基板（］）とそれぞれ金リ
ボンａ２および０によって接続して、組み立ては完了す
るＯ 従って、この実施例の構成では誘電体基板（１）の取υ
付けはんだに低融点（１８０℃）のものを用いることに
よって、金リボンｏａ 、 （１→をはずすのみで、半
導体素子（３）へのワイヤボンディングをそのままにし
たままで、誘電体基板（１）の取り換えが可能となる。
に入力側および出力側ワイヤボンディング用基板Ｃ１ｌ
およびθＤをＡｕＧｅ （融点３８０℃）によってはん
だ付けし、次に、金属キャリア（２１Ｋ半導体素子（３
） ｋ ＡｕＳｎ （融点２８０℃）によってはんだ付
けし、つづいて、半導体素子（３）の各☆：Ｍ子と両ワ
イヤボンディング用基板ｇｃ）およびθＢとを金線で接
続し、更に、入力側および出力側誘電体基板（１）を金
属キャリア（２）に低融点のインジウム（Ｉｎ）系ノ・
ンダ（融点１８０°Ｃ）Ｋよってはんだ向けし、入力側
および出力側ワイヤボンディング用基机０１およびθυ
と入力端および出力側誘電体基板（］）とそれぞれ金リ
ボンａ２および０によって接続して、組み立ては完了す
るＯ 従って、この実施例の構成では誘電体基板（１）の取υ
付けはんだに低融点（１８０℃）のものを用いることに
よって、金リボンｏａ 、 （１→をはずすのみで、半
導体素子（３）へのワイヤボンディングをそのままにし
たままで、誘電体基板（１）の取り換えが可能となる。
すなわち、整合状態の調整のための整合回路パターンの
変更を半導体素子（３）のワイヤボンディングに触れる
ことなく行うことができ、かつ、この調整を同一条件の
素子を用いて行えるので、試行錯誤的に行っている整合
回路の設計、開発の速度を向上はせ、半導体素子の特性
のばらつきの影響なく整合回路の評価ができ、その評価
精度を向上させ得る。
変更を半導体素子（３）のワイヤボンディングに触れる
ことなく行うことができ、かつ、この調整を同一条件の
素子を用いて行えるので、試行錯誤的に行っている整合
回路の設計、開発の速度を向上はせ、半導体素子の特性
のばらつきの影響なく整合回路の評価ができ、その評価
精度を向上させ得る。
第２図Ｂはこの発明の他の実施例の構成を示す平面図で
、１ｌ（１図Ｐの従来例に対応するもので、ワイヤポン
ディング周基板α→一枚のみを用い、これ（（メタライ
ズスルーホールで金属キャリア（１）Ｋ接続された接地
電極ａｂが設けられ、ここに半導体素子（３）がボンデ
ィングされている点以外は第２図Ａの実施例と同様で、
これと同様の効果を有する。
、１ｌ（１図Ｐの従来例に対応するもので、ワイヤポン
ディング周基板α→一枚のみを用い、これ（（メタライ
ズスルーホールで金属キャリア（１）Ｋ接続された接地
電極ａｂが設けられ、ここに半導体素子（３）がボンデ
ィングされている点以外は第２図Ａの実施例と同様で、
これと同様の効果を有する。
なお、ここに用いる半導体素子としては電界効果形トラ
ンジスタ、接合形トランジスタのいずれを用いてもよい
ことはいうまでもない。
ンジスタ、接合形トランジスタのいずれを用いてもよい
ことはいうまでもない。
以上説明したように、この発明になるマイクロ波半導体
増幅器では整合回路が形成式れた誘電体基板と半導体素
子との接続をワイヤボンディング用基板を介して行い、
誘電体基板を金属キャリアへ低融点はんだではんだ付け
したので、整合調整のための誘電体基板の取り換えを半
導体素子へのワイヤボンディングに触れることなく行な
え、試行錯誤的に行われる整合回路の設計、開発を効率
的に、しかも精度よ〈実施することができる。
増幅器では整合回路が形成式れた誘電体基板と半導体素
子との接続をワイヤボンディング用基板を介して行い、
誘電体基板を金属キャリアへ低融点はんだではんだ付け
したので、整合調整のための誘電体基板の取り換えを半
導体素子へのワイヤボンディングに触れることなく行な
え、試行錯誤的に行われる整合回路の設計、開発を効率
的に、しかも精度よ〈実施することができる。
第１図ＡおよびＢはそれぞれ従来のマイクロ波半導体増
幅器の例を示す平面図、第２図Ａはこの発明の一実施例
、第２図Ｂはこの発明の他の実施例の構成を示す平面図
である。 図において、（１）は誘電体基板、（２）は金属キャリ
ア、（３）は３喘子マイクロ波半導体素子、（４） 、
（４ａ）は入力信号伝送線路、（５）は入力整合線路、
ｔａｂ（６ａ）は出力信号伝送線路、（７）は出力整合
線路、０１．Ｃ１υ。 Ｑ４はワイヤボンディング用基板、ｕ′４．ａｓは金リ
ボン、（１１９は接地電極である。 なお、図中同一符号は同一または相当部分を示す。 代理人大岩増雄 第１図 ２、 第２図 手続補正書（自発） ２、発明の名称 マイクロ波半ノ１メ体増幅器 ３、Ｆ車止をする古 代ノ２右片山仁へ部 ４、代理人 ５、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の回答 ｉｌｌ 明細書の第４負第１０行に［線＠Ｉ４） 、
ｆ６ｔ Ｊとあるのを「線路（４ａ）、 （６ａ） Ｊ
と訂正する。 （２） 同、第５頁第６行に「半辱体素子（３）」とあ
るのを「半ノ１メ体素子（３）を収り換える、もしくけ
半ノＩ７体素子（３）」と訂正する。 （３） 同、第５頁第γ行に「その再ワイヤ」とあるの
を「半専体素子（３）を収り換えれば素子特性のばらつ
きによって、整合回路ヲ一定条件で評価しているとけ言
えず、また、再ワイヤ」と訂正する。 （４） 同、第５頁第１５行に［半専体累子Ｊとあるの
金「半醇体話子を収り換える、もしくけ、半萼体ｊ子」
と訂正する。 １５＋ 同、第５頁第１８行に「その調整」とあるのを
「ワイヤの効果を含めて、同一条件で整合回路の評価が
行え、その調整」と訂正する。 以上
幅器の例を示す平面図、第２図Ａはこの発明の一実施例
、第２図Ｂはこの発明の他の実施例の構成を示す平面図
である。 図において、（１）は誘電体基板、（２）は金属キャリ
ア、（３）は３喘子マイクロ波半導体素子、（４） 、
（４ａ）は入力信号伝送線路、（５）は入力整合線路、
ｔａｂ（６ａ）は出力信号伝送線路、（７）は出力整合
線路、０１．Ｃ１υ。 Ｑ４はワイヤボンディング用基板、ｕ′４．ａｓは金リ
ボン、（１１９は接地電極である。 なお、図中同一符号は同一または相当部分を示す。 代理人大岩増雄 第１図 ２、 第２図 手続補正書（自発） ２、発明の名称 マイクロ波半ノ１メ体増幅器 ３、Ｆ車止をする古 代ノ２右片山仁へ部 ４、代理人 ５、 補正の対象 明細書の発明の詳細な説明の欄 ６、 補正の回答 ｉｌｌ 明細書の第４負第１０行に［線＠Ｉ４） 、
ｆ６ｔ Ｊとあるのを「線路（４ａ）、 （６ａ） Ｊ
と訂正する。 （２） 同、第５頁第６行に「半辱体素子（３）」とあ
るのを「半ノ１メ体素子（３）を収り換える、もしくけ
半ノＩ７体素子（３）」と訂正する。 （３） 同、第５頁第γ行に「その再ワイヤ」とあるの
を「半専体素子（３）を収り換えれば素子特性のばらつ
きによって、整合回路ヲ一定条件で評価しているとけ言
えず、また、再ワイヤ」と訂正する。 （４） 同、第５頁第１５行に［半専体累子Ｊとあるの
金「半醇体話子を収り換える、もしくけ、半萼体ｊ子」
と訂正する。 １５＋ 同、第５頁第１８行に「その調整」とあるのを
「ワイヤの効果を含めて、同一条件で整合回路の評価が
行え、その調整」と訂正する。 以上
Claims (3)
- （１）金属キャリア上に装着された３端子マイクロ波半
導体素子と、上記金属キャリア上にはんだ付けされた誘
電体基板の上に形成された入出力整合回路との間を、同
じく上記金属キャリアにはんだ付けして設けられたワイ
ヤボンディング用基板を介して接続するとともに、上記
誘電体基板のはんだ付は用のはんだに上記３端子マイク
ロ波半導体素子の装着用および上記ワイヤボンディング
用基板のはんだ付は用のはんだより低融点のはんだを用
いたことを特徴とする賓イクロ波半導体増幅器。 - （２）３端子マイクロ波半導体素子は直接金属キャリア
上にはんだ付けされたことを特徴とする特許請求の範囲
第１項記載のマイクロ波半導体増幅器。 - （３）３端子マイクロ波半専休素子はワイヤボンディン
グ用基板に設けられメタライズスルーホールによって金
属キャリアに接続された接地電極にはんだ付けされたこ
とを特徴とする特許請求の範囲第１項記載のマイクロ波
半導体増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006663A JPS60150639A (ja) | 1984-01-17 | 1984-01-17 | マイクロ波半導体増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59006663A JPS60150639A (ja) | 1984-01-17 | 1984-01-17 | マイクロ波半導体増幅器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60150639A true JPS60150639A (ja) | 1985-08-08 |
Family
ID=11644615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59006663A Pending JPS60150639A (ja) | 1984-01-17 | 1984-01-17 | マイクロ波半導体増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60150639A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042442A (en) * | 1996-02-28 | 2000-03-28 | Nec Corporation | Enhancement in bonding strength in field emission electron source |
| WO2006001422A1 (ja) * | 2004-06-28 | 2006-01-05 | Mitsubishi Materials Corporation | はんだペースト用Ａｕ－Ｓｎ合金粉末 |
-
1984
- 1984-01-17 JP JP59006663A patent/JPS60150639A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6042442A (en) * | 1996-02-28 | 2000-03-28 | Nec Corporation | Enhancement in bonding strength in field emission electron source |
| WO2006001422A1 (ja) * | 2004-06-28 | 2006-01-05 | Mitsubishi Materials Corporation | はんだペースト用Ａｕ－Ｓｎ合金粉末 |
| US7556669B2 (en) | 2004-06-28 | 2009-07-07 | Mitsubishi Materials Corporation | Au-sn alloy powder for solder paste |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7067743B2 (en) | Transmission line and device including the same | |
| JPS60150639A (ja) | マイクロ波半導体増幅器 | |
| JPS6348901A (ja) | マイクロ波デバイス | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JPS5834758Y2 (ja) | マイクロ波装置用パツケ−ジ | |
| JPH0249733Y2 (ja) | ||
| JP3128820B2 (ja) | 半導体装置の製造方法 | |
| JPS6326002A (ja) | マイクロ波集積回路装置 | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JP2998742B1 (ja) | バイアホールインダクタンスの測定方法 | |
| JPH04261206A (ja) | 増幅器 | |
| JPH04109701A (ja) | マイクロ波半導体装置 | |
| JPH10335575A (ja) | 高周波信号伝送線路及びその高周波信号伝送線路を使用した半導体装置 | |
| JP2541336B2 (ja) | 集積回路装置の接続方法 | |
| JPS6380543A (ja) | 集積回路装置 | |
| JPH057865B2 (ja) | ||
| JPH0430457A (ja) | モノリシック集積回路 | |
| JPH0267785A (ja) | 高周波半導体装置 | |
| JPH02168632A (ja) | 電界効果トランジスタ及び信号伝送線路 | |
| JPS60220609A (ja) | マイクロ波半導体増幅器 | |
| JPS6079751A (ja) | マイクロ波半導体装置用パツケ−ジ | |
| JPS63265457A (ja) | 高周波トランジスタ |