KR910006948B1 - 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법 - Google Patents

질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법 Download PDF

Info

Publication number
KR910006948B1
KR910006948B1 KR1019880010882A KR880010882A KR910006948B1 KR 910006948 B1 KR910006948 B1 KR 910006948B1 KR 1019880010882 A KR1019880010882 A KR 1019880010882A KR 880010882 A KR880010882 A KR 880010882A KR 910006948 B1 KR910006948 B1 KR 910006948B1
Authority
KR
South Korea
Prior art keywords
layer
thin film
metal
metal thin
film layer
Prior art date
Application number
KR1019880010882A
Other languages
English (en)
Other versions
KR890004422A (ko
Inventor
시게끼 하라다
마사히로 스기모도
Original Assignee
후지쓰 가부시끼가이샤
야마모도 다꾸마
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쓰 가부시끼가이샤, 야마모도 다꾸마 filed Critical 후지쓰 가부시끼가이샤
Publication of KR890004422A publication Critical patent/KR890004422A/ko
Application granted granted Critical
Publication of KR910006948B1 publication Critical patent/KR910006948B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/009—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone characterised by the material treated
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/45—Coating or impregnating, e.g. injection in masonry, partial coating of green or fired ceramics, organic coating compositions for adhering together two concrete elements
    • C04B41/52—Multiple coating or impregnating multiple coating or impregnating with the same composition or with compositions only differing in the concentration of the constituents, is classified as single coating or impregnation
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B41/00—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone
    • C04B41/80—After-treatment of mortars, concrete, artificial stone or ceramics; Treatment of natural stone of only ceramics
    • C04B41/81—Coating or impregnation
    • C04B41/89—Coating or impregnation for obtaining at least two superposed coatings having different compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/20—Parameters
    • H01L2924/207—Diameter ranges
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12014—All metal or with adjacent metals having metal particles
    • Y10T428/12028—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, etc.]
    • Y10T428/12049—Nonmetal component
    • Y10T428/12056—Entirely inorganic
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12535—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.] with additional, spatially distinct nonmetal component
    • Y10T428/12576—Boride, carbide or nitride component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31536—Including interfacial reaction product of adjacent layers

Abstract

내용 없음.

Description

질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법
제1a~d도는 본 발명의 바람직한 실시예의 단계를 설명하기 위한 입면의 단면도이다.
제2a~c도는 본 발명의 바람직한 실시예에 의하여 생산된 금속박막층구조물의 접착강도 평가방법을 설명하는 도면이다.
제3a, b도는 본 발명의 바람직한 실시예에 의하여 생산된 금속박막층구조물의 접착강도 평가방법을 설명하는 도면이다.
제4도는 열처리 단계에서 사용하는 바람직한 온도범위를 설명하는 도표이다.
제5a~c도는 본 발명의 다른 바람직한 실시예의 단계를 설명하기 위한 입면의 단면도이다.
제6a~c도는 본 발명의 응용품인 반도체 장치를 보여주는 도면이다.
제7도 및 제8도는 본 발명의 응용품인 반도체 장치의 단면도이다.
제9도 내지 제11도는 본 발명의 응용품인 반도체 장치의 단면도이다.
본 발명은 일반적으로 낮은 열팽창과 높은 열전도성의 특성을 지닌 질화 알루미늄 세라믹스 위의 금속박막층 구조물에 관한 것이다.
보다 구체적으로 본 발명은 질화 알루미늄 세라믹스위에 형성된 금속박막층구조물 및 질화 알루미늄 세라믹스위의 금속박막층구조물의 생산방법에 관한 것이다.
전통적으로 알루미나(Al2O3) 세라믹스, 또는 주성분으로서 이산화규소(SiO2)를 함유하는 유리와 같은 산화물계의 재료는 반도체 집적회로장치의 팩키지(package)등의 각종의 전자장치의 구조적 성분으로서 사용된다.
일반적으로 알루미나 세라믹스 또는 산화물체의 유리에 외부적 연결을 위하여 핀과 같은 부재를 단단하게 고정시킬 필요가 있다. 전통적으로 알루미나 세라믹스 또는 산화물계의 유리위에 금속박막층을 형성하는 등의 금속박막 형성이 실시되었다. 금속박막층은 접착층으로서의 기능을 하며 그로 인하여 부재를 알루미나 세라믹스 또는 산화물계의 유리에 단단하게 고정할 수 있다.
주로 크로뮴(Cr), 티타늄(Ti) 또는 알루미늄이 알루미나 세라믹스 또는 산화물계의 유리에 대한 금속박막층 형성을 위한 물질로서 사용된다. 부재를 알루미나 세라믹스 또는 산화물계의 유리에 형성된 금속박막층위에 설치한 다음 솔더링(soldering)또는 브레이징(brazing)한다.
상기 금속박막층 형성에 대한 것은 일본 특개소 52-79910호, 59-207691호 및 60-57997호등에 공개되어 있다. 최근 Al2O3세라믹스에 비해서 낮은 열팽창율과 높은 열전도율의 성질을 지닌 세라믹스로서 질화 알루미늄(AlN) 세라믹스를 사용하는 것에 대하여 괄목할 만한 활동이 있었다.
AlN세라믹스의 열전도율은 또한 SiO2계의 유리의 열전도율보다 크다. AlN세라믹스는 4×10-6/℃의 약1/2이다.
AlN세라믹스의 열전도율은 Al2O3세라믹스의 그것보다 3 내지 8배이며 SiO2유리의 값보다는 1000배 이상 크다.
그러나 Cr, Ti 또는 Al 금속박막층은 비산화물계인 AlN세라믹스에 대하여 충분한 접착력을 갖지 않는다. 그러므로 전통적으로 만든 금속박막층은 AlN세라믹스로부터 탈락되기 쉽다. 이로인해 팩키지의 허어메틱 밀봉의 열화(劣化)와 같은 문제가 발생한다.
따라서 본 발명의 일반적 목적은 질화 알루미늄 세라믹스위에 형성된 신규이며 유용한 금속박막층구조물과, 이전기술의 결점을 극복한 금속박막층구조물의 생산방법을 제공하는 것이다.
본 발명의 보다 구체적 목적은 질화 알루미늄 세라믹스 위에 형성된 금속박막층구조물과, 충분한 접착강도를 지닌 금속박막층 구조물의 생산방법을 제공하는 것이다.
본 발명의 또하나의 목적은 질화 알루미늄 세라믹스 위에 형성된 금속박막층구조물을 제공하며 AlN세라믹스에 대하여 구조부분을 접착시키는 용이성을 개선시킨 금속박막층구조물을 생산하는 방법을 제공하는 것이다.
상술한 본 발명의 목적은 다음과 같은 층구조물을 포함하는 AlN세라믹스위에 형성된 금속박막층구조물에 의하여 성취된다. 하나의 중간층을 질화 알루미늄 세라믹스 기판위에 만든다. 중간층은 질화 알루미늄 티타늄을 함유한다. 티타늄층을 질화 알루미늄 티타늄층위에 형성시킨다. 내열금속층을 티타늄층위에 형성시킨다. 솔더링 또는 브레이징을 용이하게 하기 위하여 내열 금속층 위에 하나의 금속층을 형성시킨다.
본 발명의 상기 목적은 또한 질화 알루미늄 세라믹스 기판 위에 티타늄층을 형성하며, 티타늄층 위에 내열속층을 형성하고; 내열금속층위에 금속층을 형성하며; 이러한 박막층들을 예정된 범위의 온도에서 열처리하여 질화 알루미늄 세라믹스 기판과 티타늄층 사이에 질화 알루미늄 티타늄층을 제공하는 단계들을 포함하는, 상기 금속박막층구조물 생산방법에 의하여 달성된다.
본 발명의 그 이상의 목적은 질화 알루미늄 세라믹스 위에 패턴화된 금속박막층구조물을 생산하는 방법을 제공하는 것이다.
상술한 본 발명의 그 이상의 목적은 질화 알루미늄 세라믹스 기판위에 티타늄층을 형성하고; 티타늄층위에 내열금속층을 형성하며; 내열금속층위에 금속층을 형성하고; 질화 알루미늄 세라믹스 기판과 티타늄기판 사이에 질화 알루미늄 티타늄층이 형성되기에 충분한 온도보다 낮은 온도에서 박막층들을 일차 열처리하고; 에칭으로 박막층을 패턴화하고; 질화 알루미늄 세라믹스 기판과 패턴화된 티타늄층간에 질화 알루미늄 티타늄층이 생성되기에 충분한 범위의 온도에서 이차 열처리하는 단계들로 이루어진 방법으로 달성한다.
본 발명의 다른 목적, 양상 및 장점은 다음의 상세한 설명을 첨부된 두면과 함께 읽으면 명백해질 것이다.
본 발명의 바람직한 실시예를 제1a도 내지 제1d도에 관련하여 설명한다.
제1a도에 있어서, 전통적인 진공증착 또는 스퍼터(sputter)와 같은 전통적 방법으로 티타늄(Ti) 박막층(12)을 질화 알루미늄(AlN) 세라믹스 기판(11)위에 만든다. AlN세라믹스 기판(11)은 원하는 모양을 지닌 본체를 얻기 위하여 AlN분말을 형성하고, 형성된 AlN기판을 소결한 다음 소결된 AlN기판을 연소시키는 단계들로 구성되느 전통적인 방법으로 생산될 수 있다.
AlN분말은 직접 Al을 질화시키는 방법(2Al+N2→2AlN), Al2O3및 Al(OH)3와 같은 알루미늄 화합물에 대하여 탄소를 환원시키는 방법(Al2O3+3C+N2→2AlN+3CO), Al의 할로게나이드 화합물과 질화수소(NH3)의 반응의 기체상태반응방법에 의하여 만들 수 있다. AlN세라믹스 기판(11)은 단일층구조 또는 다수의 AlN판이 위로 쌓아진 다층구조일 수 있다. Ti 박막층(12)은 적어도 0.1μ 두께, 바람직하게는 0.5μ 두께이어야 AlN세라믹스 기판(11) 표면의 요철부분을 덮어주어 판판한 윗면을 제공할 수 있다. Ti박막층(12)을 형성하기 위한 단계중의 온도는 200 내지 250℃의 범위이다.
그 다음 제1b도를 보면, 텅스텐(W) 및 몰리브디늄(Mo)과 같은 내열금속물질로 만들어진 내열금속층(13)을 진공증착 및 스피터와 같은 전통적인 방법으로 Ti박막층(12)위에 만든다. 내열금속층(13)은 1 내지 5μ 두께일 수 있다. 연속하여 제1c도를 보면 0.5 내지 2.0μ두께의 니켈(Ni)층(14)을 진공증착 및 스퍼터와 같은 전통적인 방법으로 내열금속층(13)의 위에 만든다.
그다음 제1c도의 층구조물을 비산화성 분위기중에서 가열하되 수소기체와 같은 환원성 분위기가 바람직하다. 열처리는 850 내지 1000℃의 범위에서 40분간 실시한다. 그러면 제1d도와 같이 AlN세라믹스 기판(11)과 Ti박막층(12)사이에 질화 알루미늄 티타늄조성물(AlxTi1-xN)을 지닌 중간층이 형성된다. 열처리중의 온도범위는 AlTiN중간층(15)을 생산하기 위하여 매우 중요한 요소이며 이하에 상세히 언급할 것이다.
AlTiN 중간층(15)은 두께가 1000Å 또는 그 미만일 것이다. 이러한 방법으로 AlTiN 층(15), Ti 박막층(12) 내열 금속층(13), Ni 층(14)으로 이루어진 금속박막층(100)이 ATN 세라믹스기판(11) 위에 형성된다. AlTiN 중간층(15)의 존재는 금속박막층(100)의 접착강도를 개선시켜 준다.
Ni층(14)은 은을 사용한 솔더링 또는 브레이징에 의하여 AlN세라믹스 기판(11)에 금속부재와 같은 부재를 접착시키는데 필요한 층이다. 내열 금속층(13)은 Ti박막층(12)과 Ni층(14)간의 상호확산을 방지하고자 하는 목적으로 설치되었다. Ti박막층(12)과 Ni층(14)간에 상호확산이 일어나면 AlTiN중간층(15)이 만들어질 수 없음에 주의해야 한다. 그러므로 그러한 경우에는 개선된 접착강도를 지닌 금속박막층을 만드는 것이 불가능하다.
본 발명자는 제2a도 내지 제2c도와 제3a도 및 제3b도에 보여진 방법으로 AlN세라믹스 기판(12)에 대한 금속박막층(100)의 접착강도를 조사하였다.
제2a도 내지 제2c도는 L자형 인장강도시험에 대한 것이고, 제3a도와 제3b도는 수직형 인장강도시험에 관한 것이다. 제2a도 내지 제2c도에 보여지는 다수의 샘플이 시험에 사용되었다. 각 샘플의 패드(110)는 패턴화된 금속박막층으로서 이하에 상술된 방법으로 만들 수 있다. 2.0mm2의 크기의 패드(110)를 본 시험에 사용하였다. L자형의 주석도금된 동선(16)을 PbSn솔더(solder)로 패드(110)위에 솔더하되 동선(16)의 주변을 패드(11)와 접착시켰다. 동선(16)의 직경은 0.80mm였다. 시험에 사용된 솔더는 약 200℃의 융점을 지녔다. 솔더부분은 참고번호(17)로 나타냈다. 동선(16)은 화살표 방향으로 잡아당겨졌으며 패드(110)를 탈락시키는데 필요한 힘을 측정하였다. 본 실험에서 제3a도와 제3b도의 샘플도 사용하였다. 직경 0.8m인 주석도금된 동선(18)을 그 끝부분이 패드(110)와 접착하도록 패드(110)위에 솔더하였다. 본 시험에 사용한 솔더의 융점은 약 200℃였다. 솔더부분은 참조번호(19)로 표현되었다. 동선(18)을 화살표 방향으로 잡아당겨서 패드(110)를 탈락시키는데 필요한 힘을 측정하였다.
제4도는 측정결과를 보여준다. 점선(I)은 제2a도 내지 제2c도에서 보여진 L자형 인장시험에 대한 것이다. 실선(II)은 제3a도와 제3b도에서 보여진 수직형 인장시험에 관한 것이다. 도표의 수평방향은 열처리온도[℃]이고, 수직방향은 패드(110)를 탈락시키는데 필요한 힘 [kg/mm2]으로서 접착강도로서 규정될 수 있는 값을 보여준다. L자형 인장시험과 수직형 인장시험으로 측정한 강도값을 각각 부호(△과 ○)로 도시하였다. 선(I과 II)은 부호(△과 ○)를 각각 적절히 추적하여 얻은 것이다. 약 810℃ 또는 그 이하의 열처리 온도에서 측정한 접착강도가 1.5kg/mm2또는 그 이하의 값임을 도표로부터 알 수 있다. 열처리 온도가 850℃인 경우에는 측정된 접착강도는 명확히 1.5kg/mm2보다 크다. 또한 열처리 온도가 950℃인 경우에는 측정된 접착강도는 2.0kg/mm2이다. 비록 도표에는 보이지 않지만 이러한 접착강도값인 2.0kg/mm2은 약 1100℃ 또는 그 이상의 온도에서도 실제적으로 상승될 것임을 확신할 수 있다.
그러나 열처리온도가 1100℃부근인 경우 AlN세라믹스 기판의 표면이 잔유산소의 존재에 의하여 산화되는 현상이 현저해진다. 그러므로 열처리는 1100℃ 부근보다 높은 온도에서 수행되지 않도록 한다. 그러므로 850 내지 1000℃의 온도범위에서 열처리하는 것이 바람직하다는 결론이 나온다. 제1c도에서 보여지는 층구조를 상기 온도범위에서 열처리하면 제1d도에서 보여지는 금속박막층구조가 얻어진다. 전술하였듯이 AlTi중간층(15)의 존재는 AlN세라믹스 기판(11)위에 형성된 금속박막층의 접착강도를 증진시키는 역할을 한다. 다시 말해서, 만일 제1c도의 층구조물을 상기 온도범위 밖에서 열처리하면 AlTiN중간층(15)이 효과적으로 생성될 수 없다. AlTiN중간층(15)의 존재는 플루오르화 수소산과 인산을 함유하는 혼합산을 사용한 에칭으로 확인 가능하다. 만일 AlTiN중간층(15)이 생성되지 않았으면 AlN세라믹스 기판(11)의 표면이 비교적 짧은 에칭시간에도 노출된다. 한편 만일 AlTiN중간층(15)이 생성되었으면 AlN세라믹스 기판(11)의 표면을 노출시키기 위해서는 매우 긴 시간이 필요하다.
AlN세라믹스 기판(11)위에 패턴화된 금속박막층을 얻는 것이 가능하다. 이것은 제5a도 내지 제5c도에 의하여 설명된다. Ti박막층(12), 내열금속층(13) 및 Ni층(14)으로 이루어진, 제5a도에서 보여지는 바와 같이 제1c도의 것과 동일한 3층막을 만든 후 AlN세라믹스 기판(11)을 비산화성 분위기, 바람직하게는 수소기체와 같은 환원성 분위기에서 700 내지 900℃의 온도로 저온열처리한다. 그 다음 금속박막층(100)에 플루오르화 수소산과 인산의 혼합산을 함유하는 에칭액을 사용하여 전통적인 패턴화 과정을 실시한다.
그 다음 패턴화된 Ti박막층(12a), 패턴화된 내열금속층(13a) 및 패턴화된 Ni층(14a)으로 이루어진 패턴화된 금속박막층(120)을 약 850 내지 1000℃범위의 고온에서 열처리한다.
상기 저온 열처리는 Ti박막층(12)내의 Ti원자의 일부가 AlN세라믹스층(11)으로 확산되는 것을 허용하여 AlN세라믹스 기판(11)과 Ti박막층(12)간에 강한 커플링이 성립되도록 한다. 이러한 이유로 저온 열처리후에 패턴화 단계를 수행하는 것이 바람직하다. 또한 만일 제1c도의 층구조물에 저온열처리 실행없이 850 내지 1000℃의 온도를 사용하여 고온열처리를 실시하면 AlTiN중간층(15)을 에칭하는 데에 매우 긴 에칭시간이 요구된다. 결과적으로 AlTiN중간층(15)위의 3층 구조물은 지나치게 에칭될 수 있으며 그에 의하여 금속박막층(110)의 접착강도가 감소될 수 있다. 고온 열처리는 패턴화 단계후에 실시되어야만 한다.
한편, 저온 열처리를 약 700℃ 이하의 온도에서 하는 것은 바람직하지 않다. Ti박막층(12)에 대한 부(side) 에칭이 커서, 금속박막층(100)이 고온 열처리후에 금속박막층으로부터 탈락될 수 있기 때문이다. 상기 사항은 접착성향의 신뢰성을 열화시키는 원인이다.
본 발명의 응용을 상세히 설명한다.
제6a도 내지 제6c도에서 보여지는 반도체 장치는 미국 특허 제4,698,663호에 공개된 장치에 본 발명을 적용하여 얻어진 장치이다. 알 수 있듯이 예시된 반도체 장치는 일반적으로 실리콘 칩과 같은 반도체 요소(21), AlN세라믹스 기판(22), 캡(23) 및 히트싱크 부재(24)를 포함한다. 다수의 소형 리드(25)가 상부면(21a)과 폴리이미드 수지층(26)의 주변으로부터 외부로 뻗어 있다. 반도체 칩(21)이 AlN세라믹스 기판(22)의 상부에 형성된 다층 상호연결판(27)위에 밑을 면하고 장치된다. 반도체 칩(21)은 동선의 사용없이 다층 상호연결판(27)에 전기적 및 기계적으로 결합된다.
AlN세라믹스 기판(22)을 관통하는 다수의 경유호울(28)이 형성된다. Mo 및 W와 같은 금속(29)으로 경우호울(28)을 채우고 패턴화된 금속박막층(30) 각각은 제5c도에서 보여지는 것과 같은 구조를 지니며 AlN세라믹스 기판(22)의 바닥표면에 형성된다. 패턴화된 금속박막층(30) 각각은 각각의 핀(35)을 지니고 있으며 AlN세라믹스 기판(22)에 핀(35)을 접착시키기 위한 접착층으로서 작용한다. 핀(35)은 각각의 금속박막층(30)위에 솔더된다. 전술하였듯이 금속박막층(30)의 존재는 개선된 접착강도를 제공할 수 있다. 유사히 제5c도에서 보여지는 바와 동일한 층구조를 지닌 패턴화된 금속박막층(31)을 AlN세라믹스 기판(22)의 상부표면의 주변에 만든다. 패턴화된 금속박막층(31)은 개선된 접착강도와 개선된 허어메틱 밀봉을 제공할 수 있는 접착층으로서 작용한다. 캡(23)을 AlN세라믹스 기판(22)위에 견고히 솔더하여 반도체 칩(21)을 허어메틱 밀봉 및 팩키지할 수 있도록 한다. 또한 반도체 칩(21)을 캡(23), 히트싱크 부재(24)의 바닥표면에 솔더(29)로 솔더한다.
히트싱크부재(24)를 AlN으로 만든 경우, 제1d도에서 보여진 금속박막층을 캡(23)과 히트싱크 부재(24)의 위치에 일치하는 히트싱크 부재(24)의 바닥표면부분면에 제공할 수 있다.
상기 반도체 장치는 다음과 같이 만들어질 수 있다. 우선, AlN세라믹스 기판(22)을 전술한 방법으로 형성한다. 그 다음, 경유호울(28)을 AlN세라믹스 기판에 만든다. 그다음 Mo, W 또는 그 유사물질의 금속분말로 경유호울(28)을 채운다. 그다음 AlN세라믹스 기판(22)을 소결하여 금속분말을 소결시킨다.
그다음 제1c도에 보여지는 층 구조물을 AlN세라믹스 기판(22)의 상단 및 바닥표면의 각각에 만든다. 그 다음 형성된 층구조물을 저온 열처리하고 전술한 과정으로 패턴화 과정을 행한다. 그 다음 패턴화된 층을 전술한 바와 같이 고온열처리하여 각각 제5c도의 구조를 지닌 패턴화된 금속박막층을 만든다. 그다음 핀(35)을그에 상응하는 패턴화된 금속박막층(30)위에 솔더한다.
그다음 다층상호연결판(27)을 AlN세라믹스 기판(22)의 윗면에 만든다. 그다음 반도체 칩(21)을 다층상호연결판(27)의 위에 설치한 다음 미리 형성된 솔더를 반도체 칩(21)의 위에 제공하고 캡(23)을 장치하여 그 하부가 패턴화된 금속박막층(31)위에 놓여지게 하고, 그 상부가 상기 솔더가 형성된 반도체 칩(21)의 주변과 맞물리도록 한다. 그다음 히트싱크부재(24)를 제6b도와 같이 설치한다. 그후 본 장치를 300 내지 330℃의 온도에서 열처리한다.
제7도는 본 발명에 의하여 제공되는 금속박막층을 사용하는 또 하나의 반도체 장치이다. AlN세라믹스 기판(22)위에 형성된 금속박막(30)위에 핀(35)을 설치한다. AlN세라믹스 기판(22) 윗면의 주변에 형성된 금속박막(31)위에 캡(36)을 설치한다. 볼 수 있듯이 캡(36)을 반도체 칩(21)으로부터 분리하여 솔더된 부분에서 형성되는 스트레스를 단순화시킬 수 있으며 이것은 캡(23)이 반도체 칩(21)과 직접 연결된 제6a도 내지 제6c도의 반도체 장치와 비교해 보면 알 수 있다.
제8도는 본 발명에 의한 금속박막층(30 내지 31)을 사용하는 또다른 반도체 장치를 보여준다. 금속박막(31)위에 설치된 캡(37)은 수직부분(37a)을 지니고 있으므로 히트싱크부재(24)에 대한 캡(37)의 압력버팀을 개선시킬 수 있다.
본 발명의 응용에 대한 더 많기 예를 이하에 언급한다.
제9도를 보면 각각이 제5c도의 층구조와 동일한 패턴화된 금속박막층(42)을 AlN세라믹스 기판(41)의 표면(바닥 또는 윗면)에 만든다.
다수의 곧은 핀(43)을 패턴화된 금속박막층(42)에 솔더한다. 참조번호(44)는 핀(43)의 끝 주위에 형성된 솔더부분을 지적한다. 유리로 만든 시일부재(45)를 패턴화된 금속박막층(42)위에 만든다. 캡(46)을 시일부재(45)를 통하여 금속박막층(42)위에 고정 설치한다. 반도체 칩(47)의 표면위에 형성된 결합패드는 결합철사(48)에 의하여 그에 상응하는 패턴화된 금속박막층(42)에 연결된다. 철사결합 대신 테이프 자동본드를 사용할 수도 있다. 반도체 칩(47)은 캡(46)에 의하여 허어메틱 밀봉된다.
제10도는 제8도의 반도체 장치의 변형물을 보여준다. 제10도의 장치의 핀(49)은 수평으로 연장된 끝부분을 갖고 있다. 제10도 장치의 다른 요소는 제9도에 보여지는 것과 같다.
제11도는 본 발명의 응용의 또다른 예를 보여준다. AlN세라믹스 기판(51)은 층을 형성하는 기판부분(51a 및 51b)으로 구성된다. 각 기판부분(51a, 51b)은 경유호울을 지니는데 그것은 금속(54)으로 채워져 있다.
상부 기판부분(51a)에 있는 경유호울금속(54)은 상부 기판부분(51a)과 하부 기판부분(51b) 사이에 형성된 패턴(55)에 의하여 하부 기판부분(51b)에 있는 그에 상응하는 경유호울금속(54)에 연결될 수 있다.
AlN세라믹스 기판(51)의 바닥표면에는 패턴화된 금속박막층(52)이 형성되며, 그곳에는 솔더(57)에 의하여 핀(56)이 솔더되어 있다.
또한 패턴화된 금속박막층(53)을 AlN세라믹스 기판(51)의 상부표면에 형성한다.
볼 수 있듯이 반도체 칩(60)을 패턴화된 금속박막층(53)위에 설치하되 결합철사(61)에 의하여 그에 일치하는 금속박막층(53)에 연결한다. 결합철사를 연결하는 금속박막층은 또한 상부 바닥부분(51a)에 형성된 경유호울금속(54)에 연결된다. 반도체 칩(60)은 솔더(58)에 의하여 패턴화된 금속박막층(53)위에 솔더된 캡(59)에 의하여 허어메틱 밀봉된다.
다층구조인 다층 AlN세라막스 기판(51)을 제6a도, 6도 및 7도에 보여지는 반도체 장치에 응용할 수 있다.
본 발명은 본 실시예들에 제한되는 것이 아니며 본 발명의 영역에서 벗어남이 없이 변화와 개선을 할 수 있다.

Claims (16)

  1. 질화 알루미늄 세라믹스 위에 형성된 금속박막층구조물로서; 질화 알루미늄 세라믹스 기판 위에 형성된 질화 알루미늄 티타늄으로 이루어진 중간층; 중간층위에 형성된 티타늄층; 티타늄층위에 형성된 내열금속층; 그리고 솔더링 또는 브레이징을 용이하게 하기 위하여 내열금속층위에 형성된 금속층으로 구성된 금속박막층구조물.
  2. 제1항에 있어서, 중간층의 두께가 1000Å 또는 그 이하인 것을 특징으로 하는 금속박막층구조물.
  3. 제1항에 있어서, 내열금속층이 텅스텐과 몰리브디늄 중에서 채택된 금속으로 이루어지는 것을 특징으로 하는 금속박막층구조물.
  4. 제1항에 있어서, 금속층이 니켈로 구성되는 것을 특징으로 하는 금속박막층구조물.
  5. 질화 알루미늄 세라믹스 위에 금속박막층구조물을 생산하는 방법으로서; 질화 알루미늄 세라믹스 기판위에 티타늄층을 형성하는 단계; 티타늄층위에 내열금속층을 형성하는 단계; 솔더링 또는 브레이징을 용이하게 하기 위하여 내열금속층위에 금속층을 형성하는 단계; 질화 알루미늄 세라믹스 기판과 티타늄층간에 질화 알루미늄 티타늄층이 생성되기에 충분한 예정범위의 온도에서 상기 박막층을 열처리하는 단계로 이루어진 금속박막층구조물의 생산방법.
  6. 제5항에 있어서, 열처리단계에서 사용하는 온도가 850 내지 1000℃의 범위인 것을 특징으로 하는 금속박막층구조물의 생산방법.
  7. 제5항에 있어서, 열처리가 환원성기체로 이루어진 분위기에서 수행되는 것을 특징으로 하는 금속박막층구조물의 생산방법.
  8. 제7항에 있어서, 환원성 기체가 수소기체인 것을 특징으로 하는 금속박막층구조물의 생산방법.
  9. 제5항에 있어서, 티타늄층을 형성하고, 내열금속층을 형성하고 금속층을 형성하는 각각의 단계가 증기증착 및 스퍼터 중 한가지 방법으로 수행되는 것을 특징으로 하는 금속박막층구조물의 생산방법.
  10. 제5항에 있어서, 내열금속층이 텅스텐과 몰리브디늄 중에서 채택된 한가지 금속으로 구성되며, 금속층은 니켈로 구성되는 것을 특징으로 하는 금속박막층구조물의 생산방법.
  11. 질화 알루미늄 세라믹스 위에 금속박막층구조물을 생산하는 방법으로서; 질화 알루미늄 세라믹스 기판위에 티타늄층을 형성하는 단계; 티타늄층위에 내열금속층을 형성하는 단계; 솔더링 또는 브레이징을 용이하게 하기 위하여 내열금속층 위에 금속층을 형성하는 단계; 질화 알루미늄 세라믹스 기판과 티타늄층 중간에 질화 알루미늄 티타늄층이 생성되기에 충분한 온도 이하의 온도에서 상기 박막층을 일차 열처리하는 단계; 에칭으로 박막층을 패턴화하는 단계; 패턴화된 박막층을 질화 알루미늄 세라믹스 기판과 패턴화된 티타늄층 사이에 질화 알루미늄 티타늄층이 생성되기에 충분한 온도범위에서 이차 열처리하는 단계로 구성되는 금속박막층구조물의 생산방법.
  12. 제11항에 있어서, 이차 열처리단계에 사용하는 온도가 850 내지 1000℃의 범위인 것을 특징으로 하는 금속박막층구조물의 생산방법.
  13. 제11항에 있어서, 일차 열처리단계에 사용하는 온도가 700 내지 800℃의 범위인 것을 특징으로 하는 금속박막층구조물의 생산방법.
  14. 제11항에 있어서, 에칭단계에서 플루오르화수소산과 인산으로 구성되는 혼합액을 사용하는 것을 특징으로 하는 금속박막층구조물의 생산방법.
  15. 제11항에 있어서, 열처리를 환원성 기체로 구성되는 분위기에서 실시하는 것을 특징으로 하는 금속박막층구조물의 생산방법.
  16. 제15항에 있어서, 환원성 기체가 수소기체인 것을 특징으로 하는 금속박막층구조물의 생산방법.
KR1019880010882A 1987-08-27 1988-08-26 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법 KR910006948B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP62213319A JP2544398B2 (ja) 1987-08-27 1987-08-27 Ａ１ｎセラミックスのメタライズ方法
JP62-213319 1987-08-27

Publications (2)

Publication Number Publication Date
KR890004422A KR890004422A (ko) 1989-04-21
KR910006948B1 true KR910006948B1 (ko) 1991-09-14

Family

ID=16637181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880010882A KR910006948B1 (ko) 1987-08-27 1988-08-26 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법

Country Status (5)

Country Link
US (2) US4980239A (ko)
EP (1) EP0305295B1 (ko)
JP (1) JP2544398B2 (ko)
KR (1) KR910006948B1 (ko)
DE (1) DE3880402T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755113B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02208274A (ja) * 1989-02-06 1990-08-17 Nippon Haiburitsudo Technol Kk セラミックス表面の金属化組成物、表面金属化方法及び表面金属化製品
EP0421680B1 (en) * 1989-09-27 1994-03-16 Kabushiki Kaisha Toshiba Aluminium nitride circuit board
JPH03283550A (ja) * 1990-03-30 1991-12-13 Ngk Insulators Ltd 集積回路用パッケージの製造方法
US5198265A (en) * 1991-04-01 1993-03-30 General Electric Company Method of coating an aluminum compound substrate with a composition of elemental titanium and an alkali metal halide, melting the coating, and rinsing the coated substrate
US5217589A (en) * 1991-10-03 1993-06-08 Motorola, Inc. Method of adherent metal coating for aluminum nitride surfaces
US5231306A (en) * 1992-01-31 1993-07-27 Micron Technology, Inc. Titanium/aluminum/nitrogen material for semiconductor devices
US5311399A (en) * 1992-06-24 1994-05-10 The Carborundum Company High power ceramic microelectronic package
US5413871A (en) * 1993-02-25 1995-05-09 General Electric Company Thermal barrier coating system for titanium aluminides
US5552232A (en) * 1994-12-21 1996-09-03 International Business Machines Corporation Aluminum nitride body having graded metallurgy
DE19514018C1 (de) * 1995-04-13 1996-11-28 Hoechst Ceram Tec Ag Verfahren zur Herstellung eines metallbeschichteten, metallisierten Substrats aus Aluminiumnitridkeramik und damit erhaltenes metallbeschichtetes Substrat
US6123797A (en) * 1995-06-23 2000-09-26 The Dow Chemical Company Method for coating a non-wetting fluidizable and material onto a substrate
JP3845925B2 (ja) * 1996-02-05 2006-11-15 住友電気工業株式会社 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法
US5760474A (en) * 1996-07-09 1998-06-02 Micron Technology, Inc. Capacitor, integrated circuitry, diffusion barriers, and method for forming an electrically conductive diffusion barrier
US6124635A (en) * 1997-03-21 2000-09-26 Honda Giken Kogyo Kabushiki Kaisha Functionally gradient integrated metal-ceramic member and semiconductor circuit substrate application thereof
US7989086B2 (en) * 2003-11-05 2011-08-02 Hamilton Sundstrand Corporation High temperature seal for joining ceramic components such as cells in a ceramic oxygen generator
US20080232761A1 (en) * 2006-09-20 2008-09-25 Raveen Kumaran Methods of making optical waveguide structures by way of molecular beam epitaxy
DE102007029031A1 (de) * 2007-06-23 2008-12-24 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zum dauerhaften Verbinden zweier Komponenten durch Löten mit Glas- oder Metalllot
US9315424B2 (en) * 2011-11-30 2016-04-19 Component Re-Engineering Company, Inc. Multi-layer plate device
US9624137B2 (en) * 2011-11-30 2017-04-18 Component Re-Engineering Company, Inc. Low temperature method for hermetically joining non-diffusing ceramic materials
CN103002655A (zh) * 2012-08-23 2013-03-27 苏州金科信汇光电科技有限公司 超高导热金属基板及其制造工艺
CN103334080A (zh) * 2013-06-04 2013-10-02 上海大学 AlN膜表面金属化层制备方法
US10034707B2 (en) 2014-12-30 2018-07-31 Biosense Webster (Israel) Ltd. Catheter with irrigated tip electrode with porous substrate and high density surface micro-electrodes
CN112851406B (zh) * 2021-01-21 2022-07-15 清华大学 一种在氮化铝陶瓷表面敷镍或敷镍合金的方法
CN113956062B (zh) * 2021-10-25 2022-11-15 燕山大学 一种陶瓷基板AlN/Ti层状复合材料及其制备方法和应用

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2798577A (en) * 1952-08-01 1957-07-09 Eitel Mccullough Inc Metalized ceramic structure for vacuum tube envelopes and method of making the same
US2996401A (en) * 1955-09-30 1961-08-15 Eitel Mccullough Inc Method of making ceramic structures for electron tubes
US3057445A (en) * 1958-05-23 1962-10-09 Philips Corp Metal-to-ceramic seal and method of making same
US3107756A (en) * 1958-09-16 1963-10-22 Thomson Houston Comp Francaise Metalized ceramic members
JPS511398A (ko) * 1974-04-04 1976-01-08 Matsushita Electric Ind Co Ltd
JPS51125641A (en) * 1974-08-05 1976-11-02 Ngk Insulators Ltd Process for metallizing ceramics
JPS5379910A (en) * 1976-12-24 1978-07-14 Fujitsu Ltd Method of making ceramic surface porous
US4503130A (en) * 1981-12-14 1985-03-05 United Technologies Corporation Prestressed ceramic coatings
SE453265B (sv) * 1983-02-14 1988-01-25 Vni Instrument Inst Skerverktyg med slitbestendig beleggning samt forfarande for framstellning av detta
JPS59207691A (ja) * 1983-05-11 1984-11-24 株式会社日立製作所 多層配線基板の製造方法
JPS6057997A (ja) * 1983-09-09 1985-04-03 株式会社日立製作所 多層配線基板の製造方法
JPH0810710B2 (ja) * 1984-02-24 1996-01-31 株式会社東芝 良熱伝導性基板の製造方法
US4695517A (en) * 1985-05-31 1987-09-22 Ngk Spark Plug Co., Ltd. Composite layer aluminum nitride base sintered body
JPS62197379A (ja) * 1986-02-20 1987-09-01 株式会社東芝 窒化アルミニウム基板
EP0235682B2 (en) * 1986-02-20 1997-11-12 Kabushiki Kaisha Toshiba Aluminium nitride sintered body having conductive metallized layer
DE3630066C1 (de) * 1986-09-04 1988-02-04 Heraeus Gmbh W C Verfahren zur Herstellung von gesinterten metallisierten Aluminiumnitrid-Keramikkoerpern
JPS63270454A (ja) * 1987-04-24 1988-11-08 Hitachi Chem Co Ltd 窒化アルミニウム基板の金属化法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100755113B1 (ko) * 2006-08-31 2007-09-04 동부일렉트로닉스 주식회사 반도체 소자의 금속배선 형성방법

Also Published As

Publication number Publication date
JPS6456867A (en) 1989-03-03
DE3880402T2 (de) 1993-07-29
US5096749A (en) 1992-03-17
DE3880402D1 (de) 1993-05-27
JP2544398B2 (ja) 1996-10-16
KR890004422A (ko) 1989-04-21
US4980239A (en) 1990-12-25
EP0305295B1 (en) 1993-04-21
EP0305295A2 (en) 1989-03-01
EP0305295A3 (en) 1989-08-23

Similar Documents

Publication Publication Date Title
KR910006948B1 (ko) 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법
US4727633A (en) Method of securing metallic members together
KR910007016B1 (ko) 반도체 장치용 부품간의 접속 구조물
US5521438A (en) Ceramic base and metallic member assembly
US4801067A (en) Method of connecting metal conductor to ceramic substrate
JP2001060635A (ja) 光半導体素子収納用パッケージ
JPS59210656A (ja) 半導体装置
US3484933A (en) Face bonding technique
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JP2678511B2 (ja) 半導体素子収納用パッケージ
KR900003472B1 (ko) 전자부품의 도금방법
EP0100817A2 (en) A hermetically sealed casing of an electrical device and process of manufacturing
US20080230920A1 (en) Wire-Bonded Semiconductor Component with Reinforced Inner Connection Metallization
JPS5961054A (ja) 半導体装置
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0794624A (ja) 回路基板
JP2710893B2 (ja) リード付き電子部品
JP2831182B2 (ja) 金の導電層を有する電子部品
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JP2740606B2 (ja) 半導体素子収納用パッケージ
JPH02218143A (ja) 半導体装置およびその製造方法
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JPH0897331A (ja) 半導体パッケージ
JPH0453836B2 (ko)
JPH04325482A (ja) 窒化アルミニウム基板のメタライズ方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 19980903

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee