KR100755113B1 - 반도체 소자의 금속배선 형성방법 - Google Patents

반도체 소자의 금속배선 형성방법 Download PDF

Info

Publication number
KR100755113B1
KR100755113B1 KR1020060083875A KR20060083875A KR100755113B1 KR 100755113 B1 KR100755113 B1 KR 100755113B1 KR 1020060083875 A KR1020060083875 A KR 1020060083875A KR 20060083875 A KR20060083875 A KR 20060083875A KR 100755113 B1 KR100755113 B1 KR 100755113B1
Authority
KR
South Korea
Prior art keywords
film
aluminum
titanium
metal wiring
layer
Prior art date
Application number
KR1020060083875A
Other languages
English (en)
Inventor
석가문
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060083875A priority Critical patent/KR100755113B1/ko
Application granted granted Critical
Publication of KR100755113B1 publication Critical patent/KR100755113B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 특성 속도를 향상시키기 위한 금속 배선 형성 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 금속배선 형성방법에 있어서, 금속 배선의 알루미늄막 상부에는 타이알루미늄막이 형성되지 않게 되므로 금속 저항이 높아지는 것을 방지시키게 되어, 소결 후에 금속 배선 저항 증가율을 현저히 감소시킬 수 있으며, 또한 타이 알루미늄막 형성시 알루미늄막에 비해 부피가 감소하면서 생성되는 보이드(void)의 발생을 방지시킬 수 있다.
보이드, 금속배선, 질화 알루미늄, 스퍼터링

Description

반도체 소자의 금속배선 형성방법{METHOD FOR FORMING METAL LINE IN SEMICONDUCTOR DEVICES}
도 1은 종래 반도체 소자의 금속배선 형성 모식도,
도 2는 본 발명의 실시 예에 따른 반도체 소자의 금속배선 형성 모식도.
<도면의 주요 부호에 대한 간략한 설명>
200 : 제1타이타늄막 202 : 타이 알루미늄막
204 : 알루미늄막 206 : 질화 알루미늄막
208 : 제2타이타늄막 210 : 질화 티타늄막
본 발명은 반도체 소자의 금속 배선 형성 방법에 관한 것으로, 특히 반도체 소자의 특성 속도를 향상시키기 위한 금속 배선 형성 방법에 관한 것이다.
최근 들어 반도체 소자가 점차 고집적화 되면서 반도체 소자내의 금속 배선의 선 폭은 급속히 낮아지고 있다. 이에 따라 기존의 알루미늄 대신에 구리를 사용 하려는 연구가 많이 진행되고 있으나 아직은 구리 배선 공정에 대한 많은 투자비와 공정관리상의 안정화가 완벽하지 않아서 양산 적용하기에는 어려움이 있다.
즉, 종래에는 통상적으로 도 1에서 보여지는 바와 같이, 타이타늄(100)/알루미늄(104)/타이타늄(106)/질화티타늄(108)으로 구성하여 금속배선을 형성하고 있으나, 위 도 1에서와 같은 종래의 금속 배선 형성의 경우 금속 배선 후 후속 공정을 거치면서 알루미늄(104)과 타이타늄(100, 106)이 반응을 해서 타이알루미늄(102)이라는 새로운 물질이 알루미늄(104) 위와 아래에 형성되게 되며, 이와 같이 형성된 타이알루미늄(102)은 저항이 알루미늄보다 높고 또한 부피가 감소하게 되면서 보이드(void)를 형성시키는 문제점이 있었다.
또한 위와 같이 형성된 종래 금속 배선은 저항이 증가되는 문제를 야기시키고 금속배선의 선폭이 낮아지면 질수록 더욱 저항은 높아져서 소자의 속도를 저하시키거나 금속 배선의 단락을 유발시키는 문제점이 있었다.
따라서, 본 발명의 목적은 반도체 소자의 특성 속도를 향상시키기 위한 금속 배선 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 특성 속도를 향상시키는 금속 배선 형성방법으로서, (a)층간절연막위에 금속과 실리콘 산화막의 점착력 유지를 위한 제1타이타늄막을 증착시키는 단계와, (b)상기 제1타이타늄막 상부에 알루미늄막을 증착시키는 단계와, (c)챔버 내부에 질소를 주입하고 질소 소킹을 진행하여 상기 알루미늄막 상부에 박막의 질화 알루미늄막을 생성시키는 단계와, (d)상기 질화 알루미늄막 상부에 제2타이타늄막과 질화티타늄막을 차례로 증착하여 금속 배선을 형성시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 2는 본 발명의 실시 예에 따라 반도체 소자의 특성 속도를 향상시키기 위한 금속 배선 형성 모식도를 도시한 것이다.
먼저, 반도체 소자의 금속배선을 형성함에 있어 타이타늄/알루미늄/타이타늄/질화티타늄으로 구성하는 종래 금속 배선은 금속 배선 후 후속 공정을 거치면서 알루미늄과 타이타늄이 반응하여 생성되는 타이알루미늄에 의해 금속 배선에 보이드 발생하는 문제점이 있었음은 전술한 바와 같다.
이에 따라, 본 발명에서는 위 도 2에서 보여지는 바와 같이 종래 금속 배선 형성시와는 달리, 제1타이타늄막(200)-알루미늄막(204)-제2타이타늄막(208)-질화티타늄막(210)을 순차적으로 적층시키되, 제2타이타늄막(208)을 표준 스퍼터링 방식으로 증착시키고, 알루미늄막(204)을 표준 스퍼터링 방식으로 300∼350℃에서 증착시키도록 한다.
이때, 위와 같이 알루미늄막(204) 증착시 웨이퍼의 온도는 300℃ 이상 올라간 상태이므로 챔버 내부에 질소를 100sccm∼200sccm정도 주입한 후에 30초 이상 질소 소킹(soaking)을 진행시키는데, 질소 소킹을 진행시키게 되는 경우 알루미늄막(204) 표면에 위 도 2에서와 같은 미세한 박막의 질화 알루미늄막(206)이 형성되 게 된다.
이어, 위와 같이 질화 알루미늄막(206)을 형성시킨 후, 스퍼터링 방식으로 제2타이타늄막(208)과 질화티타늄막(210)을 차례로 증착시키게 된다.
이에 따라, 위와 같이 금속 배선이 형성된 후, 후속공정을 진행하고 소결(sinter)을 진행하게 되는 경우 금속 배선의 알루미늄막(204) 하부에서는 알루미늄막(204)과 제1타이타늄막(200)이 반응해서 타이 알루미늄막(202)이 형성되고 상부에서는 질화 알루미늄막(206)이 제2타이타늄막(208)과 알루미늄막(204)과의 반응을 막아주게 되어 타이 알루미늄막이 형성되지 않도록 하게 된다
즉, 본 발명에 의해 금속 배선의 알루미늄막 상부에는 타이알루미늄막이 형성되지 않게 되므로 금속 저항이 높아지는 것을 방지시키게 되며, 도 3에서 보여지는 바와 같이 종래 금속 배선 형성 방식에 비해 본 발명에 의해서 형성된 금속 배선이 소결 후에 저항 증가율이 반으로 감소하는 효과를 확인할 수 있다. 또한, 타이 알루미늄 형성시 알루미늄에 비해 부피가 감소하면서 보이드(void)를 형성시키는 문제가 있으나 본 발명을 사용할 경우에는 이러한 문제점도 최소화시킬 수 있게 된다.
한편 상술한 본 발명의 설명에서는 구체적인 실시 예에 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자의 금속배선 형성방법에 있어서, 금속 배선의 알루미늄막 상부에는 타이 알루미늄막이 형성되지 않게 되므로 금속 저항이 높아지는 것을 방지시키게 되어, 소결 후에 금속 배선 저항 증가율을 현저히 감소시킬 수 있는 이점이 있으며, 또한 타이 알루미늄막 형성시 알루미늄막에 비해 부피가 감소하면서 생성되는 보이드(void)의 발생을 방지시킬 수 있는 이점이 있다.

Claims (3)

  1. 반도체 소자의 특성 속도를 향상시키는 금속 배선 형성방법으로서,
    (a)층간절연막위에 금속과 실리콘 산화막의 점착력 유지를 위한 제1타이타늄막을 증착시키는 단계와,
    (b)상기 제1타이타늄막 상부에 알루미늄막을 증착시키는 단계와,
    (c)챔버 내부에 질소를 주입하고 질소 소킹을 진행하여 상기 알루미늄막 상부에 박막의 질화 알루미늄막을 생성시키는 단계와,
    (d)상기 질화 알루미늄막 상부에 제2타이타늄막과 질화티타늄막을 차례로 증착하여 금속 배선을 형성시키는 단계
    를 포함하는 반도체 소자의 금속 배선 형성방법.
  2. 제1항에 있어서,
    상기 (b)단계에서, 상기 알루미늄막은, 표준 스퍼터링 방식으로 300∼350℃온도 분위기에서 증착되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
  3. 제1항에 있어서,
    상기 (c)단계에서, 상기 챔버내 주입되는 질소는, 100sccm∼200sccm 범위로 주입되어 30초 이상 소킹되는 것을 특징으로 하는 반도체 소자의 금속 배선 형성방법.
KR1020060083875A 2006-08-31 2006-08-31 반도체 소자의 금속배선 형성방법 KR100755113B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060083875A KR100755113B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 금속배선 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060083875A KR100755113B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 금속배선 형성방법

Publications (1)

Publication Number Publication Date
KR100755113B1 true KR100755113B1 (ko) 2007-09-04

Family

ID=38736378

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060083875A KR100755113B1 (ko) 2006-08-31 2006-08-31 반도체 소자의 금속배선 형성방법

Country Status (1)

Country Link
KR (1) KR100755113B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006948B1 (ko) * 1987-08-27 1991-09-14 후지쓰 가부시끼가이샤 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법
KR920003876B1 (ko) * 1989-05-08 1992-05-16 삼성전자 주식회사 반도체 장치의 제조방법
KR100355861B1 (ko) * 1999-05-11 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910006948B1 (ko) * 1987-08-27 1991-09-14 후지쓰 가부시끼가이샤 질화 알루미늄 세라믹스 위에 형성된 금속박막층 구조물 및 그의 생산방법
KR920003876B1 (ko) * 1989-05-08 1992-05-16 삼성전자 주식회사 반도체 장치의 제조방법
KR100355861B1 (ko) * 1999-05-11 2002-10-12 아남반도체 주식회사 반도체 소자의 제조 방법

Similar Documents

Publication Publication Date Title
US7858519B2 (en) Integrated circuit and manufacturing method of copper germanide and copper silicide as copper capping layer
US7338908B1 (en) Method for fabrication of semiconductor interconnect structure with reduced capacitance, leakage current, and improved breakdown voltage
TWI374482B (ko)
CN104733288B (zh) 用于加工半导体器件的方法
JP4548280B2 (ja) 半導体装置の製造方法
JP2000188332A (ja) 半導体装置及びその製造方法
US7939421B2 (en) Method for fabricating integrated circuit structures
KR100755113B1 (ko) 반도체 소자의 금속배선 형성방법
JP2005150690A (ja) 半導体素子の金属配線形成方法
KR100476376B1 (ko) 반도체 장치 제조방법
CN103413781A (zh) 一种金属硬掩膜层及铜互连结构的制备方法
JP2000269483A (ja) 半導体装置の製造方法
KR100829363B1 (ko) 반도체 소자 및 그 제조 방법
KR100744424B1 (ko) 반도체소자의 제조방법
KR100714039B1 (ko) 반도체 소자의 제조 방법
KR100459945B1 (ko) 반도체 소자의 제조 방법
US20090166874A1 (en) Semiconductor Device and Method of Fabricating the Same
KR100639886B1 (ko) 반도체 소자의 갭 필을 이용하는 유에스지 증착 방법
KR19990006061A (ko) 반도체 소자의 금속배선 형성방법
KR100510743B1 (ko) 배선간 절연막 형성방법
KR100781456B1 (ko) 반도체 소자의 금속배선 제조 시 배리어막 형성방법
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
US20080157372A1 (en) Metal Line of Semiconductor Device and Manufacturing Method Thereof
KR100545218B1 (ko) 반도체 소자의 금속간 절연막의 갭 필 방법
JP2003100663A (ja) 銅金属化プロセスにおけるＴａＣＮバリア層の製造方法並びにＴａＣＮバリア層を有する銅金属層構造

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110719

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee