KR100781456B1 - 반도체 소자의 금속배선 제조 시 배리어막 형성방법 - Google Patents

반도체 소자의 금속배선 제조 시 배리어막 형성방법 Download PDF

Info

Publication number
KR100781456B1
KR100781456B1 KR1020060116712A KR20060116712A KR100781456B1 KR 100781456 B1 KR100781456 B1 KR 100781456B1 KR 1020060116712 A KR1020060116712 A KR 1020060116712A KR 20060116712 A KR20060116712 A KR 20060116712A KR 100781456 B1 KR100781456 B1 KR 100781456B1
Authority
KR
South Korea
Prior art keywords
tin
thermal
film
forming
copper
Prior art date
Application number
KR1020060116712A
Other languages
English (en)
Inventor
주성중
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020060116712A priority Critical patent/KR100781456B1/ko
Application granted granted Critical
Publication of KR100781456B1 publication Critical patent/KR100781456B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861—Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864—Thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 반도체 소자의 금속배선 형성 시 구리 확산 방지 및 구리와 금속배선간 접착성을 향상시키는 배리어막 형성 방법에 관한 것이다. 즉, 본 발명에서는 반도체 소자의 금속배선 형성 시 구리확산 방지 기능을 향상시키고 구리와 금속배선간 접착성을 좋게 하는 배리어막 형성 방법에 있어서, 구리와 금속배선간 배리어막으로 사용되는 티타늄 실리콘 질화막(TiSiN)의 형성 시 옥시데이션 공정을 추가하여 티타늄 실리콘 질화막(TiSiON) 내부에 옥사이드 함량을 증가시킴으로써, 옥사이드가 구리 표면에 CuO를 만들어 TiSiN과 구리 표면이 안정화되며, 알루미늄 등의 금속배선층에는 Al2O3 가 만들어져 표면이 안정화되어 금속배선으로의 구리 확산이 방지되게 된다.
배리어막, 구리, 알루미늄, 확산, 옥사이드

Description

반도체 소자의 금속배선 제조 시 배리어막 형성방법{METHOD FOR FORMING BARRIER LAYER FABRICATING METAL LINE IN A SEMICONDUCTOR DEVICE}
도 1은 종래 FCT 패드 디자인의 상부와 하부가 넓은 패드로 접착된 금속배선 모식도,
도 2는 종래 구리 확산을 감소시키는 도마 구조의 금속배선 모식도,
도 3a 내지 도 3f는 본 발명의 실시 예에 따른 구리확산을 감소시키는 배리어막 형성 공정 수순도,
도 4는 본 발명의 실시 예에 따른 옥사이드성분에 대응되는 구리확산 그래프 예시도,
도 5는 본 발명의 실시 예에 따른 옥시데이션 공정을 통해 구리확산이 감소된 메탈 패드 예시도.
＜도면의 주요부분에 대한 부호의 설명＞
100 : 구리 102, 108 : TiN
104, 110 : CVD TiN 106 : 옥사이드막
112, 114 : TiSiON
본 발명은 반도체 소자의 금속배선 제조 방법에 관한 것으로, 특히 반도체 소자의 금속배선 형성 시 구리 확산(diffusion) 방지 및 구리와 금속배선간 접착성을 향상시키는 배리어막 형성 방법에 관한 것이다.
현재 0.13 FCT의 메탈 패드(metal pad)에 사용중인 티타늄 실리콘 질화막(TiSiN) 배리어 메탈(barrier metal)은 하부에 구리(Cu)와 상부에 금속배선막인 알루미늄(Al) 사이에서 구리의 확산(diffusion)을 막아주고 알루미늄과 구리의 접착성(adhesion)을 좋게 하는 역할을 하고 있다.
하지만, 이와 같은 티타늄 실리콘 질화막(TiSiN)의 배리어 메탈은 상부와 하부가 넓은 패드로 접착되는 경우 상부와 하부에서 기인하는 스트레스(stress)에 의해 구리가 상부로 확산되어 알루미늄 본딩(bonding) 및 패드 부식(corrosion) 문제가 발생한다.
도 1은 상부와 하부가 넓은 패드로 붙어 있는 반도체 소자의 금속 배선 구조 모식도를 도시한 것으로, 이와 같이 패드가 넓은 패턴에서는 하부의 구리(Cu)(10)가 상부의 알루미늄(Al)(12)으로 확산되어 특성이 나빠지는 문제가 있었다.
이를 위해 종래에는 도 2에서 보여지는 바와 같이, 구리가 알루미늄막 상으로 확산되는 것을 방지하기 위해 패드(pad)의 구조를 도마 구조를 사용하고 있으나, 위 도 2에서와 같은 구조는 디자인이 어렵고, 또한 공정상 어려운 문제점이 있 었다.
따라서, 본 발명의 목적은 반도체 소자의 금속배선 형성 시 구리확산 방지 및 구리와 금속배선간 접착성을 향상시키는 배리어막 형성 방법을 제공함에 있다.
상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 금속배선 제조 시 배리어막 형성방법으로서, (a)반도체 기판 구리막 상부에 제1 열적 티타늄 질화막(TiN)을 증착시키는 단계와, (b)상기 제1 열적 TiN을 플라즈마 처리하여 CVD TiN으로 형성시킨 후, 옥시데이션으로 옥사이드막을 일정 두께로 형성시키는 단계와, (c)상기 옥사이드막 상부에 제2 열적 TiN을 증착시키는 단계와, (d)상기 제2 열적 TiN을 플라즈마 처리하여 CVD TiN으로 형성시키는 단계와, (e)상기 제1/제2 열적 TiN을 싸일렌 쏘킹 처리하여 TiSiON의 배리어막으로 형성시키는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시 예의 동작을 상세하게 설명한다.
도 3a 내지 도 3f는 본 발명의 실시 예에 따른 반도체 소자 금속 배선 구조시 구리의 확산을 방지시키는 배리어막 형성 공정의 모식도를 도시한 것으로, 이하 위 도 3a 내지 도 3f를 참조하여 구리의 확산을 방지시키는 배리어막 형성 공정을 상세히 설명하기로 한다.
먼저, 도 3a에서와 같이 구리막(100) 상부에 TDMAT(Tetra Di Methyl Amido Titanium)의 반응성 organic 메탈을 반응해서 열적(thermal) 티타늄 질화막(TiN)(102)을 약 100Å의 두께로 형성시킨 후, 도 3b에서와 같이 위 열적 TiN(102)에 대해 H2+N2 플라즈마(Plasma) 처리를 수행하여 CVD(Chemical Vapor Deposition) TiN(104)으로 생성시킨다. 이때 위 열적 TiN은 350℃ 온도에서 5torr 압력으로 32sec동안 형성된다. 또한 위 H2+N2 플라즈마 처리를 통해 열적 TiN이 약 50Å 두께의 CVD TiN(104)으로 생성되며, 열적 TiN내 포함되었던 카본(carbon) 등과 같은 금속 전도도에 영향을 미치는 불순물들이 제거된다.
이어, 도 3c에서와 같이 구리막 상부의 배리어막으로 약 50Å두께로 형성된 CVD TiN(104)위에 옥시데이션(oxidation) 공정을 통해 옥사이드막(oxide)(106)을 형성시킨다. 이때 위 옥사이드막 형성을 위한 옥시데이션 공정은 10∼60sec 동안 수행되며, 100 sccm에서 20sec정도로 형성하는 것이 바람직하다.
그런 후, 도 3d에서 보여지는 바와 같이, 위 옥사이드막(106) 상부에 다시 TDMAT(Tetra Di Methyl Amido Titanium)의 반응성 organic 메탈을 반응해서 열적(thermal) 티타늄 질화막(TiN)(108)을 약 100Å의 두께로 형성시킨 후, 도 3e에서와 같이 위 열적 TiN(108)에 대해 H2+N2 플라즈마 처리를 수행하여 CVD TiN(110)으로 생성시킨다.
이에 따라 약 50Å 두께의 두 개의 CVD TiN(104, 110) 사이에 옥사이드막(106)이 적층된 형태의 배리어막이 형성되는데, 위와 같이 형성된 배리어막 상으로 도 3f에서와 같이, 350℃ 정도의 챔버 분위기에서 싸일렌(SiH) 소킹(soaking) 공정을 수행하여, CVD TiN을 티타늄 실리콘 질화막(TiSiON)(112, 114)으로 형성되도록 하여 배리어막을 완성시키게 된다.
도 4 및 도 5는 배리어막 형성 시 옥시데이션 공정을 추가함에 따라 구리확산 여부를 도시한 도면으로, 위 도 4 및 도 5에서 보여지는 바와 같이, 본 발명에서는 최종 배리어막으로 형성되는 티타늄 실리콘 질화막(TiSiN)이 옥시데이션 공정으로 인해 O성분이 추가되어 TiSiON으로 형성됨으로써, 금속 배선 공정 시 알루미늄 등과 같은 금속배선막으로 구리가 확산되는 현상을 줄일 수 있는 것을 보여주고 있다.
상기한 바와 같이 본 발명에서는 반도체 소자의 금속배선 형성 시 구리확산 방지 기능을 향상시키고 구리와 금속배선간 접착성을 좋게 하는 배리어막 형성 방법에 있어서, 구리와 금속배선간 배리어막으로 사용되는 티타늄 실리콘 질화막(TiSiN)의 형성 시 옥시데이션 공정을 추가하여 티타늄 실리콘 질화막(TiSiON) 내부에 옥사이드 함량을 증가시킴으로써, 옥사이드가 구리 표면에 CuO를 만들어 TiSiN과 구리 표면이 안정화되며, 알루미늄 등의 금속배선층에는 Al2O3 가 만들어져 표면이 안정화되어 금속배선으로의 구리 확산이 방지되게 된다.
한편 상술한 본 발명의 설명에서 실시 예에는 구체적인 관해 설명하였으나, 여러 가지 변형이 본 발명의 범위에서 벗어나지 않고 실시될 수 있다. 따라서 발명의 범위는 설명된 실시 예에 의하여 정할 것이 아니고 특허청구범위에 의해 정하여져야 한다.
이상에서 설명한 바와 같이, 본 발명에서는 반도체 소자의 금속배선 형성 시 구리확산 방지 기능을 향상시키고 구리와 금속배선간 접착성을 좋게 하는 배리어막 형성 방법에 있어서, 구리와 금속배선간 배리어막으로 사용되는 티타늄 실리콘 질화막(TiSiN)의 형성 시 옥시데이션 공정을 추가하여 티타늄 실리콘 질화막(TiSiON) 내부에 옥사이드 함량을 증가시킴으로써, 옥사이드가 구리 표면에 CuO를 만들어 TiSiN과 구리 표면이 안정화되며, 알루미늄 등의 금속배선층에는 Al2O3 가 만들어져 표면이 안정화되어 금속배선으로의 구리 확산이 방지되는 이점이 있다.

Claims (5)

  1. 반도체 소자의 금속배선 제조 시 배리어막 형성방법으로서,
    (a)반도체 기판 구리막 상부에 제1 열적 티타늄 질화막(TiN)을 증착시키는 단계와,
    (b)상기 제1 열적 TiN을 플라즈마 처리하여 CVD TiN으로 형성시킨 후, 옥시데이션으로 옥사이드막을 일정 두께로 형성시키는 단계와,
    (c)상기 옥사이드막 상부에 제2 열적 TiN을 증착시키는 단계와,
    (d)상기 제2 열적 TiN을 플라즈마 처리하여 CVD TiN으로 형성시키는 단계와,
    (e)상기 제1/제2 열적 TiN을 싸일렌 쏘킹 처리하여 TiSiON의 배리어막으로 형성시키는 단계
    를 포함하는 반도체 소자의 금속배선 제조 시 배리어막 형성방법.
  2. 제 1 항에 있어서,
    상기 제1/제2 열적 TiN은, TDMAT 전구물질을 이용하여 열적으로 형성시키는 것을 특징으로 하는 반도체 소자의 금속배선 제조 시 배리어막 형성방법.
  3. 제 2 항에 있어서,
    상기 제1/제2 열적 TiN은, 350℃에서 5torr로 32sec동안 형성되는 것을 특징으로 하는 반도체 소자의 금속배선 제조 시 배리어막 형성방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 처리는, H2+N2 플라즈마 가스를 이용하여 수행하는 것을 특징으로 하는 반도체 소자의 금속배선 제조 시 배리어막 형성방법.
  5. 제 1 항에 있어서,
    상기 옥시데이션은, 100 sccm에서 10∼60sec 동안 수행되는 것을 특징으로 하는 반도체 소자의 금속배선 제조 시 배리어막 형성방법.
KR1020060116712A 2006-11-24 2006-11-24 반도체 소자의 금속배선 제조 시 배리어막 형성방법 KR100781456B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060116712A KR100781456B1 (ko) 2006-11-24 2006-11-24 반도체 소자의 금속배선 제조 시 배리어막 형성방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060116712A KR100781456B1 (ko) 2006-11-24 2006-11-24 반도체 소자의 금속배선 제조 시 배리어막 형성방법

Publications (1)

Publication Number Publication Date
KR100781456B1 true KR100781456B1 (ko) 2007-12-03

Family

ID=39139359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060116712A KR100781456B1 (ko) 2006-11-24 2006-11-24 반도체 소자의 금속배선 제조 시 배리어막 형성방법

Country Status (1)

Country Link
KR (1) KR100781456B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100472259B1 (ko) * 2001-03-28 2005-03-08 샤프 가부시키가이샤 접착특성 및 트렌치 충전특성을 향상시키는 구리 증착전의 배리어금속 표면처리방법
KR20050060032A (ko) 2002-05-16 2005-06-21 내셔널 유니버시티 오브 싱가포르 웨이퍼 레벨 무전해 구리 금속화 및 범핑 공정, 및 반도체웨이퍼 및 마이크로칩용 도금액

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100358063B1 (ko) * 1999-08-04 2002-10-25 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조 방법
KR100472259B1 (ko) * 2001-03-28 2005-03-08 샤프 가부시키가이샤 접착특성 및 트렌치 충전특성을 향상시키는 구리 증착전의 배리어금속 표면처리방법
KR20050060032A (ko) 2002-05-16 2005-06-21 내셔널 유니버시티 오브 싱가포르 웨이퍼 레벨 무전해 구리 금속화 및 범핑 공정, 및 반도체웨이퍼 및 마이크로칩용 도금액

Similar Documents

Publication Publication Date Title
TWI694501B (zh) 防止銅擴散的介電/金屬阻障集成
US8008774B2 (en) Multi-layer metal wiring of semiconductor device preventing mutual metal diffusion between metal wirings and method for forming the same
US7550851B2 (en) Adhesion of tungsten nitride films to a silicon surface
US6884659B2 (en) Thin interface layer to improve copper etch stop
KR100781456B1 (ko) 반도체 소자의 금속배선 제조 시 배리어막 형성방법
TWI237869B (en) Methods for forming aluminum metal wirings
KR100477840B1 (ko) 반도체장치의장벽금속막형성방법
KR100551073B1 (ko) 펄스식 화학기상증착 방식을 이용한 박막 형성 방법
US8159069B2 (en) Metal line of semiconductor device without production of high resistance compound due to metal diffusion and method for forming the same
KR100829363B1 (ko) 반도체 소자 및 그 제조 방법
JP2007258390A (ja) 半導体装置、および半導体装置の製造方法
KR100499401B1 (ko) 반도체 소자의 금속배선 형성방법
US20080146026A1 (en) Method for manufacturing semiconductor device capable of reducing parasitic bit line capacitance
KR100503965B1 (ko) 반도체 소자의 확산 방지막 형성 방법
JPWO2012049823A1 (ja) 半導体装置の製造方法および半導体装置
KR100744424B1 (ko) 반도체소자의 제조방법
JP2006179645A (ja) 半導体装置及びその製造方法
KR100808584B1 (ko) 반도체 소자의 비트라인 형성방법
KR100293816B1 (ko) 반도체소자의층간절연막형성방법
KR100755113B1 (ko) 반도체 소자의 금속배선 형성방법
KR0167610B1 (ko) 반도체 소자의 티타늄텅스텐막 형성방법
KR100709461B1 (ko) 텅스텐 게이트 형성 방법
KR20020011479A (ko) 반도체 소자의 금속배선 형성방법
KR20080020092A (ko) 반도체 소자의 금속 콘택 형성방법
KR20040037836A (ko) 반도체 소자의 비트라인 형성방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111020

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee