KR100355861B1 - 반도체 소자의 제조 방법 - Google Patents

Abstract

반도체 소자의 제조 방법에 관한 것으로, 실리콘 웨이퍼에 접촉 구멍을 형성하고 배리어 금속을 증착한 후 텅스텐을 증착하여 접촉 구멍을 채운다. 그 다음, 텅스텐을 에치백 공정을 통해 식각한 후, 실리콘 웨이퍼를 세정한다. 이후, 하부 질화 티타늄막을 증착하고 산소 분위기에서 플라즈마 처리를 하여 미세 산화막을 형성한 후 순수로 세정한 다음, 그 상부에 알루미늄 합금막을 증착하고 반사 방지용 질화 티타늄막을 증착한다. 이후, 실리콘 웨이퍼에 고온 공정 중의 하나인 소결 공정을 실시하는데, 플라즈마 처리로 생성된 미세 산화막이 하부 질화 티타늄막과 알루미늄 합금막 사이에서 장벽 역할을 하여 티타늄 원자와 알루미늄 원자의 반응으로 인한 TiAl₃의 생성을 억제하므로, 소결과 같은 고온 공정으로 인한 저항 증가를 감소시켜 반도체 디바이스의 동작 속도를 개선할 수 있다.

Description

반도체 소자의 제조 방법{manufacturing method of semiconductor devices}

본 발명은 반도체 소자의 제조 방법에 관한 것이다.

접촉 구멍(contact hole)을 가지는 반도체 소자 제조 공정에서 금속 박막 형성 공정은 반도체 소자 제조의 최종 단계로써, 우선 실리콘 기판에 게이트 전극을 형성하고 게이트 전극을 중심으로 기판의 양 쪽에 불순물을 이온 주입하여 소스, 드레인 영역을 형성한 후, 기판 상부에 절연막을 증착하고 식각에 의해 게이트, 소스, 드레인 영역의 일부가 드러나도록 접촉 구멍을 형성하고, 금속을 증착하여 접촉 구멍을 채운 다음, 마지막으로 금속 박막을 형성하여 외부 회로와 연결되도록 배선을 형성하는 공정을 말한다.

이 때, 배선은 전달되는 신호의 지연을 방지하기 위하여 저저항을 가지는 알루미늄 계열의 금속을 주로 사용하는데, 이러한 금속은 접촉 구멍에 채워진 금속과 접착력(adhesion)이 좋지 않거나 사진 공정시 반사로 인하여 정확한 패턴을 얻을 수 없어 알루미늄 합금막의 상부 및 하부에 접착력이 우수하거나 낮은 반사율을 가지는 금속막을 추가하여 다층의 도전막으로 배선을 형성하는 것이 일반적이다.

그러면 첨부한 도 1a 내지 도 1d를 참조하여 종래의 반도체 소자의 제조 방법을 설명한다.

먼저, 도 1a에서와 같이 기판(1) 위에 절연막(2)을 증착한 후 사진 공정을 통해 절연막(2)을 식각하여 기판(1)에 접촉 구멍(3)을 형성한다.

그 다음, 도 1b에서와 같이 기판(1)의 상부에 티타늄/질화 티타늄 또는 질화 티타늄 등의 배리어 금속(4)과 텅스텐(5)을 증착하고, 텅스텐(5)을 접촉 구멍(3)의 높이까지 식각한 후 순수(deionized water)를 이용하여 기판(1)을 세정한다.

그 다음, 도 1c에서와 같이 반응성 스퍼터링법(reactive sputtering)을 이용하여 하부 질화 티타늄막(6)을 수백 Å의 두께로 증착한다. 그리고, 웨이퍼를 225℃로 가열시킨 상태에서 구리가 포함된 알루미늄 합금을 스퍼터링법으로 증착하여 알루미늄 합금막(7)을 수천 Å의 두께로 형성한다. 하부 질화 티타늄막(6)은 알루미늄 합금막(7)과 텅스텐(5)과의 접착력(adhesion)이 좋지 않아 추가로 형성한 것이다.

그 다음, 하부 질화 티타늄막(6)을 증착할 때와 동일한 방식인 반응성 스퍼터링법을 이용하여 알루미늄 합금막(7)의 상부에 반사 방지용 질화 티타늄막(ARC-TiN ; anti-reflectance coating TiN)(8)을 수백 Å의 두께로 증착한다. 이 때, 반사 방지용 질화 티타늄막(8)은 사진 공정 시에 발생하는 알루미늄 합금막(7)으로부터의 반사를 방지하기 위해 증착하는 것이다.

그 다음, 도 1d에서와 같이 다층 금속 박막 증착이 끝난 후 고온 공정 중의 하나인 소결(sinter) 공정을 실시한다. 금속 박막이 형성된 후 기판은 후속 공정 중에 여러가지 고온 공정을 거치게 되는데, 여기서는 고온 공정 실시 후 금속 박막의 저항 변화를 확인하기 위해 공정 중의 하나인 소결 공정만을 실시한 것이다.

특히, 알루미늄 합금막(7)은 어느 정도 온도가 주어진 상태에서 증착되었기 때문에 하부 질화 티타늄막(6)과 반응이 잘 일어날 수 있는 활성화 조건이 되므로 소결 공정을 실시하면서 하부 질화 티타늄막(6)과 알루미늄 합금막(7) 사이에서는 TiAl₃(9)가 증가하게 되어 저항이 증가하게 된다.

본 발명이 이루고자 하는 기술적 과제는 반도체 소자의 제조 방법에서 다층 금속 박막의 저항을 줄이는 것이다.

도 1a 내지 도 1d는 종래의 반도체 소자의 제조 방법을 공정 순서에 따라 도시한 단면도이고,

도 2a 내지 도 2d는 본 발명의 실시예에 따른 반도체 소자의 제조 방법을 공정 순서에 따라 도시한 단면도이고,

도 3은 다층 금속 박막의 저항을 측정하여 나타낸 그래프이다.

이러한 과제를 달성하기 위하여 본 발명에서는 다층 금속 박막을 제조할 때 제1 도전막의 상부에 제2 도전막을 증착하기 전에 산소 플라즈마 공정을 실시하여 미세 산화막을 형성한다.

본 발명에 따른 다층 금속 박막의 제조 방법에서는 제1 도전막을 증착하고산소 플라즈마 처리를 실시하여 제1 도전막의 상부에 수 Å 내지 수십 Å의 두께의 산화막을 형성한 다음, 제2 도전막을 증착한다. 여기서, 미세 산화막은 제1 도전막과 제2 도전막 사이에서 발생하는 확산을 줄여준다.

제2 도전막은 저저항을 가지는 알루미늄 계열로 형성하는 것이 바람직하다.

이러한 본 발명에 따른 다층 금속 박막의 제조 방법은 접촉 구멍을 가지는 반도체 소자의 제조 방법에서도 적용할 수 있다.

본 발명에 따른 반도체 소자의 제조 방법은 기판의 상부에 기판을 드러내는 접촉 구멍을 가지는 절연막을 형성하고 배리어 금속을 증착하고 접촉 구멍에 제1 도전막을 채운다. 이어, 기판의 상부에 제2 도전막을 증착하고 산소 플라즈마 처리를 실시하여 제2 도전막의 상부에 미세 산화막을 형성한 다음 제3 도전막을 증착한다.

여기서, 제1 도전막은 다른 막을 패터닝할 때 잘 식각되지 않는 텅스텐으로 형성하는 것이 바람직하며, 제3 도전막은 저저항을 가지는 알루미늄 계열의 금속으로 형성하는 것이 바람직하며, 제2 도전막은 알루미늄 계열의 금속과 텅스텐 사이의 접착력을 향상시키는 질화 티타늄으로 형성하는 것이 바람직하다.

이러한 본 발명에 따른 반도체 소자의 제조 방법은 제3 도전막 상부에 반사 방지용 도전막을 형성하는 단계를 더 포함하며, 반사 방지용 도전막으로는 질화 티타늄을 사용할 수 있다.

여기서, 미세 산화막은 고온 공정시 제2 및 제3 도전막 사이에서 발생하는 확산으로 인한 반응을 줄이는 기능을 가지며 수 Å 내지 수십 Å의 두께로 형성하는 것이 바람직하다.

그러면, 첨부한 도면을 참조하여 본 발명의 실시예에 따른 반도체 소자의 제조 방법에서 다층 금속 박막의 제조 방법에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있을 정도로 상세히 설명한다.

도 2a 내지 도 2d를 참조하여 본 발명의 실시예에 따른 반도체 소자 제조 방법에서 다층 금속 박막의 제조 방법에 대하여 상세히 설명한다.

먼저, 도 2a에서와 같이 기판(11) 위에 절연막(12)을 증착한 후 사진 공정을 통해 절연막(12)을 식각하여 접촉 구멍(13)을 형성한다.

그 다음, 도 2b에서와 같이 접촉 구멍(13)에 티타늄/질화 티타늄 또는 질화 티타늄 등으로 배리어 금속(14)을 증착하고, 그 위에 텅스텐(15)을 증착한다. 이어, 배리어 금속(14)이 노출될 때까지 평탄화 공정을 실시하여 텅스텐(15)을 접촉 구멍(13) 위에만 남긴 다음 순수를 이용하여 기판(11)을 세정한다.

그 다음, 도 2c에서와 같이 아르곤과 질소가 섞인 분위기에서 티타늄 타겟을 사용하여 반응성 스퍼터링법으로 하부 질화 티타늄막(16)을 수백 Å의 두께로 증착한다. 이후, 하부 질화 티타늄막(16) 표면을 플라즈마 처리하여 하부 질화 티타늄막(16) 표면에 미세 산화막(20)을 수 Å 내지 수십 Å의 두께로 형성한 후, 순수로 세정한다. 이 때, 미세 산화막(20)은 미세 산화막(20)에 의한 저항을 무시할 수 있을 정도로 수 Å 내지 수십 Å의 두께로 얇게 형성하는 것이 바람직하다.

이후, 구리가 포함된 알루미늄 합금을 스퍼터링법으로 증착하는데, 증착될 알루미늄 원자에게 활성화 에너지를 주기 위해 웨이퍼를 100-300℃로 가열한 상태에서 증착하여 양질의 알루미늄 합금막(17)을 수천 Å의 두께로 증착한다.

그 다음, 하부 질화 티타늄막(16)을 증착할 때와 동일한 방식인 반응성 스퍼터링법으로 반사 방지용 질화 티타늄막(18)을 수백 Å의 두께로 증착한다. 반사 방지용 질화 티타늄막(18)은 후속 공정인 사진 공정에서 알루미늄 합금막(17)으로부터의 반사를 방지하기 위해 증착하는 것이다.

그 다음, 도 2d에서와 같이 다층 금속 박막 증착이 끝난 후 고온 공정 중의 하나인 소결 공정을 실시한다. 이 때, 하부 질화 티타늄막(16)의 티타늄과 알루미늄 합금막(17)의 알루미늄이 열에너지에 의해 반응하나, 산소 플라즈마 처리에 의해 형성된 미세 산화막(20)이 티타늄과 알루미늄의 반응을 억제하는 장벽 역할을 하므로 두 막(16,17) 사이에서 생성되는 반응물인 TiAl₃(19)의 양은 현저하게 감소된다. 따라서 소결과 같은 고온 공정으로 인해 알루미늄 합금막(17) 내에 반응물이 생성되어 저항이 증가할 수 있으나, 미세 산화막(20)은 질화 티타늄막(16)의 티타늄이 알루미늄 합금막(17) 안으로 확산되는 것을 방지함으로써 낮은 저항을 가지는 다층 금속 박막을 얻을 수 있다.

도 3은 종래의 다층 금속 박막의 저항 증가량과 본 발명에 따른 다층 금속 박막의 저항 증가량을 측정하여 나타낸 그래프이다.

도 3의 공정 조건은, 선 A의 경우 도 1d에 나타난 종래의 기술에 따른 다층 금속 박막을 425℃에서 소결을 세 번 실시하여 각 소결 단계가 끝날 때마다 저항을 측정한 결과이고, 선 B의 경우 도 2d에 나타난 본 발명에 따른 다층 금속 박막을425℃에서 소결을 세 번 실시하여 각 소결 단계가 끝날 때마다 저항을 측정한 결과이다.

선 A의 종래의 기술에 따른 다층 금속 박막의 공정 조건은 다음과 같다.

실리콘 기판 위에 절연막을 증착하고 사진 식각 공정을 실시하여 접촉 구멍을 형성한 후, 배리어 금속을 증착하고 텅스텐을 증착하여 접촉 구멍을 채운다. 이어, 하부 질화 티타늄막을 500Å의 두께로 증착하고, 기판을 225℃로 가열한 상태에서 0.5%의 구리가 포함된 알루미늄 합금을 6000Å의 두께로 스퍼터링법으로 증착한 후, 반사 방지용 질화 티타늄막을 500Å의 두께로 증착한다. 이렇게 형성된 다층 금속 박막을 425℃에서 첫 번째 소결을 실시한 후 저항을 측정하고, 같은 온도에서 두 번째 소결을 실시한 후 저항을 측정하고, 같은 온도에서 세 번째 소결을 실시한 후 저항을 측정한다.

선 B의 본 발명에 따른 다층 금속 박막의 공정 조건은 선 A의 종래의 다층 금속 박막의 공정 조건과 동일하나, 하부 질화 티타늄막을 증착한 후 전력 1kW, 온도 240℃의 조건에서 105초 동안 하부 질화 티타늄막 표면을 산소 플라즈마 처리하여 미세 산화막을 형성하는 공정이 추가된 것이다.

선 A는 종래의 방법으로 다층 금속 박막을 제조하여 소결 공정을 실시한 후의 저항 증가량을 측정한 것이고, 선 B는 본 발명에 따라 플라즈마 처리를 하여 미세 산화막이 형성된 다층 금속 박막을 제조한 다음 소결 공정을 실시한 후의 저항 증가량을 측정한 것이다. x축은 소결 공정을 실시한 횟수를 나타낸 것이고, y축은 소결 공정의 반복 횟수에 따른 다층 금속 박막의 저항 증가량을 나타낸 것이다.

소결 공정을 실시하지 않고, 종래의 방법으로 다층 금속 박막을 제조한 후 측정된 저항은 50.13 mΩ/square이고 본 발명에 따라 다층 금속 박막을 제조한 후 측정된 저항은 50.74 mΩ/square로써 둘 사이의 저항은 큰 차이가 나지 않는다.

도 3에서 보는 바와 같이 종래의 방법으로 다층 금속 박막을 제조하여 소결 공정을 한 번 실시한 후에 측정한 다층 금속 박막의 저항 증가량은 4.783 mΩ/square이고, 본 발명에 따라 다층 금속 박막을 제조하여 소결 공정을 한 번 실시한 후에 측정한 다층 금속 박막의 저항 증가량은 3.563 mΩ/square이다. 이러한 결과를 통하여 본 발명에 따라 제조한 다층 금속 박막의 저항 증가량이 더 작게 나타남을 알 수 있다. 또한, 종래의 방법으로 다층 금속 박막을 제조하여 소결 공정을 두 번 실시한 후에 측정된 저항 증가량은 5.993 mΩ/square이고, 본 발명에 따라 다층 금속 박막을 제조하여 소결 공정을 두 번 실시한 후에 측정된 저항 증가량은 5.166 mΩ/square이다. 그리고, 종래의 방법으로 다층 금속 박막을 제조하여 소결 공정을 세 번 실시한 후에 측정된 저항 증가량은 6.749 mΩ/square이고, 본 발명에 따라 다층 금속 박막을 제조하여 소결 공정을 세 번 실시한 후에 측정된 저항 증가량은 6.096 mΩ/square이다.

앞에서 설명한 바와 같이 여러 번의 소결 공정을 거치더라도 본 발명에 따라 제조한 다층 금속 박막의 저항 증가량이 감소함을 알 수 있고, 이러한 저항 증가량의 감소는 미세 산화막이 TiAl₃의 생성을 억제하기 때문이다.

이 때, 소결 공정의 실시 횟수가 증가할수록 저항은 증가하는데, 이를 통하여 소결 공정을 계속 실시할수록 질화 티타늄막의 티타늄과 알루미늄 합금막의 알루미늄이 반응하여 생성되는 반응물인 TiAl₃의 양이 증가함을 알 수 있다. 그리고, 소결 공정의 실시 횟수에 따라 본 발명에 따라 제조한 다층 금속 박막의 저항 증가는 종래의 방법으로 제조한 다층 금속 박막의 저항 증가보다 10% 정도 감소하였다.

이와 같이 본 발명은 반도체 소자 제조 방법에서 다층 금속 박막을 제조 시에, 하부 질화 티타늄막을 증착한 후 산소 플라즈마 처리하여 미세 산화막을 형성함으로써, 소결과 같은 고온 공정에서 하부 질화 티타늄막의 티타늄 원자와 알루미늄 합금막의 알루미늄 원자간의 반응으로 인해 발생하는 반응물의 생성을 억제하여 다층 금속 박막의 저항을 낮출 수 있다.

Claims (6)

1. (정정) 실리콘 기판의 상부에 절연막을 형성하는 단계와, 상기 절연막을 패터닝하여 접촉구멍을 형성하는 단계, 상기 접촉구멍에 베리어금속을 형성하는 단계, 상기 접촉구멍에 텅스텐으로 이루어진 제1도전막을 채우는 단계를 포함하는 접촉구멍을 갖는 반도체 소자의 금속 박막 형성공정에 있어서,

   상기 실리콘 기판의 상부에 제2도전막을 형성하는 단계,

   산소 플라즈마 처리를 실시하여 상기 제2도전막의 표면에 미세 산화막을 형성하는 단계,

   상기 미세 산화막 상부에 제3도전막을 형성하는 단계,

   상기 제3도전막 상부에 반사 방지용 도전막을 형성하는 단계

   를 포함하는 반도체 소자의 제조방법.
2. (삭제)
3. 제1항에서,

   상기 제3도전막은 저저항을 가지는 알루미늄 계열의 금속으로 이루어진 반도체 소자의 제조방법.
4. (정정) 제3항에서,

   상기 제2도전막은 상기 제1 및 제3도전막의 접착력을 향상시키는 질화 티타늄막으로 이루어진 반도체 소자의 제조방법.
5. (정정) 제1항에서,

   상기 반사 방지용 도전막은 질화 티타늄막으로 이루어진 반도체 소자의 제조방법.
6. 제1항에서,

   상기 미세 산화막은 수 Å 내지 수십 Å의 두께로 형성하는 반도체 소자의 제조방법.