KR920003876B1 - 반도체 장치의 제조방법 - Google Patents
반도체 장치의 제조방법 Download PDFInfo
- Publication number
- KR920003876B1 KR920003876B1 KR1019890006144A KR890006144A KR920003876B1 KR 920003876 B1 KR920003876 B1 KR 920003876B1 KR 1019890006144 A KR1019890006144 A KR 1019890006144A KR 890006144 A KR890006144 A KR 890006144A KR 920003876 B1 KR920003876 B1 KR 920003876B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion barrier
- contact hole
- barrier layer
- contact
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 38
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 37
- 238000001771 vacuum deposition Methods 0.000 claims abstract description 12
- 238000004544 sputter deposition Methods 0.000 claims abstract description 11
- 238000005530 etching Methods 0.000 claims abstract description 8
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000010936 titanium Substances 0.000 claims abstract description 7
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 7
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 56
- 230000004888 barrier function Effects 0.000 claims description 48
- 239000010410 layer Substances 0.000 claims description 48
- 238000000034 method Methods 0.000 claims description 17
- 239000012535 impurity Substances 0.000 claims description 12
- 239000011229 interlayer Substances 0.000 claims description 7
- 238000000206 photolithography Methods 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 2
- 239000011248 coating agent Substances 0.000 abstract description 5
- 238000000576 coating method Methods 0.000 abstract description 5
- 238000000992 sputter etching Methods 0.000 abstract description 5
- 239000004411 aluminium Substances 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
내용 없음.
Description
제 1 도는 반도체 장치의 접촉구 확산방지층을 스퍼터링 방법으로 도포한 후 알루미늄막을 도포하는 종래의 공정도를 나타낸 도면.
제 2 도는 본 발명의 반도체 장치의 제조방법에 있어서의 접촉구 확산방지층을 진공증착법으로 도포한 후 알루미늄막을 도포하는 공정을 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
1 : 불순물 도우핑영역 2 : 층간 절연막
3 : 접촉구 4, 5 : 접촉구 확산방지층
6 : 알루미늄막
본 발명은 반도체 장치의 제조방법에 관한 것으로서, 더욱 상세하게는 반도체 장치의 좁은 접촉구 위에 접촉구 확산방지층을 진공증착법으로 증착하고, 스퍼터 에칭법으로 식각한 후 알루미늄막을 도포하여 알루미늄 배선을 형성함으로써 접촉구 확산방지층에 의한 알루미늄 배선의 단차 피복성의 열화를 방지할 수 있는 반도체 장치의 제조방법에 관한 것이다.
제 1 도는 고집적 반도체 소자의 좁은 접촉구에서 알루미늄 배선을 하는 종래의 방법의 제조공정도를 나타낸 것으로서, 이 방법에 있어서는, 불순물 도우핑영역과 알루미늄 배선사이의 접촉 저항이 증가하는 것을 방지하기 위해서, 불순물 도우핑영역과 알루미늄막 사이에 스퍼터링 방법으로 접촉구 확산방지층을 형성한다.
즉, 기판상에 형성된 불순물 도우핑영역(1)위에 층간 절연막(2)을 도포한 후 사진식각공정을 통하여 층간 절연막(2)을 식각함으로써 접촉구(3)를 제 1a 도와 같이 형성하고, 제 1b 도에 나타낸 바와같이 티타늄막(4)과 질화티타늄막(5)을 스퍼터링 방법으로 순차적으로 도포하여 제 1 및 2 접촉구 확산방지층을 형성한다. 이어서 확산방지층(4),(5)위에 알루미늄막(6)을 스퍼터링 방법으로 도포하여 알루미늄 배선을 형성한다.
이때, 확산방지층(4), (5)은, 좁은 접촉구에서의 알누미늄막(6)과 불순물 도우핑영역(1)간의 실리콘 상호확산을 방지하기 위한 것이다.
이와같이, 스퍼터링 방법으로 확산방지층(4), (5)을 형성한 후 알루미늄막(6)을 도포하면, 확산방지층(4), (5)이 알루미늄 배선과 불순물 도우핑영역(1)간의 실리콘의 상호확산을 방지하기 때문에 불순물 도우핑영역과 알루미늄 배선사이의 접촉저항듸 증가를 방지할 수는 있으나, 스퍼터링 방법의 근본적인 특성으로 인해 접촉구(3)의 측벽에도 접촉구 확산방지층(4), (5)이 도포되기 때문에 접촉구의 직경이 좁아지고 깊이가 깊어져서 단차가 증가하기 때문에 알루미늄(6)의 단차피복성이 나빠져 소자의 신뢰성이 저하되는 문제점이 있었다.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위해 안출한 것으로, 본 발명의 목적은 반도체 장치의 좁은 접촉구 위에 접촉구 확산방지층을 진공증착법으로 증착하고, 스퍼터 에칭법으로 식각한 후, 알루미늄막을 도포하여 알루미늄 배선을 형성함으로써, 접촉구 확산방지층에 의한 알루미늄 배선의 단차 피복성의 열화를 방지할 수 있는 반도체 장치의 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명은, 불순물 도우핑영역위에 형성된 층간 절연막을 사진식각하여 접촉구를 형성하고, 그 위에 접촉구 확산방지층을 도포한 후 알루미늄막을 도포하여 알루미늄 배선을 형성하는 반도체 장치의 제조방법에 있어서, 진공증착법으로 접촉구위에 티타늄으로 된 제 1 접촉구 확산방지층을 도포하고, 질화티타늄으로 된 제 2 접촉구 확산방지층을 상기한 제 1접촉구 확산방지층(4)보다 두껍게 도포하는 공정과, 스퍼터 에칭법으로 상기한 제 2 접촉구 확산방지층을 1/2정도의 두께로 식각하는 공정과, 알루미늄막을 스퍼터링 방법으로 도포하여 알루미늄 배선을 형성하는 공정으로 이루어지는 반도체 장치의 제조방법을 제공한다.
이하 본 발명의 실시예를 첨부된 도면에 따라 더욱 상세히 설명한다.
제 2 도는 본 발명의 반도체 장치의 제조방법에 있어서, 알루미늄막의 단차 피복성을 개선시키기 위하여 접촉구 확산방지층을 형성한 후 알루미늄막을 도포하여 알루비늄 배선을 형성하는 공정도를 나타낸 것이다.
기판상에 형성된 불순물 도우핑영역(1)위에 층간 절연막(2)을 도포한 후, 사진식각공정을 거쳐 층간 절연막(2)을 식각하여 접촉구(3)를 제 1a 도에 나타낸 종래와 같은 방법으로 형성한다.
이어서, 제 2a 도에 나타낸 바와같이 접촉구(3)내에 제 1접촉구 확산방지층을 이루게 되는 티타늄막(4)을 진공증착법으로 도포한 다음, 이 티타늄막(4)위에 제 2 접촉구 확산방지층을 이루게 되는 질화티타늄(5)을 상기한 제 1접촉구 확산방지층보다 두껍게 도포한다. 티타늄막(4)과 질화티타늄(5)은 알루미늄막과 불순물 도우핑영역 사이에서의 실리콘 확산을 방지함으로써 접촉저항의 증가를 억제하는 확산방지층으로 역할한다.
제 2a 도에 나타낸 바와같이 진공증착법으로 도포된 확산방지막(4), (5)은 종채의 스퍼터링 방법으로 도포된 제 1b 도의 확산방지층(4), (5)과는 다른 모양으로 접촉부(3)상에 도포된다. 여기서 진공증착법을 사용하는 이유는 접촉구의 측벽에는 도포되지 않게 하기 위함이다.
즉, 접촉구(3)의 측면에는 접촉구 확산방지층(4), (5)이 도포되지 않아 종래의 방법과는 달리 접촉구 확산방지층을 도포한 후에도 접촉구의 직경이 작아지지 않는다. 이때, 제 1 접촉구 확산방지층(4)은 200 내지 300Å의 두께로 도포하고, 제 2접촉구 확산방지층(5)은 3000 내지 4000Å의 두께로 도포한다.
제 2 접촉구 확산방지층(5)을 3000 내지 4000Å 정도의 두께로 도포해야 후공정에서 제 2 접촉구 확산방지층(5)을 상기한 두께의 1/2정도 식각해 낸후에 남아있는 두께만으로도 확산을 방지해줄 수 있다.
상기와 같이 진공증착법으로 확산방지층(4), (5)을 도포한후 스퍼터 에칭법으로 상기한 제 2 접촉구 확산방지층(5)의 두께를 1/2정도로 식각하면 제 2b 도와 같이 접촉구(3)의 윗분분이 둥근모양으로 식각되고, 이때 제 2 접촉구 확산방지층(5)의 최종 두께는 1500 내지 2000Å이 된다.
제 2 확산방지층(5)을 식각한 후 알루미늄막(6)을 역시 스퍼터링 방법으로 도포하면 제 2c 도에 나타낸 바와같이 되는데, 이때 접촉구(3)의 측벽은 확산방지층에 의해 도포되어 있지 않기 때문에 접촉구가 좁아지지 않으며, 접촉구의 윗부분에 있는 확산방지층이 둥근모양을 가지며 접촉구의 깊이는 확산방지층을 도포하기 전보다 깊어지지 않으므로 알루미늄막(6)의 단차 피복성이 확산방지층을 도포하지 않을 때보다 나빠지지 않는다. 여기서 절연막(2)위의 확산방지막(4), (5)를 모두 제거하지 않고 알루미늄을 도포하는 이유는 상기 확산방지막(4), (5)이 제거될 때, 실리콘 기판위의 확산방지막도 동시에 제거되기 때문이다.
따라서, 본 발명의 제조방법은, 확산방지층을 불순물 도우핑영역위에 도포함으로써 실리콘의 확산을 방지할 수 있어 접촉저항을 감소시킬 수 있으며, 동시에 접촉구의 단차 높이가 제 1c 도의에 나타낸 바와같이 종래보다 낮아지고 접촉구의 측벽이 넓어져 알루미늄 배선의 단차 피복성을 증가시킬 수 있는 이점이 있다.
Claims (3)
- 불순물 도우핑영역위에 형성된 층간 절연막을 사진식각하여 접촉구를 형성하고, 그 위에 접촉구 확산방지층을 도포한 후 알루미늄막을 도포하여 알루미늄 배선을 형성하는 반도체 장치의 제조방법에 있어서, 진공증착법을 접촉구(3)위에 티타늄으로 된 제 1 접촉구 확산방지층(4)을 도포하고, 질화티타늄으로 된 제 2 접촉구 확산방지층(5)을 상기한 제 1 접촉구 확산방지층보다 두껍게 도포하는 공정과, 스퍼터 에칭법으로 제 2 접촉구 확산방지층(5)을 1/2정도의 두께로 식각하는 공정과, 알루미늄(6)을 스퍼터링 방법으로 도포하여 알루미늄 배선을 형성하는 공정으로 이루어지는 것을 특징으로 하는 반도체 장치의 제조방법 .
- 제 1 항에 있어서, 상기한 제 1 접촉구 확산방지층(4)은 진공증착법으로 200내지 300Å의 두께로 도포되고, 또한 상기한 제 2 접촉구 확산방지층(5)은 진공증착법으로 3000 내지 4000Å의 두께로 도포되는 것을 특징으로 하는 반도체 장치의 제조방법.
- 제 1 항에 있어서, 상기한 제 2 접촉구는 확산방지층(5)이 스퍼터 에칭법으로 식각되는 것을 특징으로 하는 반도체 장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890006144A KR920003876B1 (ko) | 1989-05-08 | 1989-05-08 | 반도체 장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890006144A KR920003876B1 (ko) | 1989-05-08 | 1989-05-08 | 반도체 장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR900019151A KR900019151A (ko) | 1990-12-24 |
| KR920003876B1 true KR920003876B1 (ko) | 1992-05-16 |
Family
ID=19286001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019890006144A KR920003876B1 (ko) | 1989-05-08 | 1989-05-08 | 반도체 장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR920003876B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755113B1 (ko) * | 2006-08-31 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
-
1989
- 1989-05-08 KR KR1019890006144A patent/KR920003876B1/ko not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100755113B1 (ko) * | 2006-08-31 | 2007-09-04 | 동부일렉트로닉스 주식회사 | 반도체 소자의 금속배선 형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR900019151A (ko) | 1990-12-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0496614A1 (en) | Method for forming contact hole in process of manufacturing semiconductor device | |
| JPH01503021A (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
| KR0124644B1 (ko) | 반도체소자의 다층금속배선의 형성방법 | |
| US6246120B1 (en) | Sidewalls for guiding the via etch | |
| US6022800A (en) | Method of forming barrier layer for tungsten plugs in interlayer dielectrics | |
| JP2773072B2 (ja) | 半導体素子の金属配線の形成方法 | |
| US4764483A (en) | Method for burying a step in a semiconductor substrate | |
| KR20040034864A (ko) | 반도체 소자내 커패시터 제조방법 | |
| KR920003876B1 (ko) | 반도체 장치의 제조방법 | |
| KR940011732B1 (ko) | 반도체장치의 제조방법 | |
| KR20010061485A (ko) | 반도체소자의 금속배선 및 그 제조방법 | |
| KR100237016B1 (ko) | 반도체 소자의 금속배선 제조방법 | |
| KR100191710B1 (ko) | 반도체 소자의 금속 배선 방법 | |
| KR0144232B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| JPS59103355A (ja) | 半導体装置 | |
| KR960006701B1 (ko) | 반도체 장치의 금속배선 형성방법 | |
| JP2000208620A (ja) | 半導体装置の製造方法 | |
| KR100332131B1 (ko) | 반도체 소자의 금속층 형성 방법 | |
| JP2699454B2 (ja) | メモリ装置の製造方法 | |
| KR950011554B1 (ko) | 다층금속배선형성방법 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| KR0127689B1 (ko) | 다층 금속배선 형성방법 | |
| KR100265990B1 (ko) | 반도체장치의 금속배선 형성방법 | |
| KR970004771B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR970000220B1 (ko) | 디램(dram)셀 커패시터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| G160 | Decision to publish patent application | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20010409 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |