JPS62285456A - ガラス封止型半導体装置用リ−ドフレ−ム - Google Patents

ガラス封止型半導体装置用リ−ドフレ−ム

Info

Publication number
JPS62285456A
JPS62285456A JP61129394A JP12939486A JPS62285456A JP S62285456 A JPS62285456 A JP S62285456A JP 61129394 A JP61129394 A JP 61129394A JP 12939486 A JP12939486 A JP 12939486A JP S62285456 A JPS62285456 A JP S62285456A
Authority
JP
Japan
Prior art keywords
lead frame
glass
sealed
alloy
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61129394A
Other languages
English (en)
Inventor
Junichi Sato
淳一 佐藤
Sadahiko Sanki
参木 貞彦
Yasuhiko Miyake
三宅 保彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP61129394A priority Critical patent/JPS62285456A/ja
Publication of JPS62285456A publication Critical patent/JPS62285456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 くI竜業七の利用分野〉 本発明は、ガラス封止型゛h導体装置用リードフレーム
にIH+する。
〈従来の技術〉 ゛r−専体集積回路素f−(I C素子、LSI素r、
超LSI素r−等がある)の実装においては、これらを
環境から物理的、化学的に保護するためにパッケージン
グが行われている。
このパッケージングの内てち、高イ、−頼性を要求され
るものには、多層セラミックパッケージや低融点ガラス
セラミックパッケージか使用されており、特に低融点ガ
ラスセラミックパッケージは経済性をも兼ね備えている
ことから、その需要が増大しつつある。
従来におけるガラス封IL I’J ”I’4体装置(
ガラス封1[−型ICパッケージ)の構造を第2図に」
^ついて説明する。
ガラス村上1111 Cパッケージ4は、プレス打抜き
加[、エツチング加下等により所定の形状に成形された
金属製のリードフレーl−1′ を外部リードおよび内
)1S配線に用いるものであり、搭載するIcチップ8
の各電極と、対応するインナーリードロとをA1等のワ
イヤ10によりワイヤボンディングして電気的接続を行
い、このリードフレーム1′の両面側をアルミナ等のセ
ラミック製のキャップ2aおよび2bで被冠し、リード
フレームlと両キャップ2a、2bとの接合部7に低融
点ガラス3を介在させICパッケージの封止を行ったも
のである。
また、ICチップ8−Fおよびインナーリード6上には
AnワイヤlOとの密着性を向上させるためにAn層9
が形成されている。
このようなICパッケージ4の封1に作業は、通常、I
Cパッケージ4を炉中に通し低融点ガラスの軟化点以上
の温度(400〜500℃程度)に加熱することにより
行われる。
その際、接合部7付近のAl29は、加熱により酸化し
、その酸化層を通して低融点ガラス3と密接に接合がな
されるが、このAQ酸化層の厚さは300人以FF極め
て薄いために、[・分な接合強度を持つには至っていな
い。
このように、より高い信頼性を要求され5ガラス封旧型
ICパツケージでは、封ロー特性即ち、接合部7におけ
る低融点ガラス3とリードフレーム1′との密着性を向
上させることが必要となる。
〈発明が解決しようとする問題点〉 本発明の[目的は、上述した従来技術の欠点を解消し、
パッケージの封正特性即ち、接合部における低融点ガラ
スとリードフレームとの密着性を向トさせることにより
ICパッケージの信頼性を高めることができるガラス封
IF型半導体装置用リードフレームを提供することにあ
る。
く問題点を解決するための手段〉 このような目的は、以ドの本発明によって達成される。
即ち、本発明は、ガラス封止型半導体装置に用いられ、
判導体4L積回路素rの対応する外電極と配線を行う複
数のリード部を有するガラス封止型゛f導体装置用リー
ドフレームにおいて、前記各リード部の低融点ガラスに
より封IFされる部分に、厚さ500人以りのアルミナ
を被覆形成したことを特徴とするガラス封止型’t”’
2体装置用リードフレームを提供するものである。
また、ガラス封止型半導体装置用リードフレームは、熱
L/張係数の低いFe−Ni合金またはFe−Ni−C
o合金で構成されているのがよい。
以ド、本発明のガラス封+F型゛t’4体装置用り一ト
フレームを添付図面に示j−好通実施例について詳細に
説明する。
第1図は、本発明のガラス封IF撃’、し導体装置用リ
ードフレーム1を用いてパッケージングを行った状態を
示す部分断面側面図である。同図中で、第2図に示す従
来のカラス封正型ICパッケージと同様の部分は同一の
数字を用いて示す。
第1図に示すように、リードフレーム1には中央部に向
って延出するリード部5が所定数形成されており、搭載
するICチップ8の各電極と、対応するリード部のイン
ナーリード6とをAM等のワイヤ10によりワイヤポン
ディングして、内部配線を行う。
リードフレーム1は、金属製基板をプレス打扱き加L、
エツチング加り等により所定の形状に成形したもので、
その構成材料としては、例えばFe−Ni合金、Fe−
Ni−Co合金のような鉄系合金等を用いることができ
る。特にインバー(F e−36,5%Ni合金)、コ
バール(Fe−29%Ni−17%Co合金)、42ア
ロイ(Fe−42%Ni合金)等の熱膨張係数の低いF
e−Ni合金またはFe−Ni −Co合金を用いるの
がよい。その理由は、セラミックとの熱1膨張係数の整
合性を有するからである。
なお、ICチップ8七およびインナーリード6Fには、
例えばAu製のワイヤ10と同材料であるAQ層9が形
成されており、ワイヤ10はこのAn層9を介してポン
ディグングされるのでその密着性が高まる。
このようなり−トフレーム1は、一対のアルミナ等のセ
ラミック製のキャップ2aおよび2bて被冠され、リー
ドフレームの各リード部5と両キャップ2a、2bとの
接合部7に低融点カラス3を介在させ、ζ4によりIC
パッケージ4の封止を行う。
本発明のリードフレームlは、各接合部7即ち各リード
部5の低融点ガラス3により村上する部分に、厚さ50
0Å以上のアルミナ (Affi□O1)層13を、例えばイオンブレーティ
ング法により被覆形成する。
従来のガラス封正型ICパッケージ1′では、前述した
ように封IF作業時の加熱によって接合部7付近に、厚
さ300Å以上のAQ層9の酸化層(AIL20.層)
が自然に形成されていたか、本発明では、リードフレー
ム1FにJ(2さ500Å以上のアルミナ層13をh7
極的に被)室形成したことにより接合部7における詐り
−ト部5と低融点ガラス3との密着性が向トし、ICパ
ッケージ4の気密性が高まる。
ここでアルミナ層13のJ′Jさを500Å以上とする
理由は、厚さが500λ未満では酸化1摸のノ2さが薄
く、十分な密着性の向トが図れないからである。
なお、アルミナ層13の被覆形成方法としてはイオンブ
レーティング法、真空蒸着、スパッタリング等、いかな
る方法を用いてもよいが、アルミナの被覆形成が比較的
良好になされるイオンブレーティング法または真空蒸着
法によるのが好ましい。
なお、ICチップ8は、キャップ2bの内側四部中央部
付近にWメタライズ層11および金めつき層I2を介し
て固着されている。Wメタライズ層11はWペーストの
印刷により形成されるが、セラミックとの密着性に優れ
ているのでICチップをセラミラクトに確実に固定する
ために形成される。金めつき層12は、ICチップ8と
のAu−3i共晶付けを行うために形成される。
〈実施例〉 以下、本発明の実施例について説明する。
(実Mi例1) 4270イ(Fe−42%Ni合金)およびコバール(
Fe−29%Ni−17%Co合金)からなるリードフ
レーム基板をそれぞれエツチングして、そのリード部の
厚さ0.15mm、幅0.40mm、長さ12mmおよ
びピッチ(リード間隔) lJ[1ll11の24ビン
フラツトパツケージ用リードフレームを作成した。これ
らのリードフレームのガラス封正部分に各々、50,3
00,500,1000゜2000人のアルミナ(Af
fi□03)層をイオンブレーティング法により被)V
形成した。IC素Y−の搭載、配線を行った後、第1図
に示すようにこれらのリードフレームの上FI2iII
′i′iに・対のアルミナキャップを配置し、両アルミ
ナキャップとの間隙に低融点ガラスとして市販のICパ
ッケージ用フリット(密度4.77g/cm:l、熱1
膨張係数50±3x l O−77−C、転移点320
℃、軟化点400℃)を介在させ一温度り60℃、10
分間の加熱により封着してガラス封正型ECパッケージ
を完成した。
こわらのICパッケージを一55℃と150℃の温度で
交互に20回繰返し暴露し、その後パッケージの気密性
試験としてヘリウムガスによるリーク試験(日本電r−
機械[業会:集h″1回路のf;境および耐久性試験方
法に関する規格EIAJ。
IC−12−t−1980,試験方法06気密性試験)
を行い、そのリーク発生率をもって気密性を+if価し
た。その結果を表1に示す。
表1から明らかなように、42アロイ製およびコバール
製リードフレームのいずれにおいても、リードフレーム
のガラス村上部に形成されたアルミナ層か500人以上
のものはリーク発生率か非常に少なく、気密性か非常に
良いことかわかる。
表        1 〈発明の効果〉 本発明のガラス封止型半導体装置用リードフレームによ
れば、各リード部の低融点ガラスにより封止される部分
に厚さ500Å以上のアルミナを被覆形成したことによ
り、リードフレームと低融点ガラスとの密着性が著しく
向Fし、パッケージ後のカラス割れの発生等を防IFす
ることができる。
よって、パッケージ内の気密か維持され、湿気の侵入に
よる短絡!!【故等を防1トし、ICパッケージの信頼
性を高めることかできる。
【図面の簡単な説明】
第1図は、本発明のガラス封1−型゛h導体装置川リー
ドフレームを用いたIcパッケージの構造を示す部分断
面側面図である。 第2図は、従来のガラス封IL型゛l!−導体装置の構
造を示す部分断面側面図である。 符号の説明 1.1′ ・・・・リードフレーム、 2a、2b・・・・キャップ、 3・・・・低融点ガラス、 4・・・・ガラス封止型tCパッケージ、5・・・・リ
ード部、 6・・・・インナーリード、 7・・・・接合部、 8・・・・ICチップ、 9・・・・A2層、 10・・・・ワイヤ、 11・・・・Wメタライズ層、 12・・・・金めつき層、 13・・・・アルミナ層、

Claims (2)

    【特許請求の範囲】
  1. (1)ガラス封止型半導体装置に用いられ、半導体集積
    回路素子の対応する各電極と配線を行う複数のリード部
    を有するガラス封止型半導体装置用リードフレームにお
    いて、 前記各リード部の低融点ガラスにより封止される部分に
    、厚さ500Å以上のアルミナを被覆形成したことを特
    徴とするガラス封止型半導体装置用リードフレーム。
  2. (2)前記ガラス封止型半導体装置用リードフレームは
    、熱膨張係数の低いFe−Ni合金またはFe−Ni−
    Co合金で構成されている特許請求の範囲第1項に記載
    のガラス封止型半導体装置用リードフレーム。
JP61129394A 1986-06-04 1986-06-04 ガラス封止型半導体装置用リ−ドフレ−ム Pending JPS62285456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61129394A JPS62285456A (ja) 1986-06-04 1986-06-04 ガラス封止型半導体装置用リ−ドフレ−ム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61129394A JPS62285456A (ja) 1986-06-04 1986-06-04 ガラス封止型半導体装置用リ−ドフレ−ム

Publications (1)

Publication Number Publication Date
JPS62285456A true JPS62285456A (ja) 1987-12-11

Family

ID=15008486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61129394A Pending JPS62285456A (ja) 1986-06-04 1986-06-04 ガラス封止型半導体装置用リ−ドフレ−ム

Country Status (1)

Country Link
JP (1) JPS62285456A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5278429A (en) * 1989-12-19 1994-01-11 Fujitsu Limited Semiconductor device having improved adhesive structure and method of producing same
US5407502A (en) * 1989-12-19 1995-04-18 Fujitsu Limited Method for producing a semiconductor device having an improved adhesive structure
US6313525B1 (en) * 1997-07-10 2001-11-06 Sony Corporation Hollow package and method for fabricating the same and solid-state image apparatus provided therewith
US6531334B2 (en) 1997-07-10 2003-03-11 Sony Corporation Method for fabricating hollow package with a solid-state image device

Similar Documents

Publication Publication Date Title
US3716907A (en) Method of fabrication of semiconductor device package
US4227036A (en) Composite flanged ceramic package for electronic devices
US4980239A (en) Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure
US4229758A (en) Package for semiconductor devices with first and second metal layers on the substrate of said package
US3303265A (en) Miniature semiconductor enclosure
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPH07122670A (ja) ガラス封止型半導体装置の製造方法
JP3278926B2 (ja) 半導体圧力センサ
US4605533A (en) Lead frame coated with aluminum as a packaging material in integrated circuits
JP2572092Y2 (ja) 半導体素子パッケージ
JPS6043660B2 (ja) 半導体装置
JP2631397B2 (ja) 半導体素子収納用パッケージ
JPH05326732A (ja) ガラス封止型容器
JPH0493052A (ja) 半導体集積回路装置
JP2866962B2 (ja) 半導体素子収納用パッケージの製造方法
JP2710893B2 (ja) リード付き電子部品
JP3360182B2 (ja) 半導体装置
JPS62169458A (ja) 半導体装置
JP3051225B2 (ja) 集積回路用パッケージ
JP2001068576A (ja) 気密封止型半導体装置
JPH0462958A (ja) 半導体装置
JPS62217643A (ja) 混成集積回路素子収納用パツケ−ジ
JPS62193156A (ja) 半導体装置
JPS6210028B2 (ja)
JP2001127208A (ja) 半導体チップの実装構造及びその製造方法