JPS62193156A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62193156A JPS62193156A JP61036238A JP3623886A JPS62193156A JP S62193156 A JPS62193156 A JP S62193156A JP 61036238 A JP61036238 A JP 61036238A JP 3623886 A JP3623886 A JP 3623886A JP S62193156 A JPS62193156 A JP S62193156A
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- layer
- wiring layer
- glass
- sealing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 229910052751 metal Inorganic materials 0.000 claims abstract description 48
- 239000002184 metal Substances 0.000 claims abstract description 48
- 239000000919 ceramic Substances 0.000 claims abstract description 21
- 239000005394 sealing glass Substances 0.000 claims abstract description 17
- 230000004888 barrier function Effects 0.000 claims abstract description 16
- 239000011224 oxide ceramic Substances 0.000 claims abstract description 8
- 229910052574 oxide ceramic Inorganic materials 0.000 claims abstract description 8
- 239000000758 substrate Substances 0.000 claims description 9
- 229910000838 Al alloy Inorganic materials 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 239000011521 glass Substances 0.000 abstract description 19
- 239000000463 material Substances 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 11
- 238000007789 sealing Methods 0.000 abstract description 10
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 3
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 229910052593 corundum Inorganic materials 0.000 abstract 1
- 229910001845 yogo sapphire Inorganic materials 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 64
- 238000012360 testing method Methods 0.000 description 7
- 238000004806 packaging method and process Methods 0.000 description 3
- 230000035939 shock Effects 0.000 description 3
- 229910001111 Fine metal Inorganic materials 0.000 description 2
- 230000005856 abnormality Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000011156 evaluation Methods 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006023 eutectic alloy Substances 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置、特にセラミック基材上に金属配線
層を有するガラス封止型半導体装置に関する。
層を有するガラス封止型半導体装置に関する。
現在使用されている集積回路（以下工Ｃと略称する〕の
パッケージ法は樹脂封止型、ガラス−七ラミック封止型
及び積層セラミック型の３種類に分類される。これらの
パッケージ法は信頼性及び価格の点で長短があり、信頼
性に関しては積層セラミック型、ガラズーセラミック型
、樹脂封止型の順に優れ、一方価格の点ではこの逆の順
序となる。最近では、各パッケージ法の短所を克服すべ
く研究が進められているが、信頼性と価格において中間
的なガラス−セラミック封止型の改良が強く望まれてい
る。
パッケージ法は樹脂封止型、ガラス−七ラミック封止型
及び積層セラミック型の３種類に分類される。これらの
パッケージ法は信頼性及び価格の点で長短があり、信頼
性に関しては積層セラミック型、ガラズーセラミック型
、樹脂封止型の順に優れ、一方価格の点ではこの逆の順
序となる。最近では、各パッケージ法の短所を克服すべ
く研究が進められているが、信頼性と価格において中間
的なガラス−セラミック封止型の改良が強く望まれてい
る。
第２図にガラス−セラミック封圧型半導体装置としてピ
ングリッドアレイ（Ｐ Ｇ Ａ）の−例を示す。
ングリッドアレイ（Ｐ Ｇ Ａ）の−例を示す。
Ａｔ Ｏ等のセラミック基材１の四部に工Ｃ等の半導体
素子２がＡｕ −Ｓｉ共晶合金やＡｕペースト等の接着
層３により塔載されている。又、セラミック基材１には
多数の導電層としてＡ４やＡ４合金等からなる金属配線
層４が形成され、半導体素子２の各電極と各金属配線層
４とがＡｕまたはＡｔのボンディングワイヤ５で各々結
線されている。そして、半導体素子２を気密封止すべく
、セラミック基材１の周縁部に例えばＰｂＯ系の低融点
ガラスペーストを塗布し、その上にセラミックまたは金
属からなるキャンプ部材６企載せて加熱して生じた封止
用ガラス層７によりセラミック基材１とキャップ部材６
と企封止する。電気信号の入出力は半導体素子２、金属
配線層４及び外部接続用ピン８を通って行なわれる。
素子２がＡｕ −Ｓｉ共晶合金やＡｕペースト等の接着
層３により塔載されている。又、セラミック基材１には
多数の導電層としてＡ４やＡ４合金等からなる金属配線
層４が形成され、半導体素子２の各電極と各金属配線層
４とがＡｕまたはＡｔのボンディングワイヤ５で各々結
線されている。そして、半導体素子２を気密封止すべく
、セラミック基材１の周縁部に例えばＰｂＯ系の低融点
ガラスペーストを塗布し、その上にセラミックまたは金
属からなるキャンプ部材６企載せて加熱して生じた封止
用ガラス層７によりセラミック基材１とキャップ部材６
と企封止する。電気信号の入出力は半導体素子２、金属
配線層４及び外部接続用ピン８を通って行なわれる。
ＩＣを中心とする半導体装置の小型化、高集積化及び低
コスト化の傾向に伴ない、パッケージにおいてはセラミ
ック基材１上の金属配線層４の微細化が要望され、従来
の金属ペーストのスクリーン印刷に代ってマスク蒸着等
により微細な金属配線を形成する方向にある。しかし、
金属配線層４が微細になるほどその電気抵抗のコントロ
ールは困難になり、温度サイクルテストや熱衝撃テスト
等の半導体装置の信頼性評価試験において金属配線層の
配線抵抗値が設計値から変化する等、安定した特性が得
られない現状であった。
コスト化の傾向に伴ない、パッケージにおいてはセラミ
ック基材１上の金属配線層４の微細化が要望され、従来
の金属ペーストのスクリーン印刷に代ってマスク蒸着等
により微細な金属配線を形成する方向にある。しかし、
金属配線層４が微細になるほどその電気抵抗のコントロ
ールは困難になり、温度サイクルテストや熱衝撃テスト
等の半導体装置の信頼性評価試験において金属配線層の
配線抵抗値が設計値から変化する等、安定した特性が得
られない現状であった。
本発明者等は上記のような微細な金属配線層における配
線抵抗の変化について詳細に調査、検討した結果、第２
図に示す金属配線層４の封止用ガラス層７との接触部分
と非接触部分との接触境界部９において、温度サイクル
（例えば、−６５Ｃ〜＋１５ＣＩ）数の増加に伴なって
接触境界部９の抵抗値が第３図に示す如く増加すること
を見出した。
線抵抗の変化について詳細に調査、検討した結果、第２
図に示す金属配線層４の封止用ガラス層７との接触部分
と非接触部分との接触境界部９において、温度サイクル
（例えば、−６５Ｃ〜＋１５ＣＩ）数の増加に伴なって
接触境界部９の抵抗値が第３図に示す如く増加すること
を見出した。
この原因は明確ではないが、温度サイクルを与えた場合
、封止用ガラス層７のガラス成分が特に接触境界部９に
おいて金属配線層４中に拡散して、金属配線層４の電気
抵抗を本来の値よりも上昇させているものと考えられる
。
、封止用ガラス層７のガラス成分が特に接触境界部９に
おいて金属配線層４中に拡散して、金属配線層４の電気
抵抗を本来の値よりも上昇させているものと考えられる
。
本発明は、か−る抵抗変化の現象の解析に基いて、信頼
性評価試験における金属配線層の抵抗変化をなくし、信
頼性の高い半導体装置を提供することを目的とする。
性評価試験における金属配線層の抵抗変化をなくし、信
頼性の高い半導体装置を提供することを目的とする。
本発明は上記の目的を達成するために、半導体素子を塔
載したセラミック基材上に形成した金−属配線層と、金
属配線層の一部上にあってセラミック基材とキャップ部
材とを固着する封止用ガラス層との間に、酸化物系セラ
ミックからなるバリヤ層とを介在させたことを特徴とし
ている。
載したセラミック基材上に形成した金−属配線層と、金
属配線層の一部上にあってセラミック基材とキャップ部
材とを固着する封止用ガラス層との間に、酸化物系セラ
ミックからなるバリヤ層とを介在させたことを特徴とし
ている。
本発明の特徴点を第１図を参照して説明する。
金属配線層４と封止用ガラス層７との間には接触境界部
９を含めて酸化物系セラミックのバリヤ層１０が形成し
である。バリヤ層１０はガラス層７からのガラス成分の
拡散を遮断できると共にガラス層７との密着性を良好に
維持するためにＡｊ Ｏ等の酸化物系セラミックである
必要がある。又、バリヤ層１０は少なくともガラス封止
部における即ち封止用ガラス層７の下にある金属配線層
４の表面上のみに形成すれば良いが、ガラス封止部のセ
ラミック基材１上及び金属配線層４上に一様に形成する
のが製造上便利であり、又ワイヤボンディングを妨げな
い限りガラス封止部以外の金属配線層上にも形成するこ
とができる。
９を含めて酸化物系セラミックのバリヤ層１０が形成し
である。バリヤ層１０はガラス層７からのガラス成分の
拡散を遮断できると共にガラス層７との密着性を良好に
維持するためにＡｊ Ｏ等の酸化物系セラミックである
必要がある。又、バリヤ層１０は少なくともガラス封止
部における即ち封止用ガラス層７の下にある金属配線層
４の表面上のみに形成すれば良いが、ガラス封止部のセ
ラミック基材１上及び金属配線層４上に一様に形成する
のが製造上便利であり、又ワイヤボンディングを妨げな
い限りガラス封止部以外の金属配線層上にも形成するこ
とができる。
金属配線層としては、アルミニウム又はアルミニウム合
金を使用することが好ましく、この場合半導体素子の電
極、ボンディングワイヤ及び金属配線層を同一材料にで
きるのでワイヤーボンディング及びガラス封止の安定性
を増し、ＡｔＯバリヤ層との密着性にも優れ、高品位で
低コストの半導体装置を得ることができる。又、一般的
にセラミック基材上に形成された金属配線層は高い密着
性を確保することが困難であるが、プラズマＣＶＤ法、
イオンブレーティング法またはスパッタリング法等の方
法によりイオン化した粒子を析出させて成膜すれば高い
密着性が得られ、これらの中でマスキングによる部分成
膜が可能で製造コストが安いイオンブレーティングまた
はスパッタリングを用いることが好ましい。
金を使用することが好ましく、この場合半導体素子の電
極、ボンディングワイヤ及び金属配線層を同一材料にで
きるのでワイヤーボンディング及びガラス封止の安定性
を増し、ＡｔＯバリヤ層との密着性にも優れ、高品位で
低コストの半導体装置を得ることができる。又、一般的
にセラミック基材上に形成された金属配線層は高い密着
性を確保することが困難であるが、プラズマＣＶＤ法、
イオンブレーティング法またはスパッタリング法等の方
法によりイオン化した粒子を析出させて成膜すれば高い
密着性が得られ、これらの中でマスキングによる部分成
膜が可能で製造コストが安いイオンブレーティングまた
はスパッタリングを用いることが好ましい。
〔作用〕
金属配線層と封止用ガラス層との間に介在させた酸化物
系セラミックのバリヤ層は、封止用ガラス層から金属配
線層にガラス成分が拡散するのを防ぎ、第３図に示した
ような熱サイクル若しくは熱衝撃による金属配線層の接
触境界部での電気抵抗の上昇を抑える。
系セラミックのバリヤ層は、封止用ガラス層から金属配
線層にガラス成分が拡散するのを防ぎ、第３図に示した
ような熱サイクル若しくは熱衝撃による金属配線層の接
触境界部での電気抵抗の上昇を抑える。
金属配線層の電気抵抗を下げるためには、金属配線層の
線幅を大きくしたり、金属配線層の膜厚な増加させるこ
とによっても可能であるが、これらの方法では微細配線
が困難となり、最近のＩＣの動向である小型化、高集積
化を達成できず、又熱サイクルによる抵抗値の変化を見
込んで金属配線層の線幅又は膜厚を設計せねばならない
。又、これらの方法では金属配線層の抵抗変化を基本的
に防止することにならず、安定した品質の半導体装置を
得ることができない。
線幅を大きくしたり、金属配線層の膜厚な増加させるこ
とによっても可能であるが、これらの方法では微細配線
が困難となり、最近のＩＣの動向である小型化、高集積
化を達成できず、又熱サイクルによる抵抗値の変化を見
込んで金属配線層の線幅又は膜厚を設計せねばならない
。又、これらの方法では金属配線層の抵抗変化を基本的
に防止することにならず、安定した品質の半導体装置を
得ることができない。
一辺３５ｍ５の正方形のアルミナ基材に、Ａｒガス導入
後の真空度４ Ｘ １０−’ｔｏｒｒ ｓ基板温度１５
０ｔ？。
後の真空度４ Ｘ １０−’ｔｏｒｒ ｓ基板温度１５
０ｔ？。
バイアス電圧Ｉ ＫＶ、高周波出力１００ Ｗ及び蒸着
速度５０νｓｅｃの条件でマスクな用いた高周波イオン
ブレーティング法によりＡｌ配線層を形成し、第２図に
示す従来のＰＧＡ構造の半導体装置を５０個製造した。
速度５０νｓｅｃの条件でマスクな用いた高周波イオン
ブレーティング法によりＡｌ配線層を形成し、第２図に
示す従来のＰＧＡ構造の半導体装置を５０個製造した。
又、上記と同様にしてＡｌ配線層を形成したアルミナ基
材のガラス封止部に、Ａｒガス導入後の真空度６ Ｘ
１０−’ｔｏｒｒ ｓ基板温度２００Ｃ，バイアス電圧
０．５ＫＶ、高周波出力Ｚｏｏ Ｗ及び蒸着速度１５ｆ
ｉｙ’ｓｅＣの条件でマスクを用いたイオンブレーティ
ング法により膜厚１μｍのＡＩＯバリヤ層を第１図の如
く形成して、同様にＰＧＡ構造を有する本発明の半導体
装置ｆ ５０個製造した。
材のガラス封止部に、Ａｒガス導入後の真空度６ Ｘ
１０−’ｔｏｒｒ ｓ基板温度２００Ｃ，バイアス電圧
０．５ＫＶ、高周波出力Ｚｏｏ Ｗ及び蒸着速度１５ｆ
ｉｙ’ｓｅＣの条件でマスクを用いたイオンブレーティ
ング法により膜厚１μｍのＡＩＯバリヤ層を第１図の如
く形成して、同様にＰＧＡ構造を有する本発明の半導体
装置ｆ ５０個製造した。
製造した各５０個の半導体装置について、−６０Ｃ〜＋
１５０Ｃの温度サイクルテストを１００サイクル実施し
、その後各装置の作動テストを行なった結果、従来の装
置では９個の異常が認められたが、本発明の装置では全
く異常が発生しなかった。
１５０Ｃの温度サイクルテストを１００サイクル実施し
、その後各装置の作動テストを行なった結果、従来の装
置では９個の異常が認められたが、本発明の装置では全
く異常が発生しなかった。
なお、この実施例ではＰＧＡ構造の半導体装置を例示し
たが、その他のガラス封止型の半導体装置にも適用でき
る。
たが、その他のガラス封止型の半導体装置にも適用でき
る。
本発明によれば、金属配線層と封止用ガラス層との間に
酸化物系セラミックのバリヤ層を介在させることにより
、封止用ガラス層から金属配線層にガラス成分が拡散す
るのを防ぐことができるので、第３図に示したような熱
サイクルもしくは熱衝撃による金属配線層の接触境界部
での電気抵抗の上昇をなくすことができ、製造及び検査
工程で金属配線層の抵抗変化がなく、信頼性の高い半導
体装置を提供できる。
酸化物系セラミックのバリヤ層を介在させることにより
、封止用ガラス層から金属配線層にガラス成分が拡散す
るのを防ぐことができるので、第３図に示したような熱
サイクルもしくは熱衝撃による金属配線層の接触境界部
での電気抵抗の上昇をなくすことができ、製造及び検査
工程で金属配線層の抵抗変化がなく、信頼性の高い半導
体装置を提供できる。
第１図は本発明における金属配線層と封止用ガラス層の
間に形成したバリヤ層の構造を示す断面図である。第２
図は従来のガラス封止型半導体装置の部分断面図であり
、第３図は従来の半導体装置における温度サイクルテス
トでのサイクル数と抵抗変化比の関係な示すグラフであ
る。 １・・セラミック基材 ２・・半導体素子４・・金属配
線層 ５・・ポンディングワイヤ６・・キャップ部材
７・・ガラス層 ９・・接触境界部 １０・・酸化物系セラミックのバリヤ層第１図 第２図
間に形成したバリヤ層の構造を示す断面図である。第２
図は従来のガラス封止型半導体装置の部分断面図であり
、第３図は従来の半導体装置における温度サイクルテス
トでのサイクル数と抵抗変化比の関係な示すグラフであ
る。 １・・セラミック基材 ２・・半導体素子４・・金属配
線層 ５・・ポンディングワイヤ６・・キャップ部材
７・・ガラス層 ９・・接触境界部 １０・・酸化物系セラミックのバリヤ層第１図 第２図
Claims (2)
- （１）半導体素子を塔載したセラミック基材上に形成し
た金属配線層と、金属配線層の一部上にあつてセラミッ
ク基材とキャップ部材とを固着する封止用ガラス層と、
上記金属配線層と封止用ガラス層との間に介在させた酸
化物系セラミックからなるバリヤ層とを具えた半導体装
置。 - （２）上記金属配線層はアルミニウムまたはアルミニウ
ム合金からなり、バリヤ層はＡｌ＿２Ｏ＿３からなる特
許請求の範囲（１）項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036238A JPS62193156A (ja) | 1986-02-19 | 1986-02-19 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61036238A JPS62193156A (ja) | 1986-02-19 | 1986-02-19 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62193156A true JPS62193156A (ja) | 1987-08-25 |
Family
ID=12464195
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61036238A Pending JPS62193156A (ja) | 1986-02-19 | 1986-02-19 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62193156A (ja) |
-
1986
- 1986-02-19 JP JP61036238A patent/JPS62193156A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3317653A (en) | Electrical component and method of making the same | |
| US4229758A (en) | Package for semiconductor devices with first and second metal layers on the substrate of said package | |
| JPH0454973B2 (ja) | ||
| US5175397A (en) | Integrated circuit chip package | |
| US3893193A (en) | Hermetically housed electrical component device | |
| KR950009625B1 (ko) | 유리봉지형 세라믹 패키지 | |
| JPS5988864A (ja) | 半導体装置の製造方法 | |
| JPS62193156A (ja) | 半導体装置 | |
| JPH0645504A (ja) | 半導体装置 | |
| JPS62169458A (ja) | 半導体装置 | |
| JPS62165349A (ja) | 半導体装置用リ−ドフレ−ム | |
| US4605533A (en) | Lead frame coated with aluminum as a packaging material in integrated circuits | |
| CA1153128A (en) | Electrical circuit assemblies | |
| JPS62285456A (ja) | ガラス封止型半導体装置用リ−ドフレ−ム | |
| JPS63108763A (ja) | 半導体集積回路 | |
| JPS63173342A (ja) | 半導体装置 | |
| JPS6043660B2 (ja) | 半導体装置 | |
| JPS63240055A (ja) | 半導体装置 | |
| JPH0539473Y2 (ja) | ||
| JPH10163410A (ja) | 半導体装置およびその製造方法 | |
| JPS60101957A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH01118435A (ja) | アルミニュウムとモリブデンの複合材料及びその製造方法 | |
| JPH03238851A (ja) | 大電力絶縁樹脂封止型半導体装置 | |
| JPS5852331B2 (ja) | 半導体装置およびその製法 | |
| JPH04254356A (ja) | ガラス封止型ｉｃ用パッケージ |