JPH04254356A - ガラス封止型ic用パッケージ - Google Patents

ガラス封止型ic用パッケージ

Info

Publication number
JPH04254356A
JPH04254356A JP1463491A JP1463491A JPH04254356A JP H04254356 A JPH04254356 A JP H04254356A JP 1463491 A JP1463491 A JP 1463491A JP 1463491 A JP1463491 A JP 1463491A JP H04254356 A JPH04254356 A JP H04254356A
Authority
JP
Japan
Prior art keywords
glass frit
glass
sealed
package
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP1463491A
Other languages
English (en)
Other versions
JP2701550B2 (ja
Inventor
Kenichi Kaneda
金田 賢一
Tetsuo Tanda
反田 哲夫
Toshio Morishige
森重 季夫
Manabu Bonshihara
學 盆子原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP3014634A priority Critical patent/JP2701550B2/ja
Publication of JPH04254356A publication Critical patent/JPH04254356A/ja
Application granted granted Critical
Publication of JP2701550B2 publication Critical patent/JP2701550B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はガラス封止型IC用パッ
ケージに関する。
【0002】
【従来の技術】従来のガラス封止型IC用パッケージは
図7に示すように、中央部に凹部を設けたセラミック基
板13の凹部底面にメタライズ層12を設け、凹部上段
水平面にガラスフリット27をスクリーン印刷により形
成して焼成した後ガラスフリット27の上にリードフレ
ーム15を加熱圧着して接合しケースを形成する。一方
、セラミックのキャップ16の封着面にガラスフリット
27と同じ流動性を有するガラスフリット27aをスク
リーン印刷し焼成して形成し、ガラス封止型ICパッケ
ージを構成する。
【0003】図8は従来のガラス封止型パッケージの使
用例を示す断面図である。
【0004】図8に示すように、ケースのメタライズ層
12の上にICチップ11をマウントし、ICチップ1
1の電極とリードフレーム15の内部リードとの間を金
属細線14により接続し、ケースの上面にキャップ16
のガラスフリット27aを合わせて載置し、420〜4
80℃の温度で加熱しガラスフリット27,27aを熔
融させ気密封止する。
【0005】
【発明が解決しようとする課題】この従来のガラス封止
型IC用パッケージは、気密封止のための封止温度を4
20〜480℃の高温に設定する必要があった。
【0006】これは、ガラスフリットの熱膨張率をセラ
ミック基板やリードフレームに合わせるため、各種のフ
ィラーを添加しており、そのフィラーの影響で高温でな
ければ良好なガラス流動性が得られないからである。し
かし、最近、半導体素子の拡散プロセスが低温化してき
ており、アルミニウム配線も420℃以下でアロイ処理
が行われているため、パッケージを高温度で封止した場
合にはアロイ温度以上にICチップがさらされて不純物
の拡散領域が拡大し、能動素子の特性がばらつき回路特
性の変動を生ずるという問題点がある。
【0007】また、アロイ温度以上になると、ICチッ
プ表面の絶縁層からH2 などのガスが発生し、これが
アルミニウム配線を侵食して断線を発生させる等の問題
点がある。
【0008】
【課題を解決するための手段】本発明の第1のガラス封
止型IC用パッケージは、中央部に素子搭載用の凹部を
設けたセラミック基板の前記凹部上段水平面に低流動性
の第1のガラスフリットを設け前記第1のガラスフリッ
ト上に接合して設けたリードフレームを有するケースと
、前記セラミック基板の外縁部に対応する封着面に設け
た低流動性の第2のガラスフリットを有するキャップと
を備えたガラス封止型IC用パッケージにおいて、前記
ケースのリードフレーム又はキャップの第2のガラスフ
リットのいずれかの上に設けてパッケージを気密封止す
るための高流動性の第3のガラスフリットを有して構成
される。
【0009】本発明の第2のガラス封止型IC用パッケ
ージは、中央部に素子搭載用の凹部を設けたセラミック
基板の前記凹部上段水平面に設けた低流動性の第1のガ
ラスフリットと、前記第1のガラスフリット上に設けた
高流動性の第5のガラスフリットと、前記第2のガラス
フリット上に接合して設けたリードフレームとを有する
ケースと、前記セラミック基板の外縁部に対応して設け
た接着面に順次積層して設けた低流動性の第2のガラス
フリット及び高流動性の第3のガラスフリットを有する
キャップとを有して構成される。
【0010】
【実施例】次に、本発明について図面を参照して説明す
る。
【0011】図1は本発明の第1の実施例を示す断面図
である。
【0012】図1に示すように、中央部に凹部を設けた
セラミック基板13の凹部底面に素子搭載用のメタライ
ズ層12を設け、PbO−B2 O3 系硝子の母材に
硅化ジルコニウム(ZrSiO4 )やウィレマイト(
Zn2 SiO4 )等のフィラーを混在させた日本電
気硝子製のLS−3001(商品コード番号)等の低流
動性のガラスフリット17をスクリーン印刷により塗布
して焼成する。次に、ガラスフリット17上にリードフ
レーム15を加熱圧着して接合しケースを形成する。
【0013】一方、セラミックのキャップ16の封着面
にガラスフリット17と同じ材質のガラスフリット17
aをスクリーン印刷により塗布して焼成した後ガラスフ
リット17aの上にPbO−B2 O3 系硝子LS−
3001のフィラーを25〜35%減少させた高流動性
のガラスフリット18をスクリーン印刷して焼成し2層
構造のガラスフリットを形成し、ガラス封止型IC用パ
ッケージを構成する。
【0014】図2は本発明のガラス封止型IC用パッケ
ージの使用例を示す断面図である。
【0015】図2に示すように、ケースのメタライズ層
12の上にICチップ11をマウントし、ICチップ1
1の電極とリードフレーム15の内部リードとの間を金
属細線14により電気的に接続する。次に、ケースの上
面にキャップ16のガラスフリット18を合わせて載置
し、385〜390℃の温度に加熱してガラスフリット
18を熔融させ気密封止する。
【0016】ここで、ガラスフリット18はガラスフリ
ット17,17aが420℃のときの流動性と同等の流
動性を390℃で得られるため、385〜390℃の封
止が可能となり、アルミニウム配線のアロイ温度400
〜420℃のICチップを搭載した場合にも特性変動や
アルミニウム配線の消失等の不良の発生を抑制すること
ができるという利点がある。
【0017】図3は本発明の第2の実施例を示す断面図
である。
【0018】図3に示すように、低流動性のガラスフリ
ット17上に接合して設けたリードフレーム15を含む
ガラスフリット17の表面に高流動性のガラスフリット
18をスクリーン印刷し焼成してケースを形成し、キャ
ップ16の封着面には低流動性のガラスフリット17a
のみを設けた以外は第1の実施例と同様の構成を有して
おり、385〜390℃で封止可能である。
【0019】図4は本発明の第3の実施例を示す断面図
である。
【0020】図4に示すように、セラミック基板13の
凹部上段の水平面に設けた低流動性のガラスフリット1
7の上に高流動性のガラスフリット18aをスクリーン
印刷し、焼成して形成し、ガラスフリット18a上にリ
ードフレーム15を加熱圧着して接合した以外は第1の
実施例と同様の構成を有している。
【0021】図5は本発明の第4の実施例を示す断面図
である。
【0022】図5に示すように、低流動性のガラスフリ
ット17上に接合して設けたリードフレーム15を含む
ガラスフリット17の上に低流動性のガラスフリット1
7bをスクリーン印刷して焼成し、更にガラスフリット
17bの上に高流動性のガラスフリット18をスクリー
ン印刷し焼成して設けた以外は第2の実施例と同様の構
成を有している。
【0023】ここで、ガラスフリット18はリードフレ
ームと直接接していないためガラスフリット18の導電
率が高い場合でも半導体装置のリード間のリーク電流を
増加させることがないという利点がある。
【0024】図6は本発明の第5の実施例を示す断面図
である。
【0025】図6に示すように、低流動性のガラスフリ
ット17上に接合して設けたリードフレーム15を含む
ガラスフリット17の上に低流動性のガラスフリット1
7bをスクリーン印刷し、焼成してケースを形成した以
外は第1の実施例と同様の構成を有しており、第4の実
施例と同様に低流動性のガラスフリット18がリードフ
レーム15に直接接することが無い。
【0026】なお、ガラスフリット18の代りに例えば
日本電気硝子製のLS1401(商品コード)等のPb
F2 系硝子のガラスフリットを使用して良く、355
〜360℃の低い温度の封止が可能である。
【0027】
【発明の効果】以上説明したように本発明は、ケースに
設けたリードフレームを含む低流動性の第1のガラスフ
リットの上又はキャップに設けた低流動性の第2のガラ
スフリットの上のいずれかに高流動性の第3のガラスフ
リットを設けることにより、搭載するICチップのアロ
イ温度以下の低温封止を可能とし、半導体チップの特性
変動やアルミニウム配線の断線等の発生を防止し、半導
体装置の信頼性を向上させるという効果を有する。
【図面の簡単な説明】
【図1】本発明の第1の実施例を示す断面図である。
【図2】本発明のガラス封止型IC用パッケージの使用
例を示す断面図である。
【図3】本発明の第2の実施例を示す断面図である。
【図4】本発明の第3の実施例を示す断面図である。
【図5】本発明の第4の実施例を示す断面図である。
【図6】本発明の第5の実施例を示す断面図である。
【図7】従来のガラス封止型IC用パッケージの一例を
示す断面図である。
【図8】従来のガラス封止型IC用パッケージの使用例
を示す断面図である。
【符号の説明】 11    ICチップ 12    メタライズ層 13    セラミック基板 14    金属細線 15    リードフレーム 16    キャップ 17,17a,17b,18,18a,27,27a 
   ガラスフリット

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】  中央部に素子搭載用の凹部を設けたセ
    ラミック基板の前記凹部上段水平面に低流動性の第1の
    ガラスフリットを設け前記第1のガラスフリット上に接
    合して設けたリードフレームを有するケースと、前記セ
    ラミック基板の外縁部に対応する封着面に設けた低流動
    性の第2のガラスフリットを有するキャップとを備えた
    ガラス封止型IC用パッケージにおいて、前記ケースの
    リードフレーム又はキャップの第2のガラスフリットの
    いずれかの上に設けてパッケージを気密封止するための
    高流動性の第3のガラスフリットを有することを特徴と
    するガラス封止型IC用パッケージ。
  2. 【請求項2】  ケースのリードフレームを含む第1の
    ガラスフリットの上に設けた低流動性の第4のガラスフ
    リットを備えた請求項1記載のガラス封止型IC用パッ
    ケージ。
  3. 【請求項3】  中央部に素子搭載用の凹部を設けたセ
    ラミック基板の前記凹部上段水平面に設けた低流動性の
    第1のガラスフリットと、前記第1のガラスフリット上
    に設けた高流動性の第5のガラスフリットと、前記第2
    のガラスフリット上に接合して設けたリードフレームと
    を有するケースと、前記セラミック基板の外縁部に対応
    して設けた接着面に順次積層して設けた低流動性の第2
    のガラスフリット及び高流動性の第3のガラスフリット
    を有するキャップとを有することを特徴とするガラス封
    止型IC用パッケージ。
  4. 【請求項4】  ガラスフリットの母材硝子がPbO−
    B2 O3 系硝子である請求項1,2又は3記載のガ
    ラス封止型IC用パッケージ。
  5. 【請求項5】  高流動性ガラスフリットの母材硝子が
    PbF2 系硝子である請求項1,2又は3記載のガラ
    ス封止型IC用パッケージ。
JP3014634A 1991-02-06 1991-02-06 ガラス封止型ic用パッケージ Expired - Lifetime JP2701550B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3014634A JP2701550B2 (ja) 1991-02-06 1991-02-06 ガラス封止型ic用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP3014634A JP2701550B2 (ja) 1991-02-06 1991-02-06 ガラス封止型ic用パッケージ

Publications (2)

Publication Number Publication Date
JPH04254356A true JPH04254356A (ja) 1992-09-09
JP2701550B2 JP2701550B2 (ja) 1998-01-21

Family

ID=11866632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3014634A Expired - Lifetime JP2701550B2 (ja) 1991-02-06 1991-02-06 ガラス封止型ic用パッケージ

Country Status (1)

Country Link
JP (1) JP2701550B2 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168247A (ja) * 1985-01-19 1986-07-29 Nec Kansai Ltd セラミツクパツケ−ジ
JPS6489347A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device
JPH0290550A (ja) * 1988-09-27 1990-03-30 Nec Corp 半導体装置のパッケージ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61168247A (ja) * 1985-01-19 1986-07-29 Nec Kansai Ltd セラミツクパツケ−ジ
JPS6489347A (en) * 1987-09-29 1989-04-03 Nec Corp Semiconductor device
JPH0290550A (ja) * 1988-09-27 1990-03-30 Nec Corp 半導体装置のパッケージ

Also Published As

Publication number Publication date
JP2701550B2 (ja) 1998-01-21

Similar Documents

Publication Publication Date Title
US4670771A (en) Rectifier module
US6958529B2 (en) Acceleration sensor and method of manufacture thereof
US3673309A (en) Integrated semiconductor circuit package and method
US4229758A (en) Package for semiconductor devices with first and second metal layers on the substrate of said package
US3405224A (en) Sealed enclosure for electronic device
JPS59126665A (ja) 厚膜混成集積回路
US8129255B2 (en) Firm, insulating and electrically conducting connection of processed semiconductor wafers
JPH04254356A (ja) ガラス封止型ic用パッケージ
EP0275122B1 (en) Chip package transmissive to ultraviolet light
JP3036256B2 (ja) 半導体装置
JPH05315467A (ja) 混成集積回路装置
JP2003273357A (ja) 半導体装置およびその製造方法
JPH03212901A (ja) 角板型チップ抵抗器
JP4095280B2 (ja) 加速度センサ素子
JPH0620627A (ja) 蛍光表示管
JPS62285456A (ja) ガラス封止型半導体装置用リ−ドフレ−ム
JPH04247645A (ja) 金属基板の実装構造
JP3049410B2 (ja) 半導体パッケージ
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP2818506B2 (ja) 電子部品収納用パッケージの製造方法
JP2810551B2 (ja) 半導体パッケージ
JP2001177112A (ja) 半導体装置の配線取り出し構造
JPS60154647A (ja) 半導体装置
JPS61112369A (ja) 半導体装置
JPH07122666A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970902