JPH02162745A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH02162745A JPH02162745A JP31797588A JP31797588A JPH02162745A JP H02162745 A JPH02162745 A JP H02162745A JP 31797588 A JP31797588 A JP 31797588A JP 31797588 A JP31797588 A JP 31797588A JP H02162745 A JPH02162745 A JP H02162745A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- hole
- chip
- metal layer
- deposited
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 31
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 229910052751 metal Inorganic materials 0.000 abstract description 7
- 239000002184 metal Substances 0.000 abstract description 7
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 abstract description 7
- 229910021342 tungsten silicide Inorganic materials 0.000 abstract description 7
- 238000000034 method Methods 0.000 abstract description 3
- 230000002950 deficient Effects 0.000 abstract 1
- 238000005530 etching Methods 0.000 abstract 1
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 241000288673 Chiroptera Species 0.000 description 1
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05553—Shape in top view being rectangular
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分腎〕
本発明は半導体装置に関し、特にボンディングバットを
有する半導体装置に関する。
有する半導体装置に関する。
従来の半導体装置は、第２図に示すように、半導体に設
けた回路形成領域８の周囲に設けた周縁部のボンディン
グバット７を設けていた。
けた回路形成領域８の周囲に設けた周縁部のボンディン
グバット７を設けていた。
上述した従来の半導体装置は、半導体チップの周縁部に
ボンディングバットが作られている為、半導体チップに
設けた回路形成領域の周囲にボンディングバットの形成
領域を設けなければならず、ボンディングバットの大き
さは約１００μｍ角もある為、それによるチップ面積の
増大は大変な量になっていた。最近は微細化が進み歩留
向上が非常に難しくなっていることを考慮するとボンデ
ィングバットの為にチップサイズが増大することは、非
常に無駄なことである。
ボンディングバットが作られている為、半導体チップに
設けた回路形成領域の周囲にボンディングバットの形成
領域を設けなければならず、ボンディングバットの大き
さは約１００μｍ角もある為、それによるチップ面積の
増大は大変な量になっていた。最近は微細化が進み歩留
向上が非常に難しくなっていることを考慮するとボンデ
ィングバットの為にチップサイズが増大することは、非
常に無駄なことである。
本発明の半導体装置は半導体チップ表面の回路形成領域
から半導体基板を貫通して設けた貫通孔内に導電層を設
けて半導体チップの裏面に配線をのばしそこにボンディ
ングバットを設けるという構造を有している。
から半導体基板を貫通して設けた貫通孔内に導電層を設
けて半導体チップの裏面に配線をのばしそこにボンディ
ングバットを設けるという構造を有している。
次に５本発明について図面を参照して説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造方法ご
説明するための工程順に示した半導体チップの断面図で
ある。
説明するための工程順に示した半導体チップの断面図で
ある。
まず、第１図（ａ）に示すように、半導体基板１の上に
フィールド絶縁膜２を形成した半導体チップの周縁部に
選択的に異方性ドライエツチング法を用いて貫通孔３を
設ける。
フィールド絶縁膜２を形成した半導体チップの周縁部に
選択的に異方性ドライエツチング法を用いて貫通孔３を
設ける。
次に、第１図（ｂ）に示すように、熱酸化法を用いて貫
通孔３の内壁を含む半導体基板１の表面に酸化膜４を形
成する。
通孔３の内壁を含む半導体基板１の表面に酸化膜４を形
成する。
次に、第１図（ｃ）に示すように、貫通孔３を含む全面
に硅化タングステン層５を堆積した後選択的にエツチン
グして貫通孔３の内壁にのみ硅化タングステン層５を残
して貫通孔３に導電層を設ける。
に硅化タングステン層５を堆積した後選択的にエツチン
グして貫通孔３の内壁にのみ硅化タングステン層５を残
して貫通孔３に導電層を設ける。
次に、第１図（ｄ）に示すように、フィールド絶縁膜２
の上に金属層を堆積し、これをパターニングして硅化タ
ングステン層５と接続する配線６を設ける０次に、半導
体基板１の裏面に金属層を堆積し、これをパターニング
して硅化タングステン層５と接続するボンディングパッ
ト７を形成し、表面の配線６と貫通孔３の硅化タングス
テン層５を介して電気的に接続する半導体基板１の裏面
のボンディングパッド７を得る。
の上に金属層を堆積し、これをパターニングして硅化タ
ングステン層５と接続する配線６を設ける０次に、半導
体基板１の裏面に金属層を堆積し、これをパターニング
して硅化タングステン層５と接続するボンディングパッ
ト７を形成し、表面の配線６と貫通孔３の硅化タングス
テン層５を介して電気的に接続する半導体基板１の裏面
のボンディングパッド７を得る。
ここで、硅化タングステン層５の代りに硅化チタン、硅
化モリブデン又はドープド多結晶シリコンを用いても良
い。
化モリブデン又はドープド多結晶シリコンを用いても良
い。
以上説明したように本発明は、半導体チップ上で非常に
面積を占有するボンディングバットを半導体チップの裏
面に形成することにより、チップサイズが小さくなり、
１ウエーハあたりの良品チップ数を増加させ原価低減に
大きな効果をおよぼす。
面積を占有するボンディングバットを半導体チップの裏
面に形成することにより、チップサイズが小さくなり、
１ウエーハあたりの良品チップ数を増加させ原価低減に
大きな効果をおよぼす。
第１図（ａ）〜（ｄ）は本発明の一実施例の製造方法を
説明するための工程順に示した半導体チップの断面図、
第２図は従来の半導体装置の一例を示す半導体チップの
平面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・貫通孔、４・・・酸化膜、５・・・硅化タングステ
ン層、６・・・配線、７・・・ボンディングパッド、８
・・・回路形成領域、９・・・周縁部。
説明するための工程順に示した半導体チップの断面図、
第２図は従来の半導体装置の一例を示す半導体チップの
平面図である。 １・・・半導体基板、２・・・フィールド絶縁膜、３・
・・貫通孔、４・・・酸化膜、５・・・硅化タングステ
ン層、６・・・配線、７・・・ボンディングパッド、８
・・・回路形成領域、９・・・周縁部。
Claims (1)
- 素子領域を有する半導体基板の上面に設けたフィールド
絶縁膜と、前記フィールド絶縁膜及び前記半導体基板を
貫通して設けた貫通孔と、前記貫通孔の内壁を含む表面
に設けた絶縁膜と、前記貫通孔内に設けた導電層と、前
記導電層の上端と接続し前記フィールド絶縁膜上に設け
た配線と、前記導電層の下端と接続し前記半導体基板の
底面に設けたボンディングパッドとを有することを特徴
とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31797588A JPH02162745A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31797588A JPH02162745A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02162745A true JPH02162745A (ja) | 1990-06-22 |
Family
ID=18094081
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31797588A Pending JPH02162745A (ja) | 1988-12-15 | 1988-12-15 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02162745A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227117A (zh) * | 2013-04-15 | 2013-07-31 | 江阴长电先进封装有限公司 | 一种硅基转接板的封装方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336185A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Electrode lead-out method of semiconductor integrated circuit |
-
1988
- 1988-12-15 JP JP31797588A patent/JPH02162745A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5336185A (en) * | 1976-09-16 | 1978-04-04 | Seiko Epson Corp | Electrode lead-out method of semiconductor integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103227117A (zh) * | 2013-04-15 | 2013-07-31 | 江阴长电先进封装有限公司 | 一种硅基转接板的封装方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5481133A (en) | Three-dimensional multichip package | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| JPH11251320A (ja) | 超小形集積電子デバイスにおける両面貫通接触の形成方法及び本方法で形成された超小形集積電子デバイス | |
| JPH11233727A (ja) | シリコン基板上のインダクタ装置及びその製造方法 | |
| JP2803408B2 (ja) | 半導体装置 | |
| JPH02162745A (ja) | 半導体装置 | |
| JP2001044414A (ja) | 半導体装置 | |
| JPH04311069A (ja) | 高周波用半導体装置 | |
| JPH05251450A (ja) | 半導体集積回路装置 | |
| JP3688335B2 (ja) | 半導体集積回路装置およびその製造方法ならびに半導体ウエハ | |
| JPH0594993A (ja) | 半導体素子 | |
| JPS5838939B2 (ja) | 集積回路 | |
| JP2754969B2 (ja) | バンプ形成領域を有する半導体装置 | |
| JPS62104138A (ja) | 半導体装置 | |
| JP2848334B2 (ja) | 電界放出形電子源 | |
| JPS5984468A (ja) | 半導体装置 | |
| JPH0595048A (ja) | 半導体集積回路装置の製造方法 | |
| JPH05218460A (ja) | 半導体装置及びその製造方法 | |
| JPH05326844A (ja) | 半導体集積回路 | |
| JP2000269324A (ja) | 半導体装置及びその製造方法 | |
| JP2000311981A (ja) | 半導体装置 | |
| JPH04340713A (ja) | 半導体装置の製造方法 | |
| JPH0321016A (ja) | 半導体装置の製造方法 | |
| JPH07249627A (ja) | 半導体集積回路装置の製造方法および半導体集積回路装置 | |
| JP2000031146A (ja) | 半導体装置およびその製造方法 |