CN103227117A - 一种硅基转接板的封装方法 - Google Patents

一种硅基转接板的封装方法 Download PDF

Info

Publication number
CN103227117A
CN103227117A CN2013101288045A CN201310128804A CN103227117A CN 103227117 A CN103227117 A CN 103227117A CN 2013101288045 A CN2013101288045 A CN 2013101288045A CN 201310128804 A CN201310128804 A CN 201310128804A CN 103227117 A CN103227117 A CN 103227117A
Authority
CN
China
Prior art keywords
wiring metal
back side
silicon substrate
substrate carrier
zone
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101288045A
Other languages
English (en)
Other versions
CN103227117B (zh
Inventor
张黎
赖志明
陈栋
陈锦辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangyin Changdian Advanced Packaging Co Ltd
Original Assignee
Jiangyin Changdian Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangyin Changdian Advanced Packaging Co Ltd filed Critical Jiangyin Changdian Advanced Packaging Co Ltd
Priority to CN201310128804.5A priority Critical patent/CN103227117B/zh
Publication of CN103227117A publication Critical patent/CN103227117A/zh
Application granted granted Critical
Publication of CN103227117B publication Critical patent/CN103227117B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种硅基转接板的封装方法,属于半导体封装技术领域。一种硅基转接板的封装方法,包括步骤:提供硅基载体(1),在硅基载体(1)的正面设置包封区域(2);采用激光开孔的方式在所述包封区域(2)内开设若干个竖孔(21);采用化学镀或者电镀方式在竖孔(21)内填充导电介质,便于分别与设置于硅基载体(1)正面、背面的正面布线金属层(41)、背面布线金属层(42)对应电连接。本发明硅基转接板的封装方法简单、封装成本低、产品成品率高。

Description

一种硅基转接板的封装方法
技术领域
本发明涉及一种硅基转接板的封装方法,属于半导体封装技术领域。
背景技术
随着半导体技术的发展,硅通孔互联技术成为半导体封装的常用方法。硅通孔互联技术通常包含硅通孔制作、PECVD(等离子增强气相沉积)技术成形绝缘层以及金属填充,该技术极大地增加了半导体封装的灵活性。
硅通孔互联技术也已经应用于硅基转接板的封装,硅通孔形成过程主要采用“BOSCH”刻蚀方法,即交替使用刻蚀及钝化工艺,“BOSCH”刻蚀方法最终会在孔壁上留下高低起伏的纹路(scallop),即孔壁波纹,如图1所示,“BOSCH” 的交替刻蚀方法不仅速度慢,而且孔壁波纹造成后续所用PECVD(等离子增强气相沉积)形成的绝缘层覆盖不完整。同时,在硅基转接板的封装过程中,常用CMP(化学机械抛光)工艺进行表面整平及通孔内金属的底端暴露,在此抛光过程中,往往造成金属或金属离子迁移,使器件产生漏电,导致产品失效。以上因素,导致了现有的硅基转接板的封装技术成本高、产品成品率低。
发明内容
本发明的目的在于克服上述不足,提供一种封装结构简单、封装成本低、产品成品率高的硅基转接板的封装方法。
本发明是这样实现的:一种硅基转接板的封装方法,包括步骤:
提供硅基载体,在硅基载体的正面设置包封区域;
采用激光开孔的方式在所述包封区域内开设若干个竖孔; 
采用化学镀或者电镀方式在竖孔内填充导电介质,便于分别设置于硅基载体正面、背面的正面布线金属层、背面布线金属层对应电连接。
可选地,在所述硅基载体的正面设置包封区域之前,还包括步骤:
在所述硅基载体的表面进行布线,形成阵列排布的半导体工艺与布线区域。
可选地,所述包封区域设置在相邻半导体工艺与布线区域之间形成的沟槽内,所述沟槽用机械切割或刻蚀的方法形成,所述包封区域通过晶圆包封或印刷的方法形成。
可选地,在硅基载体的正面设置正面再布线金属层之前,还包括步骤:
所述硅基载体与包封区域的正面涂布正面绝缘层,并形成正面绝缘层开口,所述正面再布线金属层成形于正面绝缘层上,所述竖孔内的导电介质通过正面绝缘层开口延伸至正面布线金属层。
可选地,所述正面再布线金属层表面涂布正面保护层,并形成若干个正面保护层开口,露出正面再布线金属层。
可选地,所述正面再布线金属层表面的正面保护层开口内通过电镀方式形成若干个金属微凸点和金属微凸点顶端的锡凸块。
可选地,在所述硅基载体的背面设置背面布线金属层之前,还包括步骤:
提供载体圆片,与所述硅基载体用键合剂进行临时键合;
所述硅基转接板翻转180°,并将硅基载体减薄,至露出竖孔内的导电介质;
上述硅基载体与包封区域的背面涂布背面绝缘层,并形成背面绝缘层开口,所述背面再布线金属层成形于背面绝缘层上,所述竖孔内的导电介质通过背面绝缘层开口延伸至背面布线金属层。
可选地,所述背面再布线金属层表面形成背面保护层,并形成若干个背面保护层开口,露出背面再布线金属层。
可选地,所述背面再布线金属层表面的背面保护层开口内通过电镀方式形成若干个锡球或若干个金属柱以及金属柱顶端的锡帽。
可选地,通过拆键合的方法剥离载体,并将剩余封装结构转移至划片膜(带有金属环)上划片,形成单颗的硅基转接板的封装结构。
本发明的有益效果是:
1、利用硅基转接板四周的包封区域内形成的竖孔结构,在竖孔内填充导电介质,并分别与设置于硅基载体正面、背面的正面布线金属层、背面布线金属层连接,实现了电讯号传递与热传递,此封装结构简单,很好地解决了硅通孔结构的工艺问题; 
2、在包封区域上采用激光开孔,结合化学镀或者电镀方式在竖孔内填充导电介质,工艺成熟,既降低了工艺操作的复杂性,也降低了产品成本,提升了产品良率和可靠性。
附图说明
图1为现有技术产生的硅通孔孔壁波纹的示意图。
图2为本发明一种硅基转接板的封装方法的实施例一的结构示意图。
图3为图2的A-A剖视图。
图4为本发明一种硅基转接板的封装方法的实施例二的结构示意图。
图5为本发明一种硅基转接板的封装方法的实施例三的结构示意图。
图6~图22为本发明一种硅基转接板的封装方法的过程示意图。
图中:
硅基载体1
半导体工艺与布线区域11
沟槽12
包封区域2
竖孔21
正面绝缘层31
正面绝缘层开口311
背面绝缘层32
背面绝缘层开口321
正面再布线金属层41
背面再布线金属层42
正面保护层51
正面保护层开口511
背面保护层52
背面保护层开口521
锡球6
金属柱7
锡帽8
金属微凸点9
锡凸块10
载体圆片T1
键合剂T11
划片膜T2。
具体实施方式
参见图2至图5,本发明一种硅基转接板的封装方法的三个实施例,其封装结构包括硅基载体1、绝缘层、再布线金属层和保护层。硅基载体1表面设置半导体工艺与布线区域11,硅基载体1的四周设置包封区域2,包封区域2与硅基载体1的侧面包封连接。包封区域2的材料为树脂,通常为环氧类树脂材料,内含填充料,以减小树脂材料与硅材料之间的热膨胀系数差异较大的问题,提升结构的热机械可靠性。包封连接处可以呈台阶状,利用单个或多个台阶增加包封料与硅基载体1之间的结合面积,从而提升包封区域2与硅基载体1的结合力,如图2放大的示意图所示。
所述绝缘层包括正面绝缘层31和背面绝缘层32,再布线金属层包括正面再布线金属层41和背面再布线金属层42,所述保护层包括正面保护层51和背面保护层52。
所述正面绝缘层31设置在硅基载体1和包封区域2的正面,所述正面再布线金属层41选择性地覆盖在正面绝缘层31上,所述正面保护层51设置在正面再布线金属层41上,并于正面再布线金属层41上形成若干个正面保护层开口511;所述背面绝缘层32设置在硅基载体1和包封区域2的背面,所述背面再布线金属层42选择性地覆盖在背面绝缘层32下,所述背面保护层52设置在背面再布线金属层42下,并于背面再布线金属层42下形成若干个背面保护层开口521。其中,正面再布线金属层41与背面再布线金属层42的具体层数可按照产品要求设置为一层或多层,通常的,正面再布线金属层41为高密度布线层,即线宽/线距在5um以下。保护层材料通常包括氧化硅、氮化硅或树脂类介电材料,不同再布线金属层之间的介电材料可以相同,也可以不同。
正面再布线金属层41上形成的正面保护层开口511和背面再布线金属层42下形成的背面保护层开口521,便于后续元件的连接,如图2和图4所示。正面保护层开口511内可以设置顶端带有锡凸块10的金属微凸点9,且金属微凸点9成阵列排布。背面保护层开口521内设置锡球6,锡球6成阵列排布,如图4所示,或设置顶端带有锡帽8的金属柱7,金属柱7成阵列排布,如图5所示。
所述包封区域2内设置单排或多排阵列的竖孔21。所述竖孔21内填充导电介质。竖孔21内金属的上端、下端分别与正面再布线金属层41、背面再布线金属层42连接,是硅基转接板正/反面电讯号的连接通道,同时也是封装结构的散热通道之一。
图6至图22为本发明一种硅基转接板的封装方法的剖面示意图。一种硅基转接板的封装方法,包括步骤:
提供硅基载体1,在硅基载体1的正面设置包封区域2;
采用激光开孔的方式在所述包封区域2内开设若干个竖孔21; 
采用化学镀或者电镀方式在竖孔21内填充导电介质,便于分别设置于硅基载体1正面、背面的正面布线金属层41、背面布线金属层42对应电连接。
一种硅基转接板的封装方法的实施例
如图6所示,在硅基载体1表面进行布线,形成阵列排布的半导体工艺与布线区域11。在该布线区域利用传统的CMOS(金属氧化物半导体工艺)工艺基于客户需求制备功能芯片,同时,形成RLC电路等。在高密度布线层部分,利用圆片厂精细光刻工艺,形成高密度布线,一般的,铝基金属布线是半导体工艺布线的主要结构,但新技术的应用,如铜的大马士革技术可大大提升结构的电学性能。在本发明中,硅基载体1已经完成上述工艺,并在圆片表面形成电极终端。
如图7所示,用机械切割或刻蚀的方法在相邻半导体工艺与布线区域11之间形成沟槽12,所谓相邻半导体工艺与布线区,本发明以切割道作为分界特征,但不限于切割道,其用意在于只要机械切割或刻蚀(包括干法刻蚀和湿法刻蚀)的沟槽12与半导体工艺与布线区11设置有安全距离,不影响半导体工艺与布线区11内线路或晶体管性能,即可作为切割或刻蚀区域。机械切割相对具有成本优势,但其需要将芯片单颗隔离开来,而采用刻蚀方式,成本稍高,却可以基于光刻图形,形成灵活多样的结构,即可以不是将芯片单颗隔离开来,比较有设计方面的优势。
如图8所示,在沟槽12内通过晶圆包封或印刷的方法形成包封区域2。此步是为填补沟槽12之功能,为后续工艺及结构准备,考虑到绝缘性能与热机械性能匹配的因素,包封或印刷的材料不仅要满足工艺本身的要求,还需要满足结构要求。无论是包封或者印刷工艺,都需要保证包封区域与原始晶圆表面保持在同一平面,因而不限制在包封或印刷完成之后,表面进行研磨抛光处理。
如图9所示,在上述包封区域2上用激光打若干个竖孔21,直达包封区域2的底部,形成通孔。基于包封区采用绝缘材料(通常为树脂材料)的特点,采用激光打孔的方式可方便的形成盲孔,所述盲孔可直达沟槽12底部,形成通孔;亦可是接近沟槽12底部,利用后续的硅基载体1减薄工艺去除盲孔底部剩余部分形成通孔。根据竖孔21数量与线路设计的要求,竖孔21排列可以是多样化的。竖孔21直径可根据激光束的尺寸进行设定。
如图10所示,通过化学镀或电镀方式在上述竖孔21内填充导电介质,通常填充金属铜。采用化学镀的方式,很容易实现竖孔21的填充,同时由于竖孔21区域本身采用了绝缘材料,不存在竖孔21结构中金属迁移的问题,提升了结构的可靠性。而化学镀方式可以降低成本,是该结构方法的又一利处。当然,也可以采用溅射、电镀的方式进行填充,只是利用电镀方式需要种子层,成本会稍高。
如图11所示,在上述封装结构的正面涂布正面绝缘层31,并形成正面绝缘层开口311,以利于竖孔21填充导电介质的连接与后续工艺的进行。
如图12、图13、图14所示,在上述正面绝缘层31表面形成正面再布线金属层41,所述竖孔21内的导电介质通过正面绝缘层开口311延伸至正面布线金属层41,所述正面再布线金属层41表面涂布正面保护层51,并形成若干个正面保护层开口511,露出正面再布线金属层41,便于后续元件的连接。所述正面再布线金属层41表面的正面保护层开口511内通过电镀方式形成若干个金属微凸点9和金属微凸点9顶端的锡凸块10。正面再布线金属层4通常为一层,但根据设计需要也可以为多层。
如图15所示,提供载体圆片T1,将载体圆片T1与上述封装结构用键合剂T11进行临时键合,所述键合剂T11为临时性键合胶,基于后续的拆键合工艺要求选用不同的键合胶,当然,键合胶需满足后续工艺的基本要求,如耐温性、热匹配系数等。
如图16所示,将上述硅基转接板翻转180°,并将硅基载体1减薄,至露出竖孔21内的导电介质。
如图17所示,在上述封装结构的背面涂布背面绝缘层32,并形成背面绝缘层开口321,以利于竖孔21内填充导电介质的连接。
如图18、图19、图20所示,在上述背面绝缘层32上形成背面再布线金属层42,所述竖孔21内的导电介质通过背面绝缘层开口延伸至背面布线金属层42。背面再布线金属层42表面形成背面保护层52,并形成若干个背面保护层开口521,露出背面再布线金属层42。背面再布线金属层42表面的背面保护层开口521内通过电镀方式形成若干个锡球6或若干个金属柱7以及金属柱7顶端的锡帽8。
如图21、图22所示,通过拆键合的方法将载体T1剥离,并将剩余封装结构转移至划片膜T2(带有金属环)上划片,形成单颗的硅基转接板的封装结构。
本发明虽然以较佳实施例公开如上,但其并不是用来限定本发明,任何本领域人员在不脱离本发明的精神和范围内,都可以做出可能的变动和修改。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围之内。 

Claims (10)

1.一种硅基转接板的封装方法,包括步骤:
提供硅基载体(1),在硅基载体(1)的正面设置包封区域(2);
采用激光开孔的方式在所述包封区域(2)内开设若干个竖孔(21); 
采用化学镀或者电镀方式在竖孔(21)内填充导电介质,便于分别设置于硅基载体(1)正面、背面的正面布线金属层(41)、背面布线金属层(42)对应电连接。
2.根据权利要求1所述的封装方法,其特征在于,在所述硅基载体(1)的正面设置包封区域(2)之前,还包括步骤:
在所述硅基载体(1)的表面进行布线,形成阵列排布的半导体工艺与布线区域(11)。
3.根据权利要求2所述的封装方法,其特征在于,所述包封区域(2)设置在相邻半导体工艺与布线区域(11)之间形成的沟槽(12)内,所述沟槽(12)用机械切割或刻蚀的方法形成,所述包封区域(2)通过晶圆包封或印刷的方法形成。
4.根据权利要求3所述的封装方法,其特征在于,在硅基载体(1)的正面设置正面再布线金属层(41)之前,还包括步骤:
所述硅基载体(1)与包封区域(2)的正面涂布正面绝缘层(31),并形成正面绝缘层开口(311),所述正面再布线金属层(41)成形于正面绝缘层(31)上,所述竖孔(21)内的导电介质通过正面绝缘层开口(311)延伸至正面布线金属层(41)。
5.根据权利要求4所述的封装方法,其特征在于,所述正面再布线金属层(41)表面涂布正面保护层(51),并形成若干个正面保护层开口(511),露出正面再布线金属层(41)。
6.根据权利要求5所述的封装方法,其特征在于,所述正面再布线金属层(41)表面的正面保护层开口(511)内通过电镀方式形成若干个金属微凸点(9)和金属微凸点(9)顶端的锡凸块(10)。
7.根据权利要求6所述的封装方法,其特征在于,在所述硅基载体(1)的背面设置背面布线金属层(42)之前,还包括步骤:
提供载体圆片(T1),与所述硅基载体(1)用键合剂(T11)进行临时键合;
所述硅基转接板翻转180°,并将硅基载体(1)减薄,至露出竖孔(21)内的导电介质;
上述硅基载体(1)与包封区域(2)的背面涂布背面绝缘层(32),并形成背面绝缘层开口(321),所述背面再布线金属层(42)成形于背面绝缘层(32)上,所述竖孔(21)内的导电介质通过背面绝缘层开口(321)延伸至背面布线金属层(42)。
8.根据权利要求7所述的封装方法,其特征在于,所述背面再布线金属层(42)表面形成背面保护层(52),并形成若干个背面保护层开口(521),露出背面再布线金属层(42)。
9.根据权利要求8所述的封装方法,其特征在于,所述背面再布线金属层(42)表面的背面保护层开口(521)内通过电镀方式形成若干个锡球(6)或若干个金属柱(7)以及金属柱(7)顶端的锡帽(8)。
10.根据权利要求9所述的封装方法,其特征在于,通过拆键合的方法剥离载体(T1),并将剩余封装结构转移至划片膜(T2)(带有金属环)上划片,形成单颗的硅基转接板的封装结构。
CN201310128804.5A 2013-04-15 2013-04-15 一种硅基转接板的封装方法 Active CN103227117B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310128804.5A CN103227117B (zh) 2013-04-15 2013-04-15 一种硅基转接板的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310128804.5A CN103227117B (zh) 2013-04-15 2013-04-15 一种硅基转接板的封装方法

Publications (2)

Publication Number Publication Date
CN103227117A true CN103227117A (zh) 2013-07-31
CN103227117B CN103227117B (zh) 2016-01-13

Family

ID=48837512

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310128804.5A Active CN103227117B (zh) 2013-04-15 2013-04-15 一种硅基转接板的封装方法

Country Status (1)

Country Link
CN (1) CN103227117B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162745A (ja) * 1988-12-15 1990-06-22 Nec Corp 半導体装置
US20020135069A1 (en) * 2000-11-03 2002-09-26 Wood Robert L. Electroplating methods for fabricating microelectronic interconnects
US7608480B2 (en) * 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
CN102623426A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法
CN202394958U (zh) * 2011-12-20 2012-08-22 日月光半导体制造股份有限公司 晶圆级半导体封装构造

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02162745A (ja) * 1988-12-15 1990-06-22 Nec Corp 半導体装置
US20020135069A1 (en) * 2000-11-03 2002-09-26 Wood Robert L. Electroplating methods for fabricating microelectronic interconnects
US7608480B2 (en) * 2004-03-31 2009-10-27 Casio Computer Co., Ltd. Method of fabricating a semiconductor device incorporating a semiconductor constructing body and an interconnecting layer which is connected to a ground layer via a vertical conducting portion
CN102299143A (zh) * 2010-06-25 2011-12-28 台湾积体电路制造股份有限公司 半导体元件
CN202394958U (zh) * 2011-12-20 2012-08-22 日月光半导体制造股份有限公司 晶圆级半导体封装构造
CN102623426A (zh) * 2012-03-31 2012-08-01 苏州晶方半导体科技股份有限公司 半导体封装结构及其封装方法

Also Published As

Publication number Publication date
CN103227117B (zh) 2016-01-13

Similar Documents

Publication Publication Date Title
CN102034796B (zh) 晶片封装体及其制造方法
CN103219325B (zh) 多维集成电路结构及其形成方法
US8970047B2 (en) Method for creating a 3D stacked multichip module
CN101800207B (zh) 半导体器件的封装结构及其制造方法
US8618651B1 (en) Buried TSVs used for decaps
CN101162717B (zh) 堆叠结构及其制造方法
CN102683311B (zh) 晶片封装体及其形成方法
CN104425453B (zh) 3dic互连装置和方法
CN104051337A (zh) 立体堆叠集成电路系统芯片封装的制造方法与测试方法
CN102214617A (zh) 半导体封装基板
CN101483149A (zh) 一种硅通孔互连结构的制备方法
CN100358133C (zh) 晶背上具有整合散热座的晶圆级封装以及晶片的散热方法
CN106257644A (zh) 晶圆级封装件的切割
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN103151360A (zh) 用于cmos图像传感器的线结合内插板封装及其制造方法
CN102403270A (zh) 硅通孔互连结构的形成方法
CN105097760A (zh) 半导体封装件及其制法与承载结构
CN101807560A (zh) 半导体器件的封装结构及其制造方法
CN108511401A (zh) 一种半导体芯片的封装结构及其封装方法
CN103219303B (zh) 一种tsv背面漏孔的封装结构及方法
CN105304585A (zh) 侧壁及背面带有绝缘保护的芯片封装结构及方法
CN102543782B (zh) 转接封装结构及其形成方法
CN103779245B (zh) 芯片封装方法及封装结构
CN103165561B (zh) 一种硅基转接板的封装结构
CN102779800A (zh) 晶片封装体及其形成方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant