CN102543782B - 转接封装结构及其形成方法 - Google Patents

转接封装结构及其形成方法 Download PDF

Info

Publication number
CN102543782B
CN102543782B CN201210041019.1A CN201210041019A CN102543782B CN 102543782 B CN102543782 B CN 102543782B CN 201210041019 A CN201210041019 A CN 201210041019A CN 102543782 B CN102543782 B CN 102543782B
Authority
CN
China
Prior art keywords
substrate
switching
encapsulating structure
groove
conductive plunger
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210041019.1A
Other languages
English (en)
Other versions
CN102543782A (zh
Inventor
王之奇
王文斌
俞国庆
喻琼
王蔚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
China Wafer Level CSP Co Ltd
Original Assignee
China Wafer Level CSP Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by China Wafer Level CSP Co Ltd filed Critical China Wafer Level CSP Co Ltd
Priority to CN201210041019.1A priority Critical patent/CN102543782B/zh
Publication of CN102543782A publication Critical patent/CN102543782A/zh
Application granted granted Critical
Publication of CN102543782B publication Critical patent/CN102543782B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Micromachines (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

一种转接封装结构及其形成方法，其中，转接封装结构包括：基板，所述基板具有第一表面和与第一表面相对的第二表面；位于基板第一表面一侧的导电插塞，所述导电插塞包括：位于基板第一表面一侧的盲孔，填充满所述盲孔的导电材料；位于基板第二表面一侧的凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；位于导电插塞表面的导电凸块；位于凹槽表面和第二表面且与导电插塞电连接的再分布线路；覆盖所述再分布线路的保护层；位于第二表面的保护层内、所述再分布线路表面的凸点，且所述凸点位置与后续连接的PCB板对应。本发明实施例的转接封装结构封装效果佳，本发明实施的转接封装结构形成方法工艺简单。

Description

转接封装结构及其形成方法
技术领域
本发明涉及封装领域，特别涉及一种转接封装结构及其形成方法。
背景技术
随着半导体技术的不断进步，芯片功能越来越强，但是芯片尺寸却不断减小且半导体芯片上的焊垫数目反而不断增多，为此，芯片的封装难度越来越大。
随着芯片封装的难度越来越大，现有的晶圆级封装已经很难达到芯片的封装的要求，现有的晶圆级封装主要有以下两方面的局限性：1.晶圆级封装的芯片高密度凸点与后续表面贴装工艺不兼容；2.晶圆级封装的芯片与后续印刷电路板的焊接热膨胀系数相差较大。
为此，转接(Interposer)封装结构应用于芯片封装以解决上述晶圆级封装，专利号为US7388293B2的美国专利提供一种转接封装结构，请参考图1，包括：待封装芯片1，所述待封装芯片1为硅芯片，所述待封装芯片1的封装面具有第一焊球2；与第一焊球2电连接的转接衬底(Interposer)10，所述转接衬底10包括：第一表面和与第一表面相对的第二表面；位于转接衬底10第一表面的第一再分布电路12，且所述第一再分布电路12与第一焊球2电连接；位于转接衬底10第二表面的第二再分布电路13；贯穿转接衬底10的导电插塞11，所述导电插塞11电连接第一再分布电路12和与第一再分布电路12对应的第二再分布电路13；位于所述第二再分布电路13表面的第二焊球16；印刷电路板51，所述印刷电路板51表面具有焊垫52，所述焊垫52与所述第二焊球16对应电连接。
但是，现有的转接封装结构形成工艺复杂，且封装效果不佳。
发明内容
本发明解决的问题是提供一种形成工艺简单的转接封装结构形成方法及一种封装效果佳的转接封装结构。
为解决上述问题，本发明提供一种转接封装结构形成方法，包括：提供基板，所述基板具有第一表面和与第一表面相对的第二表面；沿所述第一表面对所述基板进行刻蚀，形成多个盲孔，所述盲孔深度小于基板厚度，所述盲孔位置与待封装芯片对应；在所述盲孔填充满导电材料，形成导电插塞；沿所述第二表面对所述基板进行刻蚀，形成凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；在所述凹槽表面和第二表面形成对应电连接所述导电插塞的再分布线路。
可选的，还包括：在导电插塞表面形成导电凸块；在所述再分布线路表面形成保护层；在位于第二表面的保护层形成暴露所述再分布线路表面的开口；在所述开口暴露出的所述再分布线路表面形成与后续连接的PCB板对应的凸点。
可选的，还包括：在所述凹槽内填充满绝缘材料。
可选的，所述绝缘材料为与后续连接的PCB板热膨胀系数匹配的材料。
可选的，所述绝缘材料为树脂胶或光刻胶。
可选的，所述凹槽剖面为矩形或者梯形。
可选的，当所述凹槽的剖面为梯形时，沿第二表面至第一表面方向，所述凹槽的横截面积依次减小。
可选的，所述基板材料为硅或玻璃。
可选的，当所述基板材料为硅时，还包括：在所述盲孔侧壁形成钝化层；在所述凹槽和基板第二表面与再分布电路之间形成绝缘层。
本发明还提供一种转接封装结构，包括：基板，所述基板具有第一表面和与第一表面相对的第二表面；位于基板第一表面一侧的导电插塞，所述导电插塞包括：位于基板第一表面一侧的盲孔，填充满所述盲孔的导电材料；位于基板第二表面一侧的凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；位于导电插塞表面的导电凸块；位于凹槽表面和第二表面且与导电插塞电连接的再分布线路；覆盖所述再分布线路的保护层；位于第二表面的保护层内、所述再分布线路表面的凸点，且所述凸点位置与后续连接的PCB板对应。
可选的，还包括：填充满所述凹槽的绝缘材料。
可选的，所述绝缘材料为与后续连接的PCB板热膨胀系数匹配的材料。
可选的，所述绝缘材料为树脂胶或光刻胶。
可选的，所述基板材料为硅或玻璃。
可选的，当所述基板材料为硅时，还包括：位于盲孔侧壁的钝化层；位于所述凹槽和基板第二表面与再分布电路之间的绝缘层。
与现有技术相比，本发明具有以下优点：本发明实施例的转接封装结构形成方法不需要刻蚀较大宽长比的沟槽，也不需对基板进行减薄，在降低工艺难度的同时还能保证形成的转接封装结构的质量；并且，本发明实施例的转接封装结构形成方法在基板的一面形成再分布线路，降低整体的转接封装结构热膨胀系数差异，此外，本发明实施例在凹槽内填入与PCB板热膨胀系数相差小的材料，在后续与PCB板连接后，降低了由于热膨胀系数不匹配造成的应力，提高产品的可靠性。
本发明实施例提供的转接封装结构导电插塞内部没有空洞，导电性能优异；本发明实施例提供的转接封装结构简单，良率高；且本发明实施例提供的转接封装结构再分布线路位于基板的一侧，与后续的印刷电路板热膨胀系数相差较小。
进一步的，所述凹槽内填充满绝缘材料，后续与PCB连接后，降低了由于热膨胀系数不匹配造成的应力，提高产品的可靠性。
附图说明
图1是现有的转接封装结构示意图；
图2是本发明一实施例的转接封装结构形成方法过程示意图；
图3至图12为本发明的一实施例的转接封装结构形成方法的过程示意图。
具体实施方式
参考图1，本发明的发明人经过大量的实验，发现现有技术的转接封装结构具有如下缺陷：
1.现有的转接封装结构需要形成贯穿转接衬底10的通孔，然后在通孔内填入导电材料形成导电插塞11，通常填入导电材料的工艺为物理气相沉积，例如溅射工艺；由于转接衬底10厚度为微米级，通孔的深宽比较大，在后续填入导电材料形成导电插塞11工艺难度比较大，容易在导电插塞内部形成空洞(Void)，导致导电插塞11导电性能下降；
2.为了克服在通孔内填入导电材料形成导电插塞11工艺难度大的技术问题，现有工艺在形成转接封装结构时会对转接衬底10进行减薄，但是，由于转接衬底10厚度为微米级，且转接衬底10面积较大，减薄过程中容易使得转接衬底10出现裂片，形成较大的良率损失，且转接衬底10在减薄过程中可能会出现不同位置厚度不均，使得后续刻蚀贯穿转接衬底10的通孔时刻蚀效果难以控制；
3.现有的转接封装结构需要在转接衬底10的上下表面(第一表面和相对的第二表面)都形成再分布电路(第一再分布电路12和第二再分布电路13)，工艺复杂，且容易使得整体的转接封装结构热膨胀系数相差较大。
为此，本发明的发明人经过大量的实验，提出一种转接封装结构形成方法，请参考图2，包括：
步骤S101，提供基板，所述基板具有第一表面和与第一表面相对的第二表面；
步骤S102，沿所述第一表面对所述基板进行刻蚀，形成多个盲孔，所述盲孔深度小于基板厚度，所述盲孔位置与待封装芯片对应；
步骤S103，在所述盲孔填充满导电材料，形成导电插塞；
步骤S104，在导电插塞表面形成导电凸块；
步骤S105，沿所述第二表面对所述基板进行刻蚀，形成凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；
步骤S106，在所述凹槽表面和第二表面形成对应电连接所述导电插塞的再分布线路；
步骤S107，在所述再分布线路表面形成保护层；
步骤S108，在位于第二表面的保护层形成暴露所述再分布线路表面的开口；在所述开口暴露出的所述再分布线路表面形成与后续连接的PCB板对应的凸点。
本发明通过在作为转接衬底的基板的第一表面形成盲孔，所述盲孔不需要贯穿基板，然后在所述盲孔内形成导电插塞，所述导电插塞深度小于基板厚度；第二表面形成凹槽，凹槽完全暴露出导电插塞；避免减薄基板的工艺，因为导电插塞长宽比较小，填充所述盲孔的导电材料工艺难度低；此外，本发明的再分布线路形成在基板的一个表面，工艺简便且在后续形成整体的转接封装结构热膨胀系数相差较小。
本发明还提供一种转接封装结构，包括：
基板，所述基板具有第一表面和与第一表面相对的第二表面；
位于基板第一表面一侧的导电插塞，所述导电插塞包括：位于基板第一表面一侧的盲孔，填充满所述盲孔的导电材料；
位于基板第二表面一侧的凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；
位于导电插塞表面的导电凸块；
位于凹槽表面和第二表面且与导电插塞电连接的再分布线路；
覆盖所述再分布线路的保护层；
位于第二表面的保护层内、所述再分布线路表面的凸点，且所述凸点位置与后续连接的PCB板对应。
本发明实施例提供的转接封装结构导电插塞内部没有空洞，导电性能优异，本发明实施例提供的转接封装结构简单，良率高，且本发明实施例提供的转接封装结构再分布线路位于基板的一侧，与后续的印刷电路板热膨胀系数相差较小。
下面结合一具体实施例对本发明的具体实施方式进行详细说明，图3至图12为本发明的一实施例的转接封装结构形成方法的过程示意图。
请参考图3，提供基板100，所述基板100具有第一表面I和与第一表面I相对的第二表面II。
所述基板100可以为硅衬底或者为玻璃衬底，在本实施例中，以硅衬底为例作示范性说明。
所述基板100具有第一表面I和与第一表面I相对的第二表面II，比如为所述基板100的上表面和下表面。
请参考图4，沿所述第一表面I进行刻蚀，形成多个盲孔101，所述盲孔101深度小于基板100厚度，所述盲孔101位置与待封装芯片对应。
所述盲孔101的形成步骤包括：在所述第一表面I形成光刻胶层(未图示)；对所述光刻胶层采用掩膜板进行曝光显影，所述掩膜板的图案为盲孔101的图案，形成光刻胶图形(未图示)；以所述光刻胶图形为掩膜，刻蚀所述基板100形成盲孔101，需要说明的是，刻蚀时不需要贯穿所述基板100，所述盲孔101的深度小于基板100厚度；所述盲孔的深度本领域的技术人员可以根据实际生产的产品选定，以后续填充工艺能够较好填充所述盲孔101为准，在这里特意说明，不应过分限制本发明的保护范围。
所述盲孔101的位置与待封装芯片表面的凸点对应，所述盲孔101后续步骤中填入导电材料形成导电插塞，所述导电插塞与待封装芯片表面的凸点对应粘合或者焊接，将待封装芯片封装。
在本实施例中，所述盲孔101不需要贯穿所述基板100，降低了工艺难度，另外，在本实施例中也不需要对所述基板100进行过分的减薄，减少工艺步骤，需要说明的是，在其他实施例中，适当的减薄所述基板100也是允许的，但适当的减薄不应该影响基板100不同位置厚度不均。
请参考图5，在所述盲孔101填充满导电材料，形成导电插塞102。
所述导电插塞102的形成工艺为物理气相沉积。
在本实施例中，由于基板100的材料为硅，所述导电插塞102的形成步骤为：采用化学气相沉积在盲孔101的侧壁形成钝化层103，所述钝化层103材料为氧化硅或氮化硅，在沉积钝化层103的过程中所述盲孔101的底部也会沉积氧化硅或氮化硅，需要额外的工艺去除，或者在后续刻蚀形成沟槽的工艺中再去除；采用物理气相沉积，比如溅射，在所述盲孔101填充满导电材料，所述导电材料可以为铝、钨、金、铂等金属，或采用电镀工艺在所述盲孔101填充满铜；形成导电插塞102。
需要说明的是，在其他实施例中，如果采用的基底材料为不导电材料，比如玻璃，则无需在盲孔的侧壁形成钝化层，可以直接在盲孔填充满导电材料，形成导电插塞。
请参考图6，在导电插塞102表面形成导电凸块104。
所述导电凸块104凸出所述基板100的第一表面I，且所述导电凸块104用于电连接待封装芯片的焊球，避免焊球直接与导电插塞102电连接粘附效果差的缺点。
所述导电凸块104的材料为金属，比如为铜、铝、金、铂等，所述导电凸块104的形成步骤包括：提供金属板(未图示)，所述金属板可以为铜板、铝板、金板或铂板；将所述金属板与所述基板100的第一表面I键合；采用去除工艺去除部分金属板，保留位于导电插塞102表面的金属板，形成导电凸块104。
所述导电凸块104也可以采用溅射形成金属厚膜，然后对所述金属厚膜进行蚀刻形成；或直接在所述导电插塞102表面电镀形成。
还需要说明的是，为了便于后续与待封装芯片电连接，所述导电凸块104表面还可以形成凸点或焊球，本领域的技术人员可以根据实际工艺需要选择是否形成凸点或焊球，在这里特意说明，不应过分限制本发明的保护范围。
请参考图7，沿所述第二表面II进行刻蚀形成凹槽110，所述凹槽110完全暴露出导电插塞102底部的导电材料。
所述凹槽110用于与之前步骤形成的盲孔101一起，为形成贯穿所述基板100导电线路提供通道。
所述凹槽110的形成步骤为：在所述第二表面II形成光刻胶(未图示)；采用掩膜板对所述光刻胶进行曝光显影，形成光刻胶图形，所述光刻胶图形要能够使得后续形成的凹槽110完全暴露出导电插塞102底部的导电材料；以所述光刻胶图形为掩膜，刻蚀所述基板100，直至完全暴露出导电插塞102底部的导电材料；需要说明的是，若之前形成钝化层103的工艺步骤中没有去除盲孔101底部的钝化层，则可以在刻蚀形成凹槽110的步骤中一并去除，以节约工艺步骤。
需要说明的是，凹槽110的剖面形状可以为矩形或者梯形，所述凹槽110的剖面为所述基板的第一表面垂直的面。
较优地，凹槽110的剖面形状为梯形，具体为：沿第二表面至第一表面方向，所述凹槽110的横截面积依次减小。凹槽110的剖面形状为梯形能够降低后续形成再分布线路111的工艺难度，具体体现在沉积形成再分布线路111的金属层工艺难度低及刻蚀金属层形成再分布线路111的工艺难度低。
请一并参考参考图8和图9，在所述凹槽110表面和第二表面II形成对应电连接所述导电插塞102的再分布线路111。
图8为在所述凹槽110表面和第二表面II形成对应电连接所述导电插塞102的再分布线路111的剖面示意图，图9为在所述凹槽110表面和第二表面II形成对应电连接所述导电插塞102的再分布线路111的俯视图，需要说明的是图9还示出了后续步骤形成的凸点。
所述再分布线路111用于与对应的所述导电插塞102电连接，并延伸至接触面较大的第二表面II，使得后续与PCB焊接时，焊接难度低。
在本实施例中，以基板100的材料为硅做示范性说明，所述再分布线路111的形成步骤包括：
参考图8，在所述凹槽110表面和第二表面II形成绝缘层120，所述绝缘层120用于电学隔离后续形成的再分布线路111和基板100，需要说明的是，在其他实施例中，如果基板100采用的材料为绝缘材料，比如玻璃，则不需要额外形成绝缘层120；
对所述绝缘层120进行部分刻蚀，形成暴露出所述导电插塞102底部的开口(未标识)；所述开口的形成工艺可以采用光刻或者激光穿孔。
在所述绝缘层120表面形成金属层，所述金属层填充满所述开口，所述金属层的形成工艺为物理气相沉积，比如溅镀。
然后在所述金属层表面形成光刻胶，对所述光刻胶进行曝光显影，形成光刻胶图形，所述光刻胶图形与再分布线路111对应。
以所述光刻胶图形为掩膜，刻蚀所述金属层直至暴露出所述绝缘层120，形成所述再分布线路111。
图9为一实施例的再分布线路111的俯视图，需要说明的是，本领域的技术人员可以根据实际的需要和后续待连接的PCB板选择合理的所述再分布线路111分布，在这里特意指出，不应过分限制本发明的保护范围。
请参考图10，在所述再分布线路111表面形成保护层130。
所述保护层130用于避免所述再分布线路111暴露导致损伤以及避免所述再分布线路111氧化。
所述保护层130的形成工艺为沉积工艺或旋涂工艺。
所述保护层130的材料为树脂胶、氧化硅或氮化硅，较佳地选用树脂胶采用旋涂工艺，形成所述保护层130。
请参考图11，在位于第二表面II的保护层130形成暴露所述再分布线路111表面的开口；在所述开口暴露出的所述再分布线路111表面形成与后续连接的PCB板对应的凸点140。
所述开口用于在后续工艺中填充金属形成凸点140，在图11中只给出填充凸点140的示意图，故所述开口未标识。
所述开口的工艺为光刻工艺，在这里不再赘述。
在形成开口后，在所述开口暴露出的所述再分布线路111表面形成与后续连接的PCB板对应的凸点140，所述凸点140与PCB板的焊点位置对应。
请参考图12，在所述凹槽110内填充绝缘材料150。
所述绝缘材料150与直至与第二表面齐平或者仍然形成有一凹槽。
在本实施例中，以所述绝缘材料150与直至与第二表面齐平为例作示范性说明。
所述绝缘材料150与PCB板热膨胀系数相差小的材料，比如为树脂胶或光刻胶。
在所述凹槽110内填充绝缘材料150能够降低本实施例的转接封装结构与PCB板的热膨胀系数，在后续与PCB板连接后，降低了由于热膨胀系数不匹配造成的应力，提高产品的可靠性。
需要说明的是，所述绝缘材料150与直至与第二表面齐平，在后续与PCB板连接后热膨胀系数不匹配效果佳，若所述绝缘材料150填充凹槽后依然形成有凹槽，且所述凹槽位置与待封装芯片对应，在后续形成多层堆叠封装结构时，所述待封装芯片可以卡在凹槽中，减小封装结构的体积。
本发明实施例的转接封装结构形成方法不需要刻蚀较大宽长比的沟槽，也不需对基板100进行减薄，在降低工艺难度的同时还能保证形成的转接封装结构的质量，并且，本发明实施例的转接封装结构形成方法在基板100的一面形成再分布线路111，降低整体的转接封装结构热膨胀系数差异，此外，本发明实施例在凹槽110内填入与PCB板热膨胀系数相差小的材料，在后续与PCB板连接后，降低了由于热膨胀系数不匹配造成的应力，提高产品的可靠性。
依照上述的转接封装结构形成方法形成的转接封装结构，请参考图12，包括：
基板100，所述基板100具有第一表面I和与第一表面I相对的第二表面II(图12中没有显示出II)；
位于基板100第一表面I一侧的导电插塞102，所述导电插塞102包括：位于基板第一表面一侧的盲孔(未在图12中标识)，位于盲孔侧壁的钝化层103，填充满所述盲孔的导电材料；
位于基板100第二表面II一侧的凹槽(未在图12中标识)，所述凹槽完全暴露出导电插塞102底部的导电材料；
位于导电插塞102表面的导电凸块104；
位于所述凹槽表面和第二表面II的绝缘层120；
位于所述绝缘层120表面且与导电插塞102电连接的再分布线路111；
覆盖所述再分布线路111的保护层130；
位于第二表面II的保护层130内、所述再分布线路111表面的凸点140，且所述凸点140位置与后续连接的PCB板对应；
填充满所述凹槽的绝缘材料150。
本发明实施例提供的转接封装结构导电插塞内部没有空洞，导电性能优异，本发明实施例提供的转接封装结构简单，良率高，且本发明实施例提供的转接封装结构再分布线路位于基板的一侧，与后续的印刷电路板热膨胀系数相差较小。
进一步的，所述凹槽内填充满绝缘材料，后续与PCB连接后，降低了由于热膨胀系数不匹配造成的应力，提高产品的可靠性。
本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (13)

1.一种转接封装结构形成方法，其特征在于，包括：
提供基板，所述基板具有第一表面和与第一表面相对的第二表面；
沿所述第一表面对所述基板进行刻蚀，形成多个盲孔，所述盲孔深度小于基板厚度，所述盲孔位置与待封装芯片对应；
在所述盲孔填充满导电材料，形成导电插塞；
沿所述第二表面对所述基板进行刻蚀，形成凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；
在所述凹槽表面和第二表面形成对应电连接所述导电插塞的再分布线路。
2.如权利要求1所述的转接封装结构形成方法，其特征在于，还包括：在导电插塞表面形成导电凸块；在所述再分布线路表面形成保护层；在位于第二表面的保护层内形成暴露所述再分布线路表面的开口；在所述开口暴露出的所述再分布线路表面形成与后续连接的PCB板对应的凸点。
3.如权利要求1所述的转接封装结构形成方法，其特征在于，还包括：在所述凹槽内填充满绝缘材料。
4.如权利要求3所述的转接封装结构形成方法，其特征在于，所述绝缘材料为与后续连接的PCB板热膨胀系数匹配的材料。
5.如权利要求4所述的转接封装结构形成方法，其特征在于，所述绝缘材料为树脂胶或光刻胶。
6.如权利要求1所述的转接封装结构形成方法，其特征在于，所述凹槽剖面为矩形或者梯形。
7.如权利要求6所述的转接封装结构形成方法，其特征在于，当所述凹槽的剖面为梯形时，沿第二表面至第一表面方向，所述凹槽的横截面积依次减小。
8.如权利要求1所述的转接封装结构形成方法，其特征在于，所述基板材料为硅或玻璃。
9.如权利要求1所述的转接封装结构形成方法，其特征在于，当所述基板材料为硅时，还包括：在所述盲孔侧壁形成钝化层；在所述凹槽和基板第二表面与再分布电路之间形成绝缘层。
10.一种转接封装结构，包括：
基板，所述基板具有第一表面和与第一表面相对的第二表面；
其特征在于，还包括：
位于基板第一表面一侧的导电插塞，所述导电插塞包括：位于基板第一表面一侧的盲孔，填充满所述盲孔的导电材料；
位于基板第二表面一侧的凹槽，所述凹槽完全暴露出导电插塞底部的导电材料；
位于导电插塞表面的导电凸块；
仅位于凹槽表面和第二表面且与导电插塞电连接的再分布线路；
覆盖所述再分布线路的保护层；
位于第二表面的保护层内、所述再分布线路表面的凸点，且所述凸点位置与后续连接的PCB板对应；
填充满所述凹槽的绝缘材料，所述绝缘材料为与后续连接的PCB板热膨胀系数匹配的材料。
11.如权利要求10所述的转接封装结构，其特征在于，所述绝缘材料为树脂胶或光刻胶。
12.如权利要求10所述的转接封装结构，其特征在于，所述基板材料为硅或玻璃。
13.如权利要求10所述的转接封装结构，其特征在于，当所述基板材料为硅时，还包括：位于盲孔侧壁的钝化层；位于所述凹槽和基板第二表面与再分布电路之间的绝缘层。
CN201210041019.1A 2012-02-22 2012-02-22 转接封装结构及其形成方法 Active CN102543782B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210041019.1A CN102543782B (zh) 2012-02-22 2012-02-22 转接封装结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210041019.1A CN102543782B (zh) 2012-02-22 2012-02-22 转接封装结构及其形成方法

Publications (2)

Publication Number Publication Date
CN102543782A CN102543782A (zh) 2012-07-04
CN102543782B true CN102543782B (zh) 2014-06-04

Family

ID=46350350

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210041019.1A Active CN102543782B (zh) 2012-02-22 2012-02-22 转接封装结构及其形成方法

Country Status (1)

Country Link
CN (1) CN102543782B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107221505A (zh) * 2017-06-29 2017-09-29 华进半导体封装先导技术研发中心有限公司 一种芯片封装方法
CN110491831B (zh) * 2019-07-26 2022-06-14 福建省福联集成电路有限公司 一种制作通孔的方法及制得的器件
CN111524464B (zh) * 2020-06-11 2022-10-28 厦门通富微电子有限公司 一种显示装置
CN113964081A (zh) * 2020-07-21 2022-01-21 长鑫存储技术有限公司 半导体结构及其形成方法
CN113078149B (zh) * 2021-03-12 2023-11-10 上海易卜半导体有限公司 半导体封装结构、方法、器件和电子产品

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6522014B1 (en) * 2000-09-27 2003-02-18 International Business Machines Corporation Fabrication of a metalized blind via
JP5139347B2 (ja) * 2009-02-18 2013-02-06 新光電気工業株式会社 電子部品装置及びその製造方法

Also Published As

Publication number Publication date
CN102543782A (zh) 2012-07-04

Similar Documents

Publication Publication Date Title
CN103178032B (zh) 使用穿透硅通道的半导体封装方法
US8999759B2 (en) Method for fabricating packaging structure having embedded semiconductor element
US7416963B2 (en) Manufacturing method of semiconductor device
US8841751B2 (en) Through silicon vias for semiconductor devices and manufacturing method thereof
CN102790017B (zh) 半导体部件和制造半导体部件的方法
US20090121323A1 (en) Semiconductor device and method of fabricating the same
CN102543905B (zh) 半导体封装件及其制造方法
CN102543782B (zh) 转接封装结构及其形成方法
JP2008515192A (ja) エッチング処理されたリードフレームを用いる再分散型ハンダパッド
JP2009010311A (ja) スルーシリコンビアスタックパッケージ及びその製造方法
US7163841B2 (en) Method of manufacturing circuit device
CN102484095B (zh) 半导体衬底中的通孔及导电布线层
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
CN104538318A (zh) 一种扇出型圆片级芯片封装方法
TW201631701A (zh) 以聚合物部件爲主的互連體
CN102652358A (zh) 基于面板的引线框封装方法和装置
US8723313B2 (en) Semiconductor package structure and method for manufacturing the same
KR20020012061A (ko) 웨이퍼 레벨 스택 패키지 및 그의 제조 방법
US10229891B2 (en) Chip embedding package with solderable electric contact
TWI459514B (zh) A substrate for selectively exposing a solder for an integrated circuit package and a method of manufacturing the same
KR101095055B1 (ko) 반도체 소자의 제조 방법
US11373932B2 (en) Semiconductor packages including through holes and methods of fabricating the same
US20090168380A1 (en) Package substrate embedded with semiconductor component
CN102543776B (zh) 形成焊垫再分布的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant