JP2009010311A - スルーシリコンビアスタックパッケージ及びその製造方法 - Google Patents

スルーシリコンビアスタックパッケージ及びその製造方法 Download PDF

Info

Publication number
JP2009010311A
JP2009010311A JP2007286725A JP2007286725A JP2009010311A JP 2009010311 A JP2009010311 A JP 2009010311A JP 2007286725 A JP2007286725 A JP 2007286725A JP 2007286725 A JP2007286725 A JP 2007286725A JP 2009010311 A JP2009010311 A JP 2009010311A
Authority
JP
Japan
Prior art keywords
silicon via
package
metal wiring
metal
stack package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007286725A
Other languages
English (en)
Other versions
JP5118942B2 (ja
Inventor
冠 鎬 ▲鄭▼
Qwan Ho Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of JP2009010311A publication Critical patent/JP2009010311A/ja
Application granted granted Critical
Publication of JP5118942B2 publication Critical patent/JP5118942B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05601—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05611—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13025—Disposition the bump connector being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】軽量かつ小形で電気的連結が優秀なスルーシリコンビアスタックパッケージ及びその製造方法を提供する。
【解決手段】スルーシリコンビアスタックパッケージは、互いにスタックされる少なくとも２つ以上のパッケージユニットを含み、前記パッケージユニットは、半導体チップと、前記半導体チップの内部に少なくとも１つ以上形成されたスルーシリコンビアと、前記半導体チップの上面に、前記スルーシリコンビアの上面一側領域と接触するように形成された第１金属配線と、前記半導体チップの下面に、前記スルーシリコンビアの下面他側領域と接触するように形成された第２金属配線と、を含み、前記上部に位置するパッケージユニットの第２金属配線と下部に位置するパッケージユニットの第１金属配線とはそれぞれ下部及び上部パッケージユニットのスルーシリコンビア上部及び下部他側及び一側面に接触するようにスタックされることを特徴とする。
【選択図】 図３

Description

本発明はスタックパッケージに関し、より詳細には、軽量かつ小形で電気的連結が優秀なスルーシリコンビアスタックパッケージ及びその製造方法に関するものである。
半導体集積素子に対するパッケージング技術は小型化及び高容量化に対する要求によって持続的に発展しており、最近には小型化及び高容量化と実装効率性を満足させることができるスタックパッケージ（Stack package）に対する多様な技術が開発されている。
半導体産業で言う“スタック”とは、少なくとも２個以上の半導体チップまたはパッケージを垂直に積み上げる技術であり、メモリー素子の場合、半導体集積工程で具現可能なメモリー容量より大きいメモリー容量を有する製品を具現することができ、実装面積使用の効率性を高めることができる。
スタックパッケージは製造技術によって個別半導体チップをスタックした後、一度にスタックされた半導体チップをパッケージングする方法と、パッケージングされた個別半導体チップをスタックして形成する方法で分類することができ、前記スタックパッケージは金属ワイヤまたはスルーシリコンビアなどを通じて電気的に連結される。
図１は、従来の金属ワイヤを利用したスタックパッケージを示す断面図である。
図１に示すように、金属ワイヤを利用したスタックパッケージ１００は少なくとも２個以上の半導体チップ１１０が基板１３０上に接着剤１１４を介してスタックされ、前記各チップ１１０と基板１３０が金属ワイヤ１１６を通じて電気的に連結される。
図１で、未説明の参照符号１１２はボンディングパッドを、１３２は接続パッドを、１３４はボールランドを、１４０はソルダボールを、１７０は封止剤をそれぞれ示す。
しかし、従来の金属ワイヤを利用したスタックパッケージは金属ワイヤを通じて電気的な信号交換が行われるので速度が遅くて、多くの数のワイヤが使用されて各チップに電気的特性劣化が発生する。また、金属ワイヤを形成するために基板に追加面積が要求されてパッケージの大きさが増加して、各チップのボンディングパッドにワイヤボンディングをするためのギャップ（Gap）が要求されるのでパッケージの全体高さが高くなる。
これに、金属ワイヤを利用したスタックパッケージでの問題を克服すると共に、スタックパッケージの電気的な特性劣化防止及び小型化が可能になるようにスルーシリコンビア（Through silicon via：ＴＳＶ）を利用したスタックパッケージ構造が提案された。
図２は、従来のスルーシリコンビアを利用したスタックパッケージを示す断面図である。
図２に示すように、スルーシリコンビアを利用したスタックパッケージ２００は基板２３０上に、内部にスルーシリコンビア２１６が形成された半導体チップ２１０が前記各スルーシリコンビア２１６が対応するようにスタックされる。
図２で、未説明の参照符号２１２は絶縁膜を、２１４は金属シード膜を、２３２は接続パッドを、２３４はボールランドを、２４０はソルダボールをそれぞれ示す。
前記スルーシリコンビアを利用したスタックパッケージは電気的な連結がスルーシリコンビアを通じて行われることで電気的な劣化が防止されて半導体チップの動作速度を向上することができ、小型化が可能である。
しかし、スルーシリコンビアを利用したスタックパッケージの場合、スタックされる半導体チップが各半導体チップの上部で小さな表面積で突き出された形象のスルーシリコンビアによって電気的に連結されるからスタックされる半導体チップのスルーシリコンビアの間に正確な整列が難しい。そして、突き出された形象のスルーシリコンビアと金属配線が積層される形態で形成されてパッケージの厚さが増加する。
本発明は、軽量かつ小形で電気的連結が優秀なスルーシリコンビアスタックパッケージ及びその製造方法を提供する。
一実施形態において、スルーシリコンビアスタックパッケージは、互いにスタックされる少なくとも２つ以上のパッケージユニットを含み、前記パッケージユニットは、半導体チップと、該半導体チップの内部に少なくとも１つ以上形成されたスルーシリコンビアと、前記半導体チップの上面に、前記スルーシリコンビアの上面一側領域と接触するように形成された第１金属配線と、前記半導体チップの下面に、前記スルーシリコンビアの下面他側領域と接触するように形成された第２金属配線と、を含み、前記上部に位置するパッケージユニットの第２金属配線と下部に位置するパッケージユニットの第１金属配線とはそれぞれ下部及び上部パッケージユニットのスルーシリコンビア上部及び下部他側及び一側面に接触するようにスタックされることを特徴とする。
前記スルーシリコンビアと第１及び第２金属配線とは、銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちでいずれか一つで、またはこれらのうちで少なくとも１つ以上でなされた合金で形成される。
前記第１金属配線と前記スルーシリコンビアとは、一体的に形成される。
前記下部パッケージユニットの上面に形成された第１金属配線と前記上部パッケージユニットの下面に形成された第２金属配線とは対応する面が互いに接する。
前記第２金属配線と第１金属配線は、底辺が互いに接する半円形状をなす。
前記第１及び第２金属配線は、同一の厚さで形成される。
前記上部パッケージユニット下面の第２金属配線と前記下部パッケージユニット上面の第１金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結される。
前記スタックされたパッケージユニットの間に充填された充填材をさらに含む。
前記スタックされた最上部パッケージユニットの上面に形成されたキャッピング膜をさらに含む。
他の実施形態で、スルーシリコンビアスタックパッケージの製造方法は、半導体チップに少なくとも１つ以上の溝を形成する工程と、前記溝の内部に金属膜を形成すると共に前記金属膜の上面一側領域と接触するように第１金属配線を形成する工程と、前記金属膜の下部が露出するように前記半導体チップの後面を除去してスルーシリコンビアを形成する工程と、前記半導体チップの下面に前記スルーシリコンビアの下面他側領域と接触するように第２金属配線を形成してパッケージユニットを形成する工程と、前記形成された少なくとも２つ以上のパッケージユニットをスタックする工程と、を含み、前記パッケージユニットは、上部に位置するパッケージユニットの第２金属配線と下部に位置するパッケージユニットの第１金属配線とがそれぞれ下部及び上部パッケージユニットのスルーシリコンビア上部及び下部に接触するようにスタックされることを特徴とする。
前記金属膜及び第１金属配線を形成する工程は、前記溝の側壁に絶縁膜を形成する工程と、前記絶縁膜を含んだ半導体チップ上に第１金属シード膜を形成する工程と、前記溝の内部が充填されるように前記第１金属シード膜上に金属膜を形成する工程と、及び前記金属膜及び第１金属シード膜をパターニングする工程と、を含む。
前記第２金属配線を形成する工程は、前記スルーシリコンビアを含んだ半導体チップの下面に第２金属シード膜を形成する工程と、前記第２金属シード膜上に金属膜を形成する工程と、前記金属膜及び第２金属シード膜をパターニングする工程と、を含む。
前記スルーシリコンビアと第１金属配線及び第２金属配線とは、銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちでいずれか一つ、または、これらのうちで少なくとも１つ以上でなされた合金で形成する。
前記下部パッケージユニットの上面に形成された第１金属配線と前記上部パッケージユニットの下面に形成された第２金属配線とは対応する面が互いに接するように形成する。
前記第２金属配線と第１金属配線は底辺が互いに接する半円形状をなすように形成する。
前記第１及び第２金属配線は同一の厚さで形成する。
前記上部パッケージユニット下面の第２金属配線と前記下部パッケージユニット上面の第１金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されるようにする。
前記パッケージユニットをスタックする工程後、前記スタックされたパッケージユニットの間に充填材を充填する工程をさらに含む。
前記パッケージユニットをスタックする工程後、前記スタックされた最上部パッケージユニットの上面にキャッピング膜を形成する工程をさらに含む。
前記溝を形成する工程ないし前記パッケージユニットを形成する工程はウェハーレベルで実施される。
本発明では、面接触による方法でスルーシリコンビアスタックパッケージを形成することで、スタックされる各パッケージユニットの間に誤整列なしに正確にスタックパッケージを形成することができ、電気的連結のための接触面の高さが減ってスタックパッケージの厚さを減少させることができる。
また、本発明では、スタックされる半導体チップの間の接触面積が小さく、突出するスルーシリコンビアによる点接触の代わりに金属配線による面接触で電気的連結をなすことで優れた電気的連結が可能になって製造歩留まりを増加させることができる。
本発明は、小さな面積で突出した形態を有するスルーシリコンビアを形成していくつかの半導体チップを積層する過程で発生する誤整列とパッケージの高さ増加問題を解決する。
言い換えると、本発明はスタックパッケージを形成するために、各半導体チップにスルーシリコンビアを形成して、前記スルーシリコンビアの上下部面と接触するようにそれぞれ一側及び他側に、すなわち、反対方向に金属配線を形成する。そして、上述した構造を有する半導体チップをスタックして上部に位置する半導体チップの下部スルーシリコンビアの他側に、下部に位置する半導体チップの上部に形成された金属配線を付着する方式でスルーシリコンビアスタックパッケージを形成する。
したがって、本発明ではスタックされる各半導体チップの間に誤整列なしに正確にスタックパッケージを形成することができ、電気的連結のための接触面の高さが減ってスタックパッケージの厚さを減少させることができる。また、本発明ではスタックされる半導体チップの間の接触面積は小さく、突出するスルーシリコンビアによる点接触の代わりに金属配線による面接触で電気的連結をなすことで、優れた電気的連結が可能になって製造歩留まりを増加させることができる。
以下では本発明の実施形態によるスルーシリコンビアスタックパッケージを詳しく説明する。
図３は、本発明の実施形態によるスルーシリコンビアスタックパッケージを示す断面図である。
図３に示すように、本発明によるスルーシリコンビアスタックパッケージ３００は基板３３０上にスルーシリコンビア３１６及び金属配線３１８、３２０が具備された少なくとも２つ以上のパッケージユニット３６０がスタックされて形成される。
前記パッケージユニット３６０は、半導体チップ３１０の内部に少なくとも１つ以上のスルーシリコンビア３１６が形成されており、前記半導体チップ３１０の上面に前記スルーシリコンビア３１６の上面一側領域と接触するように第１金属配線３１８が形成され、前記半導体チップ３１０の下面に前記スルーシリコンビア３１６の下面他側領域と接触するように第２金属配線３２０が形成されている。
前記第１及び第２金属配線３１８、３２０は多様な形態で形成され、好ましくは、互いに反対方向に向く半円形状をなすパッドの形態、すなわち、相互の底辺が向かい合う形態で半導体チップ３１０の上面及び下面に形成され、スタックパッケージを形成するために同一な高さで形成されている。
前記パッケージユニット３６０は上部に位置するパッケージユニット３６０の下面に形成された第２金属配線３２０と下部に位置するパッケージユニット３６０の上面に形成された第１金属配線３１８がそれぞれ下部及び上部パッケージユニット３６０のスルーシリコンビア３１６上部及び下部に接触するようにスタックされてソルダ（図示せず）を媒介してスルーシリコンビアスタックパッケージを形成する。よって、各パッケージユニット３６０に形成された第１及び第２金属配線３１８、３２０はスタック時、相互重ならないように、すなわち、スタックパッケージの形成時、第１及び第２金属配線３１８、３２０は前記上部及び下部のパッケージユニット３６０に具備された各スルーシリコンビア３１６に付着する時に円形の形態をなすように形成される。
前記パッケージユニット３６０のスルーシリコンビア３１６と第１金属配線３１８はメッキ工程によって一体的に形成され、前記スルーシリコンビア３１６及び第１金属配線３１８と第２金属配線３２０の下部には金属シード膜３１４、３１４ａが具備されて、前記スルーシリコンビア３１６を囲む金属シード膜３１４、３１４ａの側壁には絶縁膜３１２が形成されている。
前記第１及び第２金属配線３１８、３２０と金属シード膜３１４、３１４ａは銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちいずれか１つで、またはこれらのうちで少なくとも１つ以上でなされた合金で形成される。
前記スタックされたパッケージユニット３６０を外部と電気的に連結するために、前記スタックされたパッケージユニット３６０は上面に多数の接続パッド３３２を具備し、下面に外部接続端子、例えば、ソルダボール３４０が付着するボールランド３３４が具備された基板３３０上に実装される。この時、スタックされた最下部パッケージユニット３６０の第２金属配線３２０は前記基板３３０の接続パッド３３２とソルダを媒介して電気的に連結される。
前記スタックされたパッケージユニット３６０を外部環境から保護するために、スタックされたパッケージユニット３６０の間及び前記スタックされた最下部パッケージユニットと基板３３０との間にはそれぞれ第１充填材３５２、第２充填材３５４が形成されて、スタックされた最上部パッケージユニット上にはキャッピング膜３５０が形成される。前記第１及び第２充填材３５２、３５４は非導電性ペースト（Non conductive paste）または非導電性フィルム（Non conductive film）が使用されて、これは前記パッケージユニット３６０の間及びスタックされた最下部パッケージユニットと基板との間を物理的に付着する役割もする。
一方、図示しなかったが、前記第１及び第２金属配線が同一の方向、すなわち、一方向に形成されたパッケージユニットを設けて、これとスタックされるパッケージユニットには反対方向に形成されると共に第１及び第２金属配線が同一の方向に形成されたパッケージユニットをスタックしてスルーシリコンビアスタックパッケージを形成することができる。
このように、本発明によるスルーシリコンビアスタックパッケージは面接触による各パッケージユニットをスタックして形成することで、各パッケージユニットの間に誤整列なしに正確にスタックパッケージを形成することができ、電気的連結のための接触面の高さが減ってスタックパッケージの厚さを減少させることができる。
また、スタックされる半導体チップの間の接触面積が小さく、突出するスルーシリコンビアによる点接触の代わりに金属配線による面接触で電気的連結をなすことで優れた電気的な連結が可能になって製造歩留まりを増加させることができる。
図４Ａ〜図４Ｆは、本発明の実施形態によるスルーシリコンビアスタックパッケージの製造方法を説明するために示す工程別断面図である。
図４Ａを参照すると、製造工程が完了した多数の半導体チップでなされたウェハー３１０ａに前記ウェハー３１０ａが貫通しない深さで多数の溝Ｔを形成する。
図４Ｂを参照すると、前記溝Ｔの表面を含んだ前記ウェハー３１０ａの上面に絶縁膜を形成した後、エッチバック工程を実施して前記溝Ｔの側壁に絶縁膜３１２を残留させる。
図４Ｃを参照すると、前記側壁に絶縁膜３１２が形成された溝Ｔの側壁を含んでウェハー３１０ａ上に第１金属シード膜３１４を形成する。前記第１金属シード膜３１４は公知された技術を利用して銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちいずれか１つで、またはこれらのうちで少なくとも１つ以上でなされた合金で形成される。
図４Ｄを参照すると、前記第１金属シード膜３１４が形成されたウェハー３１０ａ上にメッキ工程を実施して前記溝Ｔの内部が充填されるように金属膜を形成する。前記パターニング工程を実施して前記金属膜及び第１金属シード膜３１４を除去して前記各半導体チップ３１０の内部にスルーシリコンビア３１６及び前記スルーシリコンビア３１６の上部一側面と連結されるように半円形態の第１金属配線３１８を形成する。前記第１金属配線３１８は銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちいずれか１つで、またはこれらのうちで少なくとも１つ以上でなされた合金で形成される。
前記金属膜のパターニングの前に前記ウェハー上の金属膜にエッチバック工程を実施してスタックパッケージを形成するために要求される厚さで金属膜の高さを低めた後、パターニング工程を実施して第１金属配線３１８を形成することができる。
図４Ｅを参照すると、前記ウェハー下面でグラインディング（Grinding）工程を実施して前記ウェハー３１０ａの下面で前記スルーシリコンビア３１６の下面を露出させる。前記露出するスルーシリコンビア３１６の下面は前記ウェハー３１０ａ下面と面一となるようにグラインディングを実施する。前記ウェハー３１０ａの下面全体に第２金属シード膜３１４ａを形成し、前記第２金属シード膜３１４ａ上にメッキ工程を実施して金属膜を形成した後、パターニング工程を実施して前記スルーシリコンビア３１６の下部他側面と連結される第２金属配線３２０を形成して多数のパッケージユニット３６０を完成する。
前記第２金属配線３２０は第１金属配線３１８と反対方向に向く半円の形態で形成されて、前記第２金属配線３２０は第１金属配線３１８と半円の底面が向かい合う形態で形成される。前記第２金属シード膜３１４ａ及び第２金属配線３１８は銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちでいずれか１つで、またはこれらのうちで少なくとも１つ以上でなされた合金で形成される。
図４Ｆを参照すると、前記スルーシリコンビア３１６と第１及び第２金属配線３１８、３２０が形成された半導体チップ３１０を具備した少なくとも２つ以上のウェハー３１０ａをスタックする。前記ウェハー３１０ａのスタックは上部パッケージユニット３６０の下部第２金属配線３２０が下部パッケージユニット３６０のスルーシリコンビア３１６に付着すると共に、下部パッケージユニット３６０の上部第１金属配線３１８が上部パッケージユニット３６０のスルーシリコンビア３１６に付着する方式でなされる。前記第１及び第２金属配線３１８、３２０と各パッケージユニット３６０のスルーシリコンビア３１６の間はソルダ（図示せず）によって電気的に付着する。
前記第１及び第２金属配線３１８、３２０が付着した領域を除いた各ウェハー３１０ａの間には各ウェハー３１０ａを保護及び物理的な付着のために非導電性ペースト（Non conductive paste：ＮＣＰ）または非導電性フィルム（Non conductive film）でなされた第１充填材３５２が充填される。引き継いで、前記スタックされた最上部パッケージユニット３６０上には電気的絶縁のためにキャッピング膜３５０を形成する。
図４Ｇを参照すると、前記スタックされたパッケージユニット３６０をチップレベルで分離した後、上面に接続パッド３３２と下面にボールランド３３４を具備した基板３３０上にチップレベルのスタックされたパッケージユニット３６０らを実装する。前記スタックされた最下部パッケージユニット３６０の第２金属配線３２０は前記基板３３０の接続パッド３３２に対応してソルダ（図示せず）を媒介して付着して、前記スタックされた最下部パッケージユニット３６０と基板３３０の間にはジョイント部の信頼性向上のために非導電性ペースト（Non conductive paste：ＮＣＰ）または非導電性フィルム（Non conductive film）でなされた第２充填材３５４が充填される。前記基板３３０のボールランド３３４に外部接続端子としてソルダボール３４０を付着する。
図５は、本発明の他の実施形態によるスタックパッケージを示す断面図である。
図５に示すように、本発明の他の実施形態によるスタックパッケージ４００は、上述した図３のようにパッケージユニット４６０をスタックするが、前記第１充填材、第２充填材及びキャッピング膜の代わりに、スタックされた少なくとも２つ以上のパッケージユニット４６０の間、スタックされた最下部パッケージユニット４６０と基板４３０との間、及びスタックされた最上部パッケージユニット上部を含んで前記基板４３０上面を覆うように封止部４７０が形成される。
言い替えると、本発明の他の実施例によるスタックパッケージは、上述した図４Ａ〜図４Ｅの第１充填材及びキャッピング膜の形成前までと同一な方法でパッケージユニット４６０をスタックして、前記基板４３０上に前記スタックされたパッケージユニット４６０を付着する。その後、電気的絶縁及びジョイント部の信頼性向上のために前記スタックされたパッケージユニット４６０の間、スタックされた最上部パッケージユニット４６０、及び最下部パッケージユニット４６０と基板４３０との間を含んで前記基板４３０の上面を覆うように封止部４７０を形成して製造する。
併せて、図示しなかったが、本発明は上述した図３または図５でのスタックパッケージと同一な構造を有するようにパッケージユニットをスタックするが、外部との電気的連結のために基板を使わないで、スタックされた最下部半導体チップの下部に再配列層を形成した後、前記再配列層に外部接続端子を付着する方法でスタックパッケージを形成してスタックパッケージを構成することができる。
以上でのように、本発明は面接触による方法でスルーシリコンビアスタックパッケージを形成することで、スタックされる各パッケージユニットの間に誤整列なしに正確にスタックパッケージを形成することができ、電気的連結のための接触面の高さが減ってスタックパッケージの厚さを減少させることができる。
また、スタックされる半導体チップの間に小さな面積は突き出されたスルーシリコンビアによる点接触の代わりに金属配線による面接触で電気的連結をなすことで優れた電気的連結が可能になって製造歩留まりを増加させることができる。
以上、ここでは本発明を特定実施例に関して図示して説明したが、本発明がそれに限定されるものではなく、特許請求の範囲に開示されたような本発明の精神および分野を逸脱しない範囲内で、本発明を多様に修正及び変形することができるということを当業者は容易に理解するであろう。
従来の金属ワイヤを利用したスタックパッケージを示す断面図である。 従来のスルーシリコンビアを利用したスタックパッケージを示す断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを示す断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の実施形態に従うスルーシリコンビアスタックパッケージを説明するために示す工程別断面図である。 本発明の他の実施形態に従うスルーシリコンビアスタックパッケージを示す断面図である。
符号の説明
３００，４００ スルーシリコンビアスタックパッケージ
３１０ 半導体チップ
３１０ａ ウェハー
３１２ 絶縁膜
３１４，３１４ａ 金属シード膜
３１６ スルーシリコンビア
３１８ 第１金属配線
３２０ 第２金属配線
３３０，４３０ 基板
３３２ 接続パッド
３３４ ボールランド
３５０ キャッピング膜
３５２ 第１充填材
３５４ 第２充填材
３６０，４６０ パッケージユニット
４７０ 封止部
Ｔ 溝

Claims (20)

  1. 互いにスタックされる少なくとも２つ以上のパッケージユニットを含み、
    前記パッケージユニットは、
    半導体チップと、
    前記半導体チップの内部に少なくとも１つ以上形成されたスルーシリコンビアと、
    前記半導体チップの上面に、前記スルーシリコンビアの上面一側領域と接触するように形成された第１金属配線と、
    前記半導体チップの下面に、前記スルーシリコンビアの下面他側領域と接触するように形成された第２金属配線と、を含み、
    前記上部に位置するパッケージユニットの第２金属配線と下部に位置するパッケージユニットの第１金属配線とはそれぞれ下部及び上部パッケージユニットのスルーシリコンビア上部及び下部他側及び一側面に接触するようにスタックされることを特徴とするスルーシリコンビアスタックパッケージ。
  2. 前記スルーシリコンビアと第１及び第２金属配線とは、銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちでいずれか１つで、またはこれらのうちの少なくとも１つ以上でなされた合金で形成されることを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  3. 前記第１金属配線と前記スルーシリコンビアとは、一体的に形成されることを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  4. 前記下部パッケージユニットの上面に形成された第１金属配線と前記上部パッケージユニットの下面に形成された第２金属配線とは対応する面が互いに接することを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  5. 前記第２金属配線と第１金属配線は底辺が互いに接する半円形状をなすことを特徴とする請求項４に記載のスルーシリコンビアスタックパッケージ。
  6. 前記第１及び第２金属配線は、同一の厚さで形成されることを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  7. 前記上部パッケージユニット下面の第２金属配線と前記下部パッケージユニット上面の第１金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されることを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  8. 前記スタックされたパッケージユニットの間に充填された充填材をさらに含むことを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  9. 前記スタックされた最上部パッケージユニットの上面に形成されたキャッピング膜をさらに含むことを特徴とする請求項１に記載のスルーシリコンビアスタックパッケージ。
  10. 半導体チップに少なくとも１つ以上の溝を形成する工程と、
    前記溝の内部に金属膜を形成すると共に前記金属膜の上面一側領域と接触するように第１金属配線を形成する工程と、
    前記金属膜の下部が露出するように前記半導体チップの後面を除去してスルーシリコンビアを形成する工程と、
    前記半導体チップの下面に前記スルーシリコンビアの下面他側領域と接触するように第２金属配線を形成してパッケージユニットを形成する工程と、
    前記形成された少なくとも２つ以上のパッケージユニットをスタックする工程と、を含み、
    前記パッケージユニットは、上部に位置するパッケージユニットの第２金属配線と下部に位置するパッケージユニットの第１金属配線とがそれぞれ下部及び上部パッケージユニットのスルーシリコンビア上部及び下部に接触するようにスタックされることを特徴とするスルーシリコンビアスタックパッケージの製造方法。
  11. 前記金属膜及び第１金属配線を形成する工程は、
    前記溝の側壁に絶縁膜を形成する工程と、
    前記絶縁膜を含んだ半導体チップ上に第１金属シード膜を形成する工程と、
    前記溝の内部が充填されるように前記第１金属シード膜上に金属膜を形成する工程と、
    前記金属膜及び第１金属シード膜をパターニングする工程と、
    を含むことを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  12. 前記第２金属配線を形成する工程は、
    前記スルーシリコンビアを含んだ半導体チップの下面に第２金属シード膜を形成する工程と、
    前記第２金属シード膜上に金属膜を形成する工程と、
    前記金属膜及び第２金属シード膜をパターニングする工程と、
    を含むことを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  13. 前記スルーシリコンビアと第１金属配線及び第２金属配線とは、銅（Ｃｕ）、アルミニウム（Ａｌ）、スズ（Ｓｎ）、ニッケル（Ｎｉ）及び金（Ａｕ）のうちでいずれか一つ、または、これらのうちの少なくとも１つ以上でなされた合金で形成することを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  14. 前記下部パッケージユニットの上面に形成された第１金属配線と前記上部パッケージユニットの下面に形成された第２金属配線とは対応する面が互いに接するように形成することを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  15. 前記第２金属配線と第１金属配線は底辺が互いに接する半円形状をなすように形成することを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  16. 前記第１及び第２金属配線は、同一の厚さで形成することを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  17. 前記上部パッケージユニット下面の第２金属配線と前記下部パッケージユニット上面の第１金属配線とは、それぞれソルダを介して前記下部パッケージユニットのスルーシリコンビアの上面と前記上部パッケージユニットのスルーシリコンビアの下面とに物理的及び電気的に連結されることを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  18. 前記パッケージユニットをスタックする工程後、前記スタックされたパッケージユニットの間に充填材を充填する工程をさらに含むことを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  19. 前記パッケージユニットをスタックする工程後、前記スタックされた最上部にパッケージユニットの上面にキャッピング膜を形成する工程をさらに含むことを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
  20. 前記溝を形成する工程ないし前記パッケージユニットを形成する工程は、ウェハーレベルで実施されることを特徴とする請求項１０に記載のスルーシリコンビアスタックパッケージの製造方法。
JP2007286725A 2007-06-26 2007-11-02 スルーシリコンビアスタックパッケージ及びその製造方法 Expired - Fee Related JP5118942B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20070063173A KR100871382B1 (ko) 2007-06-26 2007-06-26 관통 실리콘 비아 스택 패키지 및 그의 제조 방법
KR10-2007-0063173 2007-06-26

Publications (2)

Publication Number Publication Date
JP2009010311A true JP2009010311A (ja) 2009-01-15
JP5118942B2 JP5118942B2 (ja) 2013-01-16

Family

ID=40159388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007286725A Expired - Fee Related JP5118942B2 (ja) 2007-06-26 2007-11-02 スルーシリコンビアスタックパッケージ及びその製造方法

Country Status (3)

Country Link
US (3) US7847379B2 (ja)
JP (1) JP5118942B2 (ja)
KR (1) KR100871382B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046385B1 (ko) * 2009-03-31 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
KR101059629B1 (ko) 2009-12-29 2011-08-25 하나 마이크론(주) 반도체 패키지 제조방법
US8310855B2 (en) 2009-07-29 2012-11-13 Elpida Memory, Inc. Semiconductor device
JP2014513493A (ja) * 2011-05-05 2014-05-29 インテル・コーポレーション 高性能ガラスベースの６０ＧＨｚ／ＭＭ波フェーズドアレイアンテナおよびその製造方法
US9512534B2 (en) 2009-05-18 2016-12-06 Osaka Prefecture University Public Corporation Copper filling-up method
KR20210009405A (ko) * 2012-03-08 2021-01-26 스태츠 칩팩 피티이. 엘티디. 반도체 소자 및 그 제조 방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI339881B (en) * 2007-02-15 2011-04-01 Via Tech Inc Chip package
US7948095B2 (en) * 2008-02-12 2011-05-24 United Test And Assembly Center Ltd. Semiconductor package and method of making the same
US7973310B2 (en) * 2008-07-11 2011-07-05 Chipmos Technologies Inc. Semiconductor package structure and method for manufacturing the same
JP5331427B2 (ja) * 2008-09-29 2013-10-30 株式会社日立製作所 半導体装置
US8168470B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming vertical interconnect structure in substrate for IPD and baseband circuit separated by high-resistivity molding compound
US8258010B2 (en) * 2009-03-17 2012-09-04 Stats Chippac, Ltd. Making a semiconductor device having conductive through organic vias
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US8053898B2 (en) * 2009-10-05 2011-11-08 Samsung Electronics Co., Ltd. Connection for off-chip electrostatic discharge protection
US8242604B2 (en) * 2009-10-28 2012-08-14 International Business Machines Corporation Coaxial through-silicon via
US8812879B2 (en) * 2009-12-30 2014-08-19 International Business Machines Corporation Processor voltage regulation
KR101624972B1 (ko) * 2010-02-05 2016-05-31 삼성전자주식회사 서로 다른 두께의 반도체 칩들을 갖는 멀티 칩 패키지 및 관련된 장치
KR101115455B1 (ko) * 2010-05-31 2012-02-24 주식회사 하이닉스반도체 반도체 장치
KR20120057693A (ko) * 2010-08-12 2012-06-07 삼성전자주식회사 적층 반도체 장치 및 적층 반도체 장치의 제조 방법
US8435835B2 (en) 2010-09-02 2013-05-07 Stats Chippac, Ltd. Semiconductor device and method of forming base leads from base substrate as standoff for stacking semiconductor die
TWI500134B (zh) * 2010-11-26 2015-09-11 財團法人工業技術研究院 矽穿孔基板結構及其堆疊組合
GB201108425D0 (en) 2011-05-19 2011-07-06 Zarlink Semiconductor Inc Integrated circuit package
US8829684B2 (en) 2011-05-19 2014-09-09 Microsemi Semiconductor Limited Integrated circuit package
US8623763B2 (en) * 2011-06-01 2014-01-07 Texas Instruments Incorporated Protective layer for protecting TSV tips during thermo-compressive bonding
US20130075268A1 (en) * 2011-09-28 2013-03-28 Micron Technology, Inc. Methods of Forming Through-Substrate Vias
US9076664B2 (en) * 2011-10-07 2015-07-07 Freescale Semiconductor, Inc. Stacked semiconductor die with continuous conductive vias
US8796822B2 (en) 2011-10-07 2014-08-05 Freescale Semiconductor, Inc. Stacked semiconductor devices
CN103107153B (zh) * 2011-11-15 2016-04-06 精材科技股份有限公司 晶片封装体及其形成方法
TWI469312B (zh) 2012-03-09 2015-01-11 Ind Tech Res Inst 晶片堆疊結構及其製作方法
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
KR102021077B1 (ko) 2013-01-24 2019-09-11 삼성전자주식회사 적층된 다이 패키지, 이를 포함하는 시스템 및 이의 제조 방법
US9082757B2 (en) 2013-10-31 2015-07-14 Freescale Semiconductor, Inc. Stacked semiconductor devices
US10002653B2 (en) 2014-10-28 2018-06-19 Nxp Usa, Inc. Die stack address bus having a programmable width
JP6335099B2 (ja) * 2014-11-04 2018-05-30 東芝メモリ株式会社 半導体装置および半導体装置の製造方法
KR102468773B1 (ko) * 2015-10-19 2022-11-22 삼성전자주식회사 반도체 소자
US10068879B2 (en) 2016-09-19 2018-09-04 General Electric Company Three-dimensional stacked integrated circuit devices and methods of assembling the same

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
JP2005026492A (ja) * 2003-07-03 2005-01-27 Matsushita Electric Ind Co Ltd 電気構造体の実装構造
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
US20070105304A1 (en) * 2005-09-28 2007-05-10 Junichi Kasai Semiconductor device, fabrication method therefor, and film fabrication method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809421B1 (en) * 1996-12-02 2004-10-26 Kabushiki Kaisha Toshiba Multichip semiconductor device, chip therefor and method of formation thereof
TW529141B (en) * 2002-01-07 2003-04-21 Advanced Semiconductor Eng Stacking type multi-chip package and its manufacturing process
JP4753725B2 (ja) * 2006-01-20 2011-08-24 エルピーダメモリ株式会社 積層型半導体装置
TWI293499B (en) * 2006-01-25 2008-02-11 Advanced Semiconductor Eng Three dimensional package and method of making the same
KR100800161B1 (ko) * 2006-09-30 2008-02-01 주식회사 하이닉스반도체 관통 실리콘 비아 형성방법
US7514775B2 (en) * 2006-10-09 2009-04-07 Taiwan Semiconductor Manufacturing Co., Ltd. Stacked structures and methods of fabricating stacked structures

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001127243A (ja) * 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP2003203914A (ja) * 2002-01-09 2003-07-18 Japan Science & Technology Corp 半導体集積回路装置及びその製造方法
JP2004363573A (ja) * 2003-05-15 2004-12-24 Kumamoto Technology & Industry Foundation 半導体チップ実装体およびその製造方法
JP2005026492A (ja) * 2003-07-03 2005-01-27 Matsushita Electric Ind Co Ltd 電気構造体の実装構造
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US20070105304A1 (en) * 2005-09-28 2007-05-10 Junichi Kasai Semiconductor device, fabrication method therefor, and film fabrication method

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101046385B1 (ko) * 2009-03-31 2011-07-05 주식회사 하이닉스반도체 반도체 패키지
US9512534B2 (en) 2009-05-18 2016-12-06 Osaka Prefecture University Public Corporation Copper filling-up method
US8310855B2 (en) 2009-07-29 2012-11-13 Elpida Memory, Inc. Semiconductor device
US8599596B2 (en) 2009-07-29 2013-12-03 Elpida Memory, Inc. Semiconductor device
US8908411B2 (en) 2009-07-29 2014-12-09 Ps4 Luxco S.A.R.L. Semiconductor device
KR101059629B1 (ko) 2009-12-29 2011-08-25 하나 마이크론(주) 반도체 패키지 제조방법
JP2014513493A (ja) * 2011-05-05 2014-05-29 インテル・コーポレーション 高性能ガラスベースの６０ＧＨｚ／ＭＭ波フェーズドアレイアンテナおよびその製造方法
KR20210009405A (ko) * 2012-03-08 2021-01-26 스태츠 칩팩 피티이. 엘티디. 반도체 소자 및 그 제조 방법
KR102401804B1 (ko) 2012-03-08 2022-05-25 스태츠 칩팩 피티이. 엘티디. 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
US8343803B2 (en) 2013-01-01
KR100871382B1 (ko) 2008-12-02
JP5118942B2 (ja) 2013-01-16
US20090001543A1 (en) 2009-01-01
US7847379B2 (en) 2010-12-07
US20110045636A1 (en) 2011-02-24
US20130087919A1 (en) 2013-04-11

Similar Documents

Publication Publication Date Title
JP5118942B2 (ja) スルーシリコンビアスタックパッケージ及びその製造方法
JP5179796B2 (ja) 半導体パッケージの製造方法
KR100914977B1 (ko) 스택 패키지의 제조 방법
KR100945504B1 (ko) 스택 패키지 및 그의 제조 방법
US8110910B2 (en) Stack package
TWI572004B (zh) 具有多晶片結構之半導體積體電路
JP5358089B2 (ja) 半導体装置
KR100914987B1 (ko) 몰드 재형상 웨이퍼 및 이를 이용한 스택 패키지
KR20200052181A (ko) 반도체 패키지
KR100959606B1 (ko) 스택 패키지 및 그의 제조 방법
US11688667B2 (en) Semiconductor package including a pad pattern
KR101013548B1 (ko) 스택 패키지
KR20230041250A (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
US9355902B2 (en) Method of fabricating semiconductor apparatus with through-silicon via and method of fabricating stack package including the semiconductor chip
US11694904B2 (en) Substrate structure, and fabrication and packaging methods thereof
US20110006412A1 (en) Semiconductor chip package and method for manufacturing thereof and stack package using the same
KR20090052524A (ko) 스택 패키지
KR20090076357A (ko) 스택 패키지 및 그의 제조 방법
KR20090076356A (ko) 스택 패키지 및 그의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120222

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20120227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120228

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121002

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121022

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees