JP2005026492A - 電気構造体の実装構造 - Google Patents

電気構造体の実装構造 Download PDF

Info

Publication number
JP2005026492A
JP2005026492A JP2003190868A JP2003190868A JP2005026492A JP 2005026492 A JP2005026492 A JP 2005026492A JP 2003190868 A JP2003190868 A JP 2003190868A JP 2003190868 A JP2003190868 A JP 2003190868A JP 2005026492 A JP2005026492 A JP 2005026492A
Authority
JP
Japan
Prior art keywords
fine
circuit board
mounting structure
semiconductor device
convex portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003190868A
Other languages
English (en)
Inventor
Yoshihiro Tomura
善広 戸村
Hiroshi Sogo
寛 十河
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003190868A priority Critical patent/JP2005026492A/ja
Publication of JP2005026492A publication Critical patent/JP2005026492A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H05K3/326—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor the printed circuit having integral resilient or deformable parts, e.g. tabs or parts of flexible circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/13078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13199—Material of the matrix
    • H01L2224/1329—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/13198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/13298—Fillers
    • H01L2224/13299—Base material
    • H01L2224/133—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
    • H01L2224/16105—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting bonding areas being not aligned with respect to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29076—Plural core members being mutually engaged together, e.g. through inserts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29075—Plural core members
    • H01L2224/29078—Plural core members being disposed next to each other, e.g. side-to-side arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81141—Guiding structures both on and outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81194—Lateral distribution of the bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81499—Material of the matrix
    • H01L2224/8159—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/81498—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/81598—Fillers
    • H01L2224/81599—Base material
    • H01L2224/816—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81897—Mechanical interlocking, e.g. anchoring, hook and loop-type fastening or the like
    • H01L2224/81898—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other
    • H01L2224/81899—Press-fitting, i.e. pushing the parts together and fastening by friction, e.g. by compression of one part against the other using resilient parts in the bump connector or in the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0373—Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/209—Auto-mechanical connection between a component and a PCB or between two PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電気構造体の実装構造における電気的接続信頼性の向上。
【解決手段】半導体装置１の電極パッド２に微細凸部３を設け、回路基板４の端子電極５に微細凹部６を設ける。微細凸部３と微細凹部６とが噛み合わさって、半導体装置１と回路基板４とを３次元的に電気接続する。半導体装置１と回路基板４との間隙には接着剤層７が設けられて半導体装置１と回路基板４との間を固定する。以上により、半導体装置１と回路基板４との間の電気的な接触または接続面積を大きくし、また半導体装置１と回路基板４との間に生じる応力を緩和させることができる。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体装置、半導体パッケージ、電子部品等の第１の電気構造体を回路基板等の第２の電気構造体に実装してなる電気構造体の実装構造に関する。
【０００２】
【従来の技術】
近年の電子機器の小型化や薄型化などに伴い、半導体装置の高速化、高集積化、多ピン化と同時に、半導体装置を高密度に回路基板に実装するための高密度実装技術が進んでいる。そのため、半導体装置のパッケージもさまざまな形状や構造が提案されている（例えば、特許文献１参照）。
【０００３】
従来の半導体装置（パッケージ）の実装構造や電子部品の実装構造の例について図２８，図２９を参照して説明する。
【０００４】
図２８は、半導体装置を回路基板に実装する構造である。図２８において、１００は回路基板、１０１は回路基板１００の端子電極、１０２は回路基板１００の内部に形成されたビア、１０３は半導体装置、１０４は半導体装置１０３の電極パッド、１０５は電極パッド１０４に設けられて端子電極を構成する半田バンプ、１０６は封止樹脂である。
【０００５】
図２８の構造では、半導体装置１０３を回路基板１００に接続するに先立って予め半導体装置１０３の電極パッド１０４に半田バンプ１０５を形成しておく。半田バンプ１０５は密着金属や拡散防止金属からなる蒸着膜と、蒸着膜上に設けられたメッキ層とからなる。
【０００６】
半田バンプ１０５を形成したうえで、半導体装置１０３を下向き（フェースダウン）に回路基板１００に配置する。そして、半田バンプ１０５を高温に加熱して回路基板１００の端子電極１０１に融着する。この構造は接続後の機械的強度が強く、接続が一括にできることなどから有効な方法であるとされる。
【０００７】
図２９は、図２８の接続構造体をさらにマザー回路基板に実装する構造である。図２９において、１１０はマザー回路基板、１１１は半田接合部、１１２はマザー回路基板１１０の端子電極、１１３はマザー回路基板１１０の内部に形成されたビアである。
【０００８】
図２９において、マザー回路基板１１０の端子電極１１２上に印刷等によって半田ペーストを形成する。次にマザー回路基板１１０の端子電極１１２と回路基板１００の端子電極１０１とを位置合わせしたうえで、回路基板１００をマザー回路基板１１０に搭載する。そして半田ペーストを融点以上に加熱することで、半田接合部１１１を形成する。これにより、回路基板１００の端子電極１０１とマザー回路基板１１０の端子電極１１２とを半田接合部１１１で電気的に接続する。
【０００９】
【特許文献１】
特願平４−２５６３４３号
【００１０】
【発明が解決しようとする課題】
端子電極１０１，１１２の配線幅が比較的広い場合や回路基板の厚みが比較的厚い場合には、上述した従来の実装構造でも、比較的高い接続信頼性を得ることができる。しかしながら、昨今の半導体装置の小型化，薄型化の要求に応えるためには、配線幅の微細化と、半導体や回路基板の薄型化とは可及的に進まざるを得ない。このような状況にある従来の実装構造では、半田合金接続構成における高い接続信頼性を確保することは非常に困難である。これは次のような理由によっている。
【００１１】
例えば、端子電極１０１，１１２どうしを半田を介して電気接続する場合を考える。この場合、端子電極１０１，１１２が接続介在物に接触する面積（以下、接触面積という）を十分に確保することが、その接続信頼性を確保するうえで必要となる。さらには、半導体装置の小型化，薄型化の促進のために端子電極１０１，１１２の配線ピッチを８０μｍ程度以下といった狭ピッチにする場合には、曲げ応力に対する高い接続信頼性を接続部に確保することも必要となる。したがって、配線の狭ピッチ化に伴って曲げ応力に対する高い接続信頼性が必要となる構成では、前記接触面積を最大限まで大きくする必要がある。
【００１２】
端子電極１０１，１１２の表面には、接続介在物とのなじみを高めるためや防錆性能を高めるためなどの理由により、各種のメッキ層が形成される。半田は、１０の１０乗オーダーの高弾性材料であるために、半田接合部１１１にかかる応力を小さくすることは困難である。さらには、半田接合部１１１の周辺を封止樹脂で覆う構成とした場合、封止樹脂をエポキシ系樹脂とすると、その硬化時の弾性率が１０の９乗オーダーの高弾性率であるため、曲げ応力に対する高い接続信頼性を接続部に付与することはなおさら困難になる。
【００１３】
このような理由により、従来の構造では、配線ピッチが８０μｍ程度以下といった狭ピッチにすると、高い接続信頼性を獲得することが困難であった。
【００１４】
【課題を解決するための手段】
上記課題を解決するために本発明における電気構造体の実装構造は、第１の電気構造体と第２の電気構造体とを有する。第１の電気構造体は、第１の端子電極を有し、この第１の端子電極に、微細凸部と、この微細凸部が入り込み可能な形状を有する微細凹部とのうちの一方が設けられている。第２の電気構造体は、第２の端子電極を有し、この第２の端子電極に、前記微細凸部と前記微細凹部とのうちの他方が設けられている。そして、前記微細凸部を前記微細凹部に入り込ませた状態で前記端子電極を前記接続電極に当接させて両電極を電気接続している。
【００１５】
これにより本発明は、微細凸部と微細凹部２との接触面積を十分に確保し曲げ応力に対しても信頼性の高い接続構造とすることが可能となる。その結果、第１の電気構造体と第２の電気構造体とは、２次元的だけでなく、３次元的に確実に電気接続されることになる。
【００１６】
本発明は、微細凸部と微細凹部との間に接着剤を設けるのが好ましく、そうすれば、第１の電気構造体と第２の電気構造体ととの間を固定しつつも生じる応力を緩和させることができる。
【００１７】
本発明は、微細凸部と微細凹部との間隙に接着剤を設けるのが好ましく、そうすれば、第１の電気構造体と第２の電気構造体との間を固定しつつ、両者の間に生じる応力を緩和させることが可能となる。この場合、さらに、接着剤は導電性粒子を有するものであるのが好ましく、そうすれば、第１の電気構造体と第２の電気構造体との間の電気導通性がさらに良好なものとなる。さらにこの場合、導電性粒子は、微細凸部と微細凹部との間の隙間に入り込む大きさを有するものであるのが好ましく、そうすれば、導電性粒子が微細凸部と微細凹部との間の隙間に入り込んで両者を確実に電気接続することになる。このような電気接続作用を発揮する導電性粒子の大きさとしては、例えば、１ｎｍ〜５μｍの平均粒子径の中から選択することができる。
【００１８】
本発明は、第２の電気構造体が回路基板である場合、その基板厚みが薄く、かつ、薄型となった回路基板を折り曲げたり、折り畳むといった状態にして接続する構造を採る実装構成において、その効果がさらに顕著になる。
【００１９】
なお、微細凸部や微細凹部の先端における横寸法（凸幅寸法，凹幅寸法）は０．５〜２０．０μｍの間で、加工設備の精度によって選択されるのが好ましい。
【００２０】
また、微細凸部や微細凹部の縦寸法（凸高さ寸法，凹深さ寸法）は１．０〜３０．０μｍの間で、メッキやリソグラフィーの精度によって選択されるのが好ましい。
【００２１】
また、微細凸部と微細凹部とにおいて、その横寸法とその縦寸法との間には、高さ寸法が横寸法より大きい（アスペクト比が大きい）ことが好ましく、そうすれば接続信頼性がさらに高くなる。
【００２２】
本発明は、微細凸部を凸条とし、微細凹部を凸条が入り込み可能な形状を有する凹条とするのが好ましい。そうすれば、第１の電気構造体と第２の電気構造体との間の接続強度がさらに強固なものとなる。この場合、微細凸部は並列配置された複数の凸条を有し、微細凹部は、凸条がそれぞれ入り込む複数の凹条を有するものとするのがさらに好ましく、そうすれば、接続強度がさらに強固なものとなる。また、この場合、凸条は、その長手方向が第１の電気構造体と第２の電気構造体との間で応力が発生する方向に沿っているのがさらに好ましい。そうすれば、第１の電気構造体と第２の電気構造体との間を固定しつつ、両者の間に生じる応力を緩和させることが可能となる。
【００２３】
前記凸条と前記凹条とは、平面視、直線状に形成される他、並列線状、＃の字状、螺旋状、ないし蛇行パターンのうちの一つもしくはこれらを組み合わせた形状等から形成される。
【００２４】
なお、前記接着剤層は、光硬化性樹脂（例えば紫外線硬化性樹脂等）、熱可塑性樹脂のいずれからなる樹脂バインダを備えたものとすれば、樹脂バインダの硬化時もしくは乾燥時の収縮により、微細凸部と微細凹部との間の接触確率が高いものになり、電気的接続信頼性はさらに高いものとなる。
【００２５】
また、接着剤に導電性粒子を備えている場合、導電性粒子は、微細凸部と微細凹部との間で、それらの側面もしくは頂面の間に噛み込んでいるのが好ましい。そうすれば、導電性粒子が端子電極にさらに確実に電気接続されることになる。さらには、前記導性粒子が微細凸部と微細凹部との間の間隙に噛み込むことで、導電性粒子を介した第１の電気構造体と第２の電気構造体との間の接続距離がさらに短くなる結果、電気的接続信頼性はさらに高いものになる。
【００２６】
本発明は、
・前記微細凸部と前記微細凹部とのうちの一方を、他方より硬度が低い材料から構成する、
・前記微細凸部の凸幅を、前記微細凹部の凹幅より幅を広くする、
・前記微細凸部が前記凹部に入り込む際に、硬度の低い材料から構成された凸部または凹部の一方の側壁が変形することで、前記微細凸部が前記微細凹部に入り込むようにする、
のが好ましい。そうすれば、微細凸部または凹部の一方が変形した状態で他方の側壁に噛み込むことで、第１の電気構造体と第２の電気構造体との間の電気的接続信頼性がさらに高いものになる。
【００２７】
本発明は、
・半導体装置（第１の電気構造体）と、半導体装置が実装される回路基板（第２の電気構造体）との組み合わせ、
・第１の回路基板に半導体装置が実装された半導体パッケージ（第１の電気構造体）と、半導体パッケージが実装される第２の回路基板（第２の電気構造体）との組み合わせ、
・電子部品（第１の電気構造体）と、電子部品が実装される回路基板（第２の電気構造体）との組み合わせ、
等が考えられる。
【００２８】
なお、回路基板としてはフレキシブル基板とすることができる。この場合、回路基板は、容易に折り曲げ配置することができるので、上述した本発明の効果は顕著なものとなる。
【００２９】
なお、微細凸部と微細凹部とは、それぞれ複数設けられ、一対の微細凸部との微細凹部との間の接続において不良が発生した場合は、その微細凸部と微細凹部との接続個所を実装構造から切断したうえで他の微細凸部と微細凹部との組み合わせによる接続を行うようにすれば、第１，第２の電気構造体のリペア（再利用）を容易に実現することができる。
【００３０】
【発明の実施の形態】
以下、本発明の具体的な実施形態を図面を参照して説明する。
【００３１】
（実施の形態１）
図１は本発明の実施形態１における半導体装置の実装構造の概略断面図である。 図１において、１は第１の電気構造体の一例である半導体装置、２は半導体装置１の電極パッド（第１の端子電極）、３は電極パッド２の表面に設けられた微細凸部、４は、第２の電気構造体の一例であって半導体装置１が実装される回路基板、５は回路基板４の端子電極（第２の端子電極）、６は端子電極５上に設けられた微細凹部、７は、微細凸部３と微細凹部６との間にあって両者を接着する接着剤層、８は、電極パッド２の保護および絶縁特性の保持のために設けられたパッシベーション、９は、回路基板４の内部配線層、１０は回路基板４の層間接続を行うビアである。
【００３２】
なお、図中、微細凸部３と微細凹部６とは、同様の凹凸構造の如く描写される。これは次の理由による。凹凸構造は、凹構造と凸構造とが互い違いに連続的に配置されたものと見なすことができる。そのため、凹構造に着目した場合、凹凸構造は凹部構造と見なすことができる。一方、凸構造に着目した場合、凹凸構造は凸部構造と見なすことができる。このように、微細凸部３と微細凹部６とは、基本的に同様の構成であると見なすことができ、このような理由により、図１では、微細凸部３と微細凹部６とは同様の構造の如く描写される。
【００３３】
回路基板４は、内部配線層９を挟んで積層された多層構造を有する。内部配線層９どうし、および内部配線層９と端子電極５とはビア１０を介して層間接続される。
【００３４】
微細凸部３は、半導体装置１の電極パッド２の表面に設けられる。微細凹部６は、回路基板４の端子電極５の表面に設けられる。微細凸部３は、例えば金メッキ層をフォトリソグラフィ工程によりパターニングすることで構成される。微細凹部６は、例えば銅箔をフォトリソグラフィ工程によりパターニングすることで構成される。
【００３５】
微細凸部３，微細凹部６の横寸法（凸幅寸法，凹幅寸法）や形成ピッチは、フォトリソグラフィ工程の解像度によって規定される。現在、フォトリソグラフィ工程は、プリント基板作成プロセスと半導体プロセスとに採用される。プリント基板作製プロセスにおけるフォトリソグラフィ工程を利用して微細凸部３や微細凹部６を形成する場合、それらの横寸法（凸幅寸法，凹幅寸法）や形成ピッチは、概ね２０μｍ程度となる。一方、半導体作製プロセスにおけるフォトリソグラフィ工程を利用して微細凸部３や微細凹部６を形成する場合、その解像度は、ナノメートルオーダーまで可能であるため、それらの横寸法（凸幅寸法，凹幅寸法）や形成ピッチは０．５μｍ程度が可能となる。
【００３６】
微細凸部３や微細凹部６の縦寸法（高さ寸法、深さ寸法）はめっきや銅箔の厚みとフォトリソグラフィ解像度によって規定されるが、１〜３０μｍ程度が好ましい。特に、縦寸法（高さ寸法、深さ寸法）が横寸法（凸幅寸法，凹幅寸法）より大きく（アスペクト比が高く）、これにより、微細凸部３と微細凹部６とは強固に連結される。
【００３７】
なお、電極パッド２や端子電極５上に繊維状の金属を接着または溶着形成することで植毛し、これによって微細凸部３や微細凹部６を構成してもよい。
【００３８】
以上の構成を備えた半導体装置１が回路基板４に実装される際、微細凸部３の少なくとも一部が微細凹部６内に入り込み、これによって両者が互い違いに噛み合わされる。その際、微細凸部３の先端は回路基板４の端子電極５上に当接するまで入り込み、さらにそののち、実装時に微細凸部３に付与される外力（半導体装置１を回路基板４上に配置する際に半導体装置１に付与される力）によってつぶれて、横方向（幅方向）に広がり変形する。これにより、微細凸部３は微細凹部６に強固に噛み合わされる。
【００３９】
なお、予め、半導体装置１もしくは回路基板４上に接着剤層７が形成されるため、微細凸部３と微細凹部６とは、接着剤層７を介在させた状態で噛み合わされる。接着剤層７はシート形成や印刷塗布形成、スピンコート形成される。
【００４０】
以上のようにして、微細凸部３の少なくとも一部が微細凹部６に噛み合わさることにより、微細凸部３と微細凹部６との側面接触面積が十分に大きく確保されることになる。そのため、この実装構造（半導体装置１＋回路基板４）は、曲げ応力に対しても信頼性の高い構造となる。その結果、半導体装置１と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続される。また、微細凸部３と微細凹部６との間に接着剤層７を設けることで、半導体装置１と回路基板４との間を固定しつつも生じる応力を緩和させることができる。
【００４１】
また、接着剤層７は、光硬化性樹脂（例えば紫外線硬化性樹脂等）、熱可塑性樹脂のうちのいずれかから構成される樹脂バインダを備えており、樹脂バインダの硬化時もしくは乾燥時の収縮により、微細凸部３は微細凹部６の表面に噛み込む。そのため、微細凸部３と微細凹部６とはさらに確実に電気接続される。これにより、半導体装置１と回路基板４との間の電気的接続の信頼性がさらに高まる。
【００４２】
さらには、微細凸部３と微細凹部６とが互いに噛み合わさったうえで接着剤７で機械的に補強されることにより、応力に対しても柔軟に緩和させた状態で接着強度を高めることができる。したがって、この実装構造において経年変化によって回路基板４と半導体装置１との間に応力が生じたとしても、その応力は微細凸部３，微細凹部６，および接着剤層７によって吸収される。そのため、経年変化に起因して生じる応力によっても、回路基板４と半導体装置１との間の電気接続の信頼性は高くなり、経年劣化しにくい。
【００４３】
接着剤層７を構成する樹脂バインダとしては、光硬化性樹脂（例えば紫外線硬化性樹脂等）、熱可塑性樹脂のほか、熱硬化性樹脂であってもよい。具体的には、エポキシ系樹脂，ポリアリルエーテル系樹脂，ポリアミド系樹脂，ポリエステル系樹脂，ポリイミド系樹脂等が適当な樹脂材料として挙げられる。
【００４４】
（実施の形態２）
図２は本発明の実施の形態２における半導体装置の実装構造の概略断面図であり、図３（ａ）は、実施の形態２における半導体装置の実装構造を構成する半導体装置１の要部拡大正面図であり、図３（ｂ）は、半導体装置１の要部拡大裏面図であり、図４（ａ）は、実施の形態２における半導体装置の実装構造を構成する回路基板４の要部拡大正面図であり、図４（ｂ）は、回路基板４の要部拡大平面図である。
【００４５】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。ただし、本実施形態で特徴となる構成については、実施の形態１と同一符号が付されるものの、その末尾にはＡがさらに付されることで、実施の形態１と区別される。
【００４６】
本実施形態では、微細凸部３Ａや微細凹部６Ａの構造に特徴がある。本実施形態では、半導体装置１の電極パッド２上に形成された複数の微細凸部３Ａと、回路基板４の端子電極５上に形成された微細凹部６Ａとは、互いに噛み合わさるように＃の字パターンが連続した格子形状に形成される。
【００４７】
これにより、本実施形態では、微細凸部３Ａと微細凹部６Ａとの側面接触面積が十分に確保され、かつ微細凸部３Ａ，微細凹部６Ａの一部が連続していることで金属抵抗分を低接続抵抗にできる。また、曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、半導体装置１と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。
【００４８】
（実施の形態３）
図５（ａ）は本発明の実施の形態３における半導体装置の実装構造を構成する半導体装置１の要部拡大正面図であり、図５（ｂ）は、半導体装置１の要部拡大裏面図である。図６（ａ）は、実施の形態３における半導体装置の実装構造を構成する回路基板４の要部拡大正面図であり、図６（ｂ）は、回路基板４の要部拡大平面図である。
【００４９】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。ただし、本実施形態で特徴となる構成については、実施の形態１と同一符号が付されるものの、その末尾にはＢがさらに付されることで、実施の形態１と区別される。
【００５０】
本実施形態では、微細凸部３Ｂや微細凹部６Ｂの構造に特徴がある。本実施形態では、半導体装置１の電極パッド２上に形成される複数の微細凸部３Ｂと、回路基板４の端子電極５上に形成される微細凹部６Ｂとは、互いに噛み合わさるように並列直線状、すなわち、凸状や凹状に形成される。これにより、実施の形態２と同様の作用効果が得られる。また、凸条や凹条に形成された微細凸部３Ｂや微細凹部６Ｂは、その長手方向が半導体装置１と回路基板４との間で応力が発生する方向に沿って形成される。これにより、半導体装置１と回路基板４との間を固定しつつ、両者の間に生じる応力を緩和させることが可能となる。なお、半導体装置１と回路基板４との間では、熱膨張が生じる方向（例えば、熱発生源である半導体装置１を中心とした放射線方向）が存在する。そのため、応力が発生する方向とは、このような熱膨張が生じる方向と規定することができる。
【００５１】
（実施の形態４）
図７（ａ）は本発明の実施の形態４における半導体装置の実装構造を構成する半導体装置１の要部拡大正面図であり、図７（ｂ）は、半導体装置１の要部拡大裏面図である。図８（ａ）は、実施の形態４における半導体装置の実装構造を構成する回路基板４の要部拡大正面図であり、図８（ｂ）は、回路基板４の要部拡大平面図である。
【００５２】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。ただし、本実施形態で特徴となる構成については、実施の形態１と同一符号が付されるものの、その末尾にはＣがさらに付されることで、実施の形態１と区別される。
【００５３】
本実施形態では、微細凸部３Ｃや微細凹部６Ｃの構造に特徴がある。本実施形態では、半導体装置１の電極パッド２上に形成された複数の微細凸部３Ｃと、回路基板４の端子電極５上に形成された微細凹部６Ｃとは、互いに噛み合わさるように螺旋線状に形成される。これにより、実施の形態２と同様の作用効果が得られる。
【００５４】
（実施の形態５）
図９（ａ）は本発明の実施の形態５における半導体装置の実装構造を構成する半導体装置１の要部拡大正面図であり、図９（ｂ）は、半導体装置１の要部拡大裏面図である。図１０（ａ）は、実施の形態５における半導体装置の実装構造を構成する回路基板４の要部拡大正面図であり、図１０（ｂ）は、回路基板４の要部拡大平面図である。
【００５５】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。ただし、本実施形態で特徴となる構成については、実施の形態１と同一符号が付されるものの、その末尾にはＥがさらに付されることで、実施の形態１と区別される。
【００５６】
本実施形態では、微細凸部３Ｄや微細凹部６Ｄの構造に特徴がある。本実施形態では、半導体装置１の電極パッド２上に形成された複数の微細凸部３Ｄと、回路基板４の端子電極５上に形成された微細凹部６Ｄとは、互いに噛み合わさるように並列蛇行線状に形成される。これにより、実施の形態２と同様の作用効果が得られる。
【００５７】
（実施の形態６）
図１１は本発明の実施の形態６における半導体装置の実装構造の概略断面図である。
【００５８】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。ただし、本実施形態で特徴となる構成については、同一符号が付されるものの、その末尾にはＥがさらに付されることで、実施の形態１と区別される。
【００５９】
本実施形態では、微細凸部３Ｅと微細凹部６Ｅの構造に特徴がある。半導体装置１の電極パッド２は、電極パッド２の表面に微細凸部３Ｅを備える。回路基板４の端子電極５の表面に微細凸部６Ｅを備える。
【００６０】
回路基板４側の微細凹部６Ｅの凹部幅Ｗ６は、半導体装置１側の微細凸部３Ｅの凸部幅Ｗ３より狭くなっている（Ｗ６＜Ｗ３）。微細凹部６Ｅは、微細凸部３Ｅより硬度の低い材料から構成される。具体的には、微細凸部３Ｅを銅から構成した場合、微細凹部６を金から構成すれば、上記硬度の関係を成立させることができる。
【００６１】
なお、微細凸部３Ｅの先端は、エッチング等の処理により尖らせることで、微細凹部６Ｅに入り込みやすくしてもよい。
【００６２】
本実施形態では、微細凹部６Ｅを構成する凹部側壁６Ｅａが微細凸部３Ｅによって押し込まれることで変形し、さらに微細凹部６Ｅも微細凸部３Ｅに押し込まれることで変形する。これにより、微細凸部３Ｅと微細凹部６Ｅとの側面接触面積が十分に確保されることで金属抵抗分を低接続抵抗にできる。また、微細凸部３Ｅと微細凹部６Ｅとの間の接続距離をさらに短くできる。さらには、曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、半導体装置１と路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。
【００６３】
（実施の形態７）
図１２は本発明の実施の形態７における半導体装置の実装構造の概略断面図である。
【００６４】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。
【００６５】
本実施形態は、微細凸部３と微細凹部６との間に導電性接着剤１１が充填配置されていることに特徴を有する。導電性接着剤１１は、回路基板４上に半導体装置１を実装する前にあらかじめ、半導体装置１もしくは回路基板４上に形成される。半導体装置１が回路基板４上に実装されると同時に微細凸部３と微細凸部６と導電性接着剤１１とが噛み合わされる。
【００６６】
導電性接着剤１１は、予め、微細凸部３，微細凹部６のいずれか一方の表面に供給される。供給方法としては、ディスペンスにより供給する方法やインクジェットにより印刷供給する方法や、スピンコート形成後パターニングして形成する方法の他、スタンピングまたは転写ツールにより形成することもできる。
【００６７】
なお、接着剤層７は、半導体装置１と回路基板４とのうち、予め導電性接着剤１１が形成されていないものに形成することができる。なお、導電性接着剤層１１と接着剤層７とは、一部混在することになるが接続信頼上問題は無い。
【００６８】
本実施形態では、半導体装置１の電極パッド２の表面の微細凸部３と回路基板４の端子電極５の表面の微細凹部６と導電性接着剤１１とが噛み合わさることにより、微細凸部３と微細凹部６との間の側面接触面積を十分に確保し、かつ、導電性接着剤層１１により微細凸部３と微細凹部６との間の隙間における導通を確実に確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、半導体装置１と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。また、半導体装置１と回路基板４との間隙に接着剤層７を設けることで、半導体装置１と回路基板４との間を固定しつつも生じる応力を緩和させることができる。
【００６９】
導電性接着剤層１１は導電性樹脂単体もしくは、熱可塑性樹脂や光硬化性樹脂（例えばＵＶ硬化性樹脂等）と混ぜ合わせたものでもよい。具体的には、ポリアリルエーテル系樹脂，ポリアミド系樹脂、ポリエステル系樹脂，ポリイミド系樹脂、フェノキシ樹脂等が適当な樹脂材料として挙げられる。本実施例では表面抵抗（ＪＩＳ−Ｃ−２１４１準拠）が６×１０８〜９×１０８程度のものを使用した。
【００７０】
なお、本実施形態は、上述したものだけではなく、先に説明した実施の形態６の構成のごとく、微細凸部３Ｅと微細凹部６Ｅとの間に導電性接着剤層１１を設ける構成としてもよい（図１３参照）。
【００７１】
このような構成にすることにより、微細凸部３Ｅと微細凹部６Ｅとの摺動摩擦性を導電性接着剤層１１を挟み込むことでさらに軽減しつつ電気的接続信頼性をさらに高いものとすることができる。
【００７２】
（実施の形態８）
図１４は本発明の実施形態８におけるにおける半導体装置の実装構造の概略断面図である。
【００７３】
本実施形態は、基本的には実施の形態１と同様の構成を備える。そのため、本実施形態における実装構造には、実施の形態１における実装構造と同一の符号が付されており、それらについての詳細な説明は省略される。
【００７４】
本実施形態は、微細凸部３と微細凹部６との間に導電性粒子１２が設けられていることに特徴を有する。
【００７５】
導電性粒子１２は、回路基板４上に半導体装置１を実装する前にあらかじめ、微細凸部３もしくは微細凹部６上にマスキング処理等により、吹き付けて形成する。もしくは溶剤混合タイプとして、ディスペンスやインクジェットや印刷で供給することもできる。
【００７６】
半導体装置１が回路基板４上に実装されると同時に微細凸部３と微細凹部６と導電性粒子１２とが噛み合わさる。なお、接着剤層７は半導体装置１または回路基板４上にシート形成や印刷塗布形成、スピンコート形成することができる。
【００７７】
以上のようにして、微細凸部３と微細凹部６と導電性粒子１２とが噛み合わされることにより、微細凸部３と微細凹部６との側面接触面積を十分に大きくし、かつ、微細凸部３と微細凹部６との間に導電性粒子１２を噛み込ませることにより微細凸部３と微細凹部６との間の間隙の導通を確実に確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。以上のことにより、半導体装置１と回路基板４は２次元的だけでなく、３次元的に確実に電気接続されることになる。
【００７８】
なお、半導体装置１と回路基板４との間隙に接着剤層７を設けることで、半導体装置１と回路基板４との間を固定しつつも生じる応力を緩和させることもできる。
【００７９】
導電性粒子１２は微細凸部１と微細凸部２との間隙に挟まることができる大きさで、平均粒子径が１ｎｍ〜５μｍから選択される導電性粒子であることが好ましい。
【００８０】
導電性粒子１２としては、銀（Ａｇ）の他、炭素（Ｃ），ニッケル（Ｎｉ），銅（Ｃｕ），コバルト（Ｃｏ），鉛（Ｐｂ），鉄（Ｆｅ），白金（Ｐｔ），金（Ａｕ），インジウム（Ｉｎ），スズ（Ｓｎ）から選ばれた少なくとも一つを主成分としたうえで、この主成分にさらに上記から選ばれた１種類以上を混合させるか、または２種類以上からなる合金を混合させるかにより構成してもよい。さらには、導電性粒子１２は、メッキコートしていてもよい。導電性粒子１２の形状は、球状でも鎖状（数珠つなぎ状）でも、フレーク状でもよい。
【００８１】
このような構成にすることにより、微細凸部３と微細凹部６との間の間隙に導電性粒子１２を噛み込むことで電気的接続信頼性が得られ、また、このような構成とすることにより低荷重で接続できる。また微細凸部３と微細凹部６とで導電性粒子１２が摺動することによっても電気的接続信頼性がさらに高いものとなる。また、曲げ応力に対しても信頼性の高い構造とすることが可能となる。
【００８２】
なお、本実施形態は、上述したものだけではなく、図１５に示すように、先に説明した実施の形態６の構成においても、微細凸部３Ｅと微細凹部６Ｅとの間に導電性粒子１２を設ける構成としてもよい。そうすれば、導電性粒子１２が微細凸部３と微細凹部６とに対して噛み合わされた状態で微細凸部３と微細凹部６とが電気的に接触しかつ摺動することになり、これにより、電気的な接続信頼性をさらに向上させることができる。
【００８３】
（実施の形態９）
図１６は本発明の実施の形態９における半導体装置の実装構造の概略断面図である。
【００８４】
本実施形態は、実施の形態７と実施の形態８とを併せた構成を備える。具体的には、微細凸部３と微細凸部６との間に第１の接着剤層１３が設けられる。半導体装置１と回路基板４との間に第２の接着剤層１４が設けられる。第１の接着剤層１３中には導電性粒子１２が設けられる。導電性粒子１２は、微細凸部３と微細凸部６とに噛み込むことで、微細凸部３と微細凸部６との電気接続性をさらに確実なものとする。
【００８５】
第１の接着剤層１３は、回路基板４上に半導体装置１を実装する前にあらかじめ、半導体装置１もしくは回路基板４上に形成してある。第１の接着剤層１３は実施の形態８で述べたように、導電性を有することが好ましい。この場合、導電性を有する第１の接着剤層１３は、導電性粒子（図示省略）を備えているが、第１の接着剤層１３が含有する導電性粒子は、導電性粒子１２より微小な粒径を有しており、両粒子は粒径において全く異なる。
【００８６】
導電性粒子１２は、回路基板４上に半導体装置１を実装する前にあらかじめ、微細凸部３もしくは微細凹部６上にマスキング処理等により、吹き付けて形成される。もしくは溶剤混合タイプとして、ディスペンスやインクジェットや印刷で供給することもできる。上述したように、第１の接着剤層１３が形成済みの場合はその上からスタンピング、転写等で形成することができる。第２の接着剤層１４は第１の接着剤層１３を形成した側（例えば半導体装置１）とは反対側の部材（例えば回路基板４）にシート形成や印刷塗布形成、スピンコート形成等で形成することができる。半導体装置１が回路基板４上に実装されると同時に微細凸部３と微細凹部６と第１の接着剤層１３と導電性粒子１２と第２の接着剤層１４とが噛み合わさる。
【００８７】
このように、微細凸部３と微細凹部６と第１の接着剤層１３と導電性粒子１２とが噛み合わさることにより、微細凸部３と微細凹部６との側面接触面積を十分に確保し、かつ、導電性粒子１２の導電性により微細凸部３と微細凹部６との間隙の導通を確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、半導体装置１と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。また、半導体装置１と回路基板４との間隙に第２の接着剤層１４を設けることで、半導体装置１と回路基板４との間を固定しつつも生じる応力を緩和させることができる。また、半導体装置１と回路基板４との間隙に第２の接着剤層１４を設けることで、半導体装置１と回路基板４との間を固定しつつも生じる応力を緩和させることができる。
【００８８】
なお、本実施形態は、上述したものだけではなく、先に説明した実施の形態６の構成のごとく、微細凸部３Ｅと微細凹部６Ｅとの間に第１の接着剤層１３と導電性粒子１２とを設ける構成としてもよい（図１７参照）。
【００８９】
このような構成にすることにより、微細凸部３Ｅと微細凹部６Ｅとの摺動摩擦性を導電性粒子１２を挟み込むことで軽減しつつ電気的接続信頼性をさらに高いものとすることができる。
【００９０】
（実施の形態１０）
図１８，図１９は本発明の実施の形態１０における半導体パッケージの実装構造の概略プロセス断面図である。これらの図において、１５は半導体パッケージ、１６はインターポーザ基板、１７は半田バンプ、１８は封止樹脂、１９はマザー回路基板である。
【００９１】
本実施形態では、インターポーザ基板１６として、インターポーザ基板１６に半田バンプ１７を介して半導体装置１がフリップチップ実装されたものを用いる。
【００９２】
本実施形態では、マザー回路基板１９の端子電極２０上に微細凹部６が形成される。また、半導体パッケージ１５のインターポーザー基板１６の端子電極２１Ｂ上に微細凸部３が形成される。微細凸部３と微細凹部６との間に接着剤層７と導電性粒子１２とが配置され、さらには導電性粒子１２は、微細凸部３と微細凹部６とに対して噛み込んだ状態で配置される。導電性粒子１２は、実施の形態８等で説明したの同様の構成を備えている。
【００９３】
なお、図１８において、符号２１Ａは、インターポーザー基板１６の半導体装置側に設けられた端子電極であり、符号２４はマザー回路基板１９のインターポーザー基板側に設けられた端子電極であり、符号２５は、マザー回路基板１９の内部配線層であり、符号２６は、内部配線層２５を層間接続するビアである。
【００９４】
このような構成にすることにより、微細凸部３と微細凹部６との間隙に導電性粒子１２を噛み込ませて配置することで電気接続信頼性がさらに高まる。また、このような構成とすることにより低荷重で接続できる。また微細凸部３と微細凹部６との間で導電性粒子１２が摺動することによって、電気接続信頼性がさらに高まる。また、曲げ応力に対しても信頼性の高い構造とすることが可能となる。
【００９５】
さらに、接着剤層７が導電性を有することにより微細凸部３と微細凹部６との間の間隙の導通を確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、半導体装置１と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。さらに、半導体パッケージ１５と回路基板４との間隙に絶縁の接着剤層を設ければ、半導体パッケージ１５とマザー回路基板１６との間を固定しつつも生じる応力を緩和させることができる。
【００９６】
導電性を有する接着剤層７としては、導電性樹脂単体もしくは、光硬化性樹脂（例えばＵＶ硬化性樹脂等）や熱可塑性樹脂と混ぜ合わせたものでもよい。具体的には、ポリアリルエーテル系樹脂，ポリアミド系樹脂、ポリエステル系樹脂，ポリイミド系樹脂、フェノキシ樹脂等が適当な樹脂材料として挙げられる。本実施形態では表面抵抗（ＪＩＳ−Ｃ−２１４１準拠）が６×１０８〜９×１０８程度のものを使用する。
【００９７】
また、加熱により接着剤層７を軟化させることで、半導体パッケージ１５をマザー回路基板１９から取り外し易くして分離解体することができる。
【００９８】
（実施の形態１１）
図２０，図２１は本発明の実施の形態１１における電子部品２０の実装構造の概略プロセス断面図である。これらの図において、３０は電子部品、３１は電子部品の端子電極である。
【００９９】
本実施形態では、回路基板４の端子電極５上に微細凹部６が形成される。また、電子部品３０の端子電極３１上に微細凸部３が形成される。微細凸部３と微細凹部６との間に接着剤層７と導電性粒子１２が噛み込んで配置される。本実施形態では、電子部品３０が第１の電気構造体を構成し、回路基板４が第２の電気構造体を構成する。
【０１００】
導電性粒子１２は実施の形態８と同様の構成を備える。
【０１０１】
このような構成にすることにより、本実施形態は上述した各実施の形態と同様の作用効果が得られる。すなわち、微細凸部３と微細凹部６との間の間隙に導電性粒子１２を噛み込むことで電気的接続信頼性が得られ、また、このような構成とすることにより低荷重で接続できる。また微細凸部３と微細凹部６とで導電性粒子１２が摺動することによっても電気的接続信頼性がさらに高いものとなる。また、曲げ応力に対しても信頼性の高い構造とすることが可能となる。
【０１０２】
さらに、接着剤層７が導電性を有することにより微細凸部３と微細凹部６との間隙の導通を確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、電子部品３０と回路基板４とは２次元的だけでなく、３次元的に確実に電気接続されることになる。さらに、電子部品３０と回路基板４との間の間隙に絶縁性を有する接着剤層を設けることで、電子部品３０と回路基板４との間を固定しつつも生じる応力を緩和させることができる。
【０１０３】
導電性を有する接着剤層７は、実施の形態７の導電性接着剤１１と同様の構成を備える。
【０１０４】
また、加熱により接着剤層７を軟化させることで、電子部品３０を回路基板４から取り外し易くして分離解体することができる。
【０１０５】
（実施の形態１２）
図２２は本発明の実施形態１２における第１の回路基板２２と第２の回路基板２３との実装構造の概略断面図である。なお、本実施形態では、第１の回路基板２２によって第１の電気構造体が構成され、第２の回路基板２３によって第２の電気構造体が構成される。
【０１０６】
本実施形態では、第１の回路基板２２の端子電極５Ａ上に微細凸部３が形成される。第２の回路基板２３の端子電極５Ｂ上に微細凹部６が形成される。微細凸部３と微細凹部６との間に接着剤層７と導電性粒子１２とが噛み込んだ形状で配置される。導電性粒子１２は、実施の形態８と同様の構成を備える。
【０１０７】
本実施形態は、微細凸部３と微細凹部６との間隙に導電性粒子１２を噛み込むことで電気的接続信頼性が得られ、また、このような構成とすることにより低荷重で接続できる。また微細凸部３と微細凹部６とで間で導電性粒子１２が摺動することによっても電気的接続信頼性がさらに高まる。また、曲げ応力に対しても信頼性の高い構造とすることが可能となる。
【０１０８】
さらに、接着剤層７が導電性を有することにより微細凸部３と微細凹部６との間隙の導通をさらに高い状態で確保することができる。また曲げ応力に対しても信頼性の高い構造とすることが可能となる。その結果、第１の回路基板２２と第２の回路基板２３とは２次元的だけでなく、３次元的に確実に電気接続されることになる。さらに、第１の回路基板２２と第２の回路基板２３との間の間隙に絶縁の接着剤層を設けることで、第１の回路基板２２と第２の回路基板２３との間を固定しつつも生じる応力を緩和させることができる。
【０１０９】
導電性を有する接着剤層７についても上述した各実施の形態と同様の構成となる。
【０１１０】
本実施形態は、加熱により接着剤層７を軟化させることで、第２の回路基板２３を第１の回路基板２２から取り外し易くして分離解体することができる。
【０１１１】
図２３〜図２５は、本実施形態における第１の回路基板２２と第２の回路基板２３との実装構造をリペアする場合のプロセスを示す概略断面図である。図２３では、第１の回路基板２２の端子電極５上に微細凸部３の複数組が並列配置された状態で形成される。第２の回路基板２３の端子電極５上に微細凸部３に対応する微細凹部６が複数組形成される。これら微細凸部３と微細凹部６とは、互いに当接し合って接続されるものである。ここで、微細凸部３と微細凹部６とは、両者の接続に必要な当接領域の大きさの複数倍の大きさ（特に両者が対向する方向に沿った長さ）を有している。微細凸部３と微細凹部６との間に接着剤層７と導電性粒子１２とが配置され、さらに、導電性粒子１２が微細凸部３と微細凹部６とに噛み込む。
【０１１２】
この回路基板の実装構造の特性検査を実施した結果が不良となった場合には、次のようなプロセスでリペアを実施する。ここでは、第１の回路基板２２と第２の回路基板２３との接続個所に不良個所がある場合を想定して説明する。
【０１１３】
まず、図２４に示すように、第１の回路基板２２と第２の回路基板２３との接続部分をせん断装置やカッター等で切り取る。次に、図２５に示すように、第１の回路基板２２の残余の微細凸部３と第２の回路基板２３の残余の微細凹部６とが当接し、さらには両者の間に接着剤層７と導電性粒子１２とが噛み込まれるようにして第１の回路基板２２と第２の回路基板２３とを接続してリペアを終了する。
【０１１４】
（実施の形態１３）
図２６は、複数の半導体パッケージをマザー回路基板に実装した構成において本発明を実施した実施の形態１３の概略断面図である。
【０１１５】
本実施形態の半導体パッケージ１５は、インターポーザ基板１６に半導体装置１がフリップチップ実装された構成を備える。インターポーザ基板１６と半導体装置１との接続個所において、微細凸部３Ｊと微細凹部６Ｊと第１の接着剤層１３と第２の接着剤層１４と導電性粒子１２とが設けられる。
【０１１６】
さらには、マザー回路基板１９の端子電極２０に微細凹部６Ｊが設けられる。インターポーザー基板１６の端子電極２４に微細凸部３Ｊが形成される。微細凸部３Ｊと微細凹部６Ｊとは接着剤層７と導電性粒子１２を含んで噛み込むようにして接続される。
【０１１７】
導電性粒子１２の構成は他の実施の形態と同様である。
【０１１８】
このような構成にすることにより、半導体パッケージ１５とインターポーザ基板１６との間の接続信頼性が他の実施の形態と同様に高まる。
【０１１９】
（実施の形態１４）
図２７は本実施形態の概略断面図である。本実施形態は、複数の半導体パッケージ１５を実装した回路基板１Ａを、電子部品３０が実装された回路基板１Ｂに実装した構造において本発明を実施している。
【０１２０】
半導体パッケージ１５，１５はインターポーザー基板１６に半導体装置１がフリップチップ実装されて構成される。具体的には、半導体装置１の電極パッド２に微細凸部３Ｆが設けられる。インターポーザー基板１６の端子電極２１Ａに微細凹部６Ｆが設けられる。微細凸部３Ｆと微細凹部６Ｆとの間に接着剤層７と導電性粒子１２とが設けられる。導電性粒子１２は、微細凸部３Ｆと微細凹部６Ｆとに噛み込んで配置される。
【０１２１】
回路基板１Ａは、可撓性を有するフレキシブル基板からなる。半導体装置１Ａの端子電極５Ａに微細凹部６Ｇが設けられる。インターポーザー基板１６の端子電極２１Ｂに微細凸部３Ｇが設けられる。微細凸部３Ｇと微細凹部６Ｇとの間に接着剤層７と導電性粒子１２とが設けられる。導電性粒子１２は、微細凸部３Ｇと微細凹部６Ｇとに噛み込んで配置される。
【０１２２】
回路基板１Ｂの端子電極５Ｂに微細凹部６Ｈが設けられる。電子部品３０の端子電極３１に微細凸部３Ｈが設けられる。微細凸部３Ｈと微細凹部６Ｈとの間に接着剤層７と導電性粒子１２とが設けられる。導電性粒子１２は、微細凸部３と微細凹部６とに噛み込んで配置される。
【０１２３】
回路基板１Ａの端子電極５Ｃ上に微細凸部３Ｉが形成される。回路基板１Ｂの端子電極５Ｄ上に微細凹部６Ｉが形成される。微細凸部３Ｉと微細凹部６Ｉとの間に接着剤層７と導電性粒子１２とが設けられる。導電性粒子１２は、微細凸部３と微細凹部６とに噛み込んで配置される。導電性粒子１２の構成や接着剤層７の構成は、他の実施の形態と同様である。
【０１２４】
このような構成にすることにより、他の実施の形態と同様の作用効果が得られる。さらには、可撓性を有するフレキシブル基板からなる回路基板１Ａでは、屈曲させることで半導体パッケージ１５と半導体装置１Ａとの間に大きな曲げ応力が生じる場合がある。その場合であっても、本実施形態では、微細凸部３Ｇと微細凹部６Ｇとを設けて端子電極５Ａと端子電極２１Ｂとの間の接続強度を高めることにより、発生した曲げ応力による接続不良の発生を長期に渡って防止することができる。
【０１２５】
また、加熱により接着剤層７を軟化させ取り外し易くしたり、解体することができる。また、加熱により接着剤層７を軟化させ、一部の高額半導体パッケージや電子部品を解体し、回収することもできる。
【０１２６】
【発明の効果】
本発明によれば、微細凸部と微細凹部とを設けることで、第１の端子電極と第２の端子電極との間の接触面積を十分に確保して両者の間の導通を確実にすることができる。
【０１２７】
また曲げ等の応力に起因する接続個所の破損に対しても２次元的だけでなく、３次元的にも対処できる構成であるので、第１の端子電極と第２の端子電極との間の導通をさらに確実にすることができる。
【０１２８】
本発明では、第１の電気構造体と第２の電気構造体との間の間隙に絶縁の接着剤層を設けることで、間隙を固定しつつも生じる応力を緩和させることができ、さらに信頼性の高い構造とすることができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１における半導体装置の実装構造の概略断面図である。
【図２】本発明の実施の形態２における半導体装置の実装構造の概略断面図である。
【図３】（ａ）は実施の形態２における半導体装置の要部拡大断面図であり、（ｂ）はその要部拡大裏面図である。
【図４】（ａ）は実施の形態２における回路基板の要部拡大断面図であり、（ｂ）はその要部拡大正面図である。
【図５】（ａ）は本発明の実施の形態３における半導体装置の要部拡大断面図であり、（ｂ）はその要部拡大裏面図である。
【図６】（ａ）は実施の形態３における回路基板の要部拡大断面図であり、（ｂ）はその要部拡大正面図である。
【図７】（ａ）は本発明の実施の形態４における半導体装置の要部拡大断面図であり、（ｂ）はその要部拡大裏面図である。
【図８】（ａ）は実施の形態４における回路基板の要部拡大断面図であり、（ｂ）はその要部拡大正面図である。
【図９】（ａ）は本発明の実施の形態５における半導体装置の要部拡大断面図であり、（ｂ）は、その要部拡大裏面図である。
【図１０】（ａ）は実施の形態５における回路基板の要部拡大断面図であり、（ｂ）はその要部拡大正面図である。
【図１１】本発明の実施の形態６における半導体装置の実装構造の概略断面図である。
【図１２】本発明の実施の形態７における半導体装置の実装構造の概略断面図である。
【図１３】実施の形態７の変形例を示す半導体装置の実装構造の概略断面図である。
【図１４】本発明の実施の形態８における半導体装置の実装構造の概略断面図である。
【図１５】実施の形態８の変形例を示す半導体装置の実装構造の概略断面図である。
【図１６】本発明の実施の形態９における半導体装置の実装構造の概略断面図である。
【図１７】実施の形態９の変形例を示す半導体装置の実装構造の概略断面図である。
【図１８】本発明の実施の形態１０における半導体パッケージの実装構造の実層前の状態を示す概略断面図である。
【図１９】実施の形態１０における半導体パッケージの実装構造の実層後の状態を示す概略断面図である。
【図２０】本発明の実施の形態１１における電子部品の実装構造の概略プロセス断面図である。
【図２１】実施の形態１１における電子部品の実装構造の概略断面図である。
【図２２】本発明の実施の形態１２における回路基板の実装構造の概略断面図である。
【図２３】実施の形態１２における回路基板のリペア実装を示す概略プロセス断面図である。
【図２４】実施の形態１２における回路基板のリペア実装を示す概略断面図である。
【図２５】実施の形態１２における回路基板のリペア実装構造を示す概略断面図である。
【図２６】本発明の実施の形態１３における半導体パッケージの実装構造の概略断面図である。
【図２７】本発明の実施の形態１４における電子部品の実装構造の概略断面図である。
【図２８】第１の従来例の半導体装置の実装構造の概略断面図である。
【図２９】第２の従来例の電子部品の実装構造の概略断面図である。
【符号の説明】
１ 半導体パッケージ ２ 電極パッド
３ 微細凸部 ４ 回路基板
５ 端子電極 ６ 微細凹部
７ 接着剤層 １１ 導電性接着剤
１２ 導電性粒子 １３ 第１の接着剤層
１４ 第２の接着剤層 １５ 半導体パッケージ
１６ インターポーザ基板 １７ 半田バンプ
１８ 封止樹脂 １９ マザー回路基板
２０ 端子電極 ２１ 端子電極
２２ 第１の回路基板 ２３ 第２の回路基板
２４ 端子電極 ２５ 内部配線層
２６ ビア ３０ 電子部品
３１ 端子電極

Claims (14)

  1. 第１の端子電極を有し、この第１の端子電極に、微細凸部と、この微細凸部が入り込み可能な形状を有する微細凹部とのうちの一方が設けられた第１の電気構造体と、
    第２の端子電極を有し、この第２の端子電極に、前記微細凸部と前記微細凹部とのうちの他方が設けられた第２の電気構造体と、
    を備え、
    前記微細凸部を前記微細凹部に入り込ませた状態で前記端子電極を前記接続電極に当接させて両電極を電気接続する、
    ことを特徴とする電気構造体の実装構造。
  2. 請求項１に記載の電気構造体の実装構造において、
    前記微細凸部と前記微細凹部との間隙に接着剤を設ける、
    ことを特徴とする電気構造体の実装構造。
  3. 請求項２に記載の電気構造体の実装構造において、
    前記接着剤は導電性粒子を有するものである、
    ことを特徴とする電気構造体の実装構造。
  4. 請求項３に記載の電気構造体の実装構造において、
    前記導電性粒子は、前記微細凸部と前記微細凹部との間の隙間に入り込む大きさを有するものである、
    ことを特徴とする電気構造体の実装構造。
  5. 請求項１ないし４のいずれかに記載の電気構造体の実装構造において、
    前記微細凸部を凸条とし、前記微細凹部を前記凸条が入り込み可能な形状を有する凹条とする、
    ことを特徴とする電気構造体の実装構造。
  6. 請求項５に記載の電気構造体の実装構造において、
    前記微細凸部は並列配置された複数の凸条を有し、前記微細凹部は、前記凸条がそれぞれ入り込む複数の凹条を有する、
    ことを特徴とする電気構造体の実装構造。
  7. 請求項６に記載の電気構造体の実装構造において、
    前記凸条は、その長手方向が前記第１の電気構造体と前記第２の電気構造体との間で応力が発生する方向に沿っている、
    ことを特徴とする電気構造体の実装構造。
  8. 請求項５に記載の電気構造体の実装構造において、
    前記凸条と前記凹条とは、平面視、並列線状、＃の字状、螺旋状、ないし蛇行パターンのうちの一つもしくはこれらを組み合わせた形状を有している、
    ことを特徴とする電気構造体の実装構造。
  9. 請求項１ないし８のいずれかに記載の電気構造体の実装構造において、
    前記微細凸部と前記微細凹部とのうちの一方を、他方より硬度が低い材料から構成し、
    前記微細凸部の凸幅を、前記微細凹部の凹幅より幅を広くし、
    前記微細凸部が前記凹部に入り込む際に、硬度の低い材料から構成された凸部または凹部の一方の側壁が変形することで、前記微細凸部が前記微細凹部に入り込む、
    ことを特徴とする電気構造体の実装構造。
  10. 請求項１ないし９のいずれかに記載の電気構造体の実装構造において、
    前記第１の電気構造体は、半導体装置であり、
    前記第２の電気構造体は、前記半導体装置が実装される回路基板である、
    ことを特徴とする電気構造体の実装構造。
  11. 請求項１ないし９のいずれかに記載の電気構造体の実装構造において、
    前記第１の電気構造体は半導体装置が第１の回路基板に実装されてなる半導体パッケージであり、
    前記第２の電気構造体は前記半導体パッケージが実装される第２の回路基板である、
    ことを特徴とする電気構造体の実装構造。
  12. 請求項１１に記載の電気構造体の実装構造において、
    前記微細凸部と前記微細凹部とは、それぞれ複数設けられ、一対の微細凸部との微細凹部との間の接続において不良が発生した場合は、その微細凸部と微細凹部との接続個所を実装構造から切断したうえで他の微細凸部と微細凹部との組み合わせによる接続を行う、
    ことを特徴とする電気構造体の実装構造。
  13. 請求項１ないし９のいずれかに記載の電気構造体の実装構造において、
    前記第１の電気構造体は電子部品であり、
    前記第２の電気構造体は前記電子部品が実装される回路基板である、
    ことを特徴とする電気構造体の実装構造。
  14. 請求項１０ないし１３のいずれかに記載の電気構造体の実装構造において、
    前記回路基板は、フレキシブル基板である、
    ことを特徴とする電気構造体の実装構造体。
JP2003190868A 2003-07-03 2003-07-03 電気構造体の実装構造 Pending JP2005026492A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003190868A JP2005026492A (ja) 2003-07-03 2003-07-03 電気構造体の実装構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003190868A JP2005026492A (ja) 2003-07-03 2003-07-03 電気構造体の実装構造

Publications (1)

Publication Number Publication Date
JP2005026492A true JP2005026492A (ja) 2005-01-27

Family

ID=34188627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003190868A Pending JP2005026492A (ja) 2003-07-03 2003-07-03 電気構造体の実装構造

Country Status (1)

Country Link
JP (1) JP2005026492A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
WO2008020392A3 (en) * 2006-08-17 2008-06-05 Nxp Bv Semiconductor component and assembly with projecting electrode
DE112006003418T5 (de) 2005-12-16 2008-10-09 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Bremsantriebskraftsteuergerät für ein Fahrzeug
JP2009010311A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スルーシリコンビアスタックパッケージ及びその製造方法
KR101035372B1 (ko) * 2008-12-15 2011-05-20 한국기계연구원 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007043065A (ja) * 2005-06-28 2007-02-15 Fujitsu Ltd 半導体装置
KR100806158B1 (ko) * 2005-06-28 2008-02-22 후지쯔 가부시끼가이샤 반도체 장치
US8076785B2 (en) 2005-06-28 2011-12-13 Fujitsu Semiconductor Limited Semiconductor device
US8810043B2 (en) 2005-06-28 2014-08-19 Fujitsu Semiconductor Limited Semiconductor device
DE112006003418T5 (de) 2005-12-16 2008-10-09 Toyota Jidosha Kabushiki Kaisha, Toyota-shi Bremsantriebskraftsteuergerät für ein Fahrzeug
JP2007324386A (ja) * 2006-06-01 2007-12-13 Fujitsu Ltd 半導体装置、およびその製造方法
WO2008020392A3 (en) * 2006-08-17 2008-06-05 Nxp Bv Semiconductor component and assembly with projecting electrode
US8168537B2 (en) 2006-08-17 2012-05-01 Nxp B.V. Semiconductor component and assumbly with projecting electrode
JP2009010311A (ja) * 2007-06-26 2009-01-15 Hynix Semiconductor Inc スルーシリコンビアスタックパッケージ及びその製造方法
KR101035372B1 (ko) * 2008-12-15 2011-05-20 한국기계연구원 코플래너리티를 위한 패턴 범프를 포함하는 범프 접합 구조 및 패턴 범프의 형성 방법

Similar Documents

Publication Publication Date Title
JP7357037B2 (ja) 異方性導電フィルム、接続構造体、及び接続構造体の製造方法
DE102011006489B4 (de) Leiterplatte mit eingebautem Halbleiterchip und Verfahren zur Herstellung derselben
CN101843181B (zh) 内置元件电路板
TWI516180B (zh) A printed circuit board for parts and a method for manufacturing the same
CN103579128B (zh) 芯片封装基板、芯片封装结构及其制作方法
KR101027711B1 (ko) 다층 배선 기판의 제조 방법
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
TWI255466B (en) Polymer-matrix conductive film and method for fabricating the same
DE102010000407B4 (de) Halbleiter-Package mit einem aus Metallschichten bestehenden Band und Verfahren zum Herstellen eines derartigen Halbleiter-Package
KR102314818B1 (ko) 필러 함유 필름
KR102182945B1 (ko) 범프 형성용 필름, 반도체 장치 및 그의 제조 방법 및 접속 구조체
CN103545278A (zh) 迹线上凸块封装结构及其形成方法
JPWO2008047918A1 (ja) 電子機器のパッケージ構造及びパッケージ製造方法
JP3436170B2 (ja) 異方性導電フィルム、これを用いた半導体装置及びその製造方法
TW201947614A (zh) 異向性導電膜、連接結構體、及連接結構體之製造方法
TW201021652A (en) Process of fabricating circuit board
JP2005026492A (ja) 電気構造体の実装構造
WO2015096589A1 (zh) 一种单向导电板及其制造方法
US8062927B2 (en) Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
JP2005311293A5 (ja)
JP2008192878A (ja) 多層配線基板及びその製造方法
JP5413110B2 (ja) 導電性領域を有する絶縁層、及び電子部品、並びにこれらの製造方法
JP2004128387A (ja) 多層基板の製造方法及び多層基板
KR20110118582A (ko) 반도체 칩의 제조 방법
US20050133889A1 (en) Semiconductor device and method of manufacting the same, electronic module, and electronic instrument