WO2015096589A1 - 一种单向导电板及其制造方法 - Google Patents

一种单向导电板及其制造方法 Download PDF

Info

Publication number
WO2015096589A1
WO2015096589A1 PCT/CN2014/092394 CN2014092394W WO2015096589A1 WO 2015096589 A1 WO2015096589 A1 WO 2015096589A1 CN 2014092394 W CN2014092394 W CN 2014092394W WO 2015096589 A1 WO2015096589 A1 WO 2015096589A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductive plate
unidirectional conductive
wire
wire core
unidirectional
Prior art date
Application number
PCT/CN2014/092394
Other languages
English (en)
French (fr)
Inventor
申宇慈
Original Assignee
申宇慈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 申宇慈 filed Critical 申宇慈
Publication of WO2015096589A1 publication Critical patent/WO2015096589A1/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4046—Through-connections; Vertical interconnect access [VIA] connections using auxiliary conductive elements, e.g. metallic spheres, eyelets, pieces of wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81192—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10287—Metal wires as connectors or conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0235—Laminating followed by cutting or slicing perpendicular to plane of the laminate; Embedding wires in an object and cutting or slicing the object perpendicular to direction of the wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Surgical Instruments (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

一种基于导线的在厚度方向导电的单向导电板（120，130）及其制造方法。该方法包括：制作一个由单向排列的导线（131，132，133）和基体材料组成的导线集成体（100）；把导线集成体分割成片，制成多个单向导电板。当采用带薄外层的细导线（131），可以制成在板的任意位置都在厚度方向导电的单向导电板；当采用带有一定厚度的外层的粗导线（132，133），可以制成按设定间距导电的单向导电板。单向导电板的表面包含各种结构，如裸露的导线芯、焊盘或电路及焊盘；单向导电板的表面可具有台阶形凹槽。其中裸露的导线芯是一根或多根导线，具有任意需要的长度，在导线端部附着焊接材料头。单向导电板用于微电子器件的互连及封装。

Description

一种单向导电板及其制造方法
相关申请的交叉引用
本申请要求享有于2013年12月27提交的名称为“一种单向导电板及其制造方法”的中国专利申请CN201310737666.0的优先权，该申请的全部内容通过引用并入本文中。
技术领域
本发明一股地涉及集成电路半导体封装技术，特别地涉及用于电子元件(如集成电路半导体芯片或其封装)间的相互连接或用于电子元件与电子线路基板(包括印刷线路板)间的相互连接的单向导电板。
背景技术
带通孔(TSV：Through Silicon Via，TSV：Through Substrate Via and TGV：Through Glass Via)的基板在集成电路半导体封装技术中具有广泛的应用。含有通孔的基板通常用于集成电路半导体封装技术中，是整合电子产品功能的元件。含有通孔的基板包括含有通孔的硅基板，玻璃基板和机材料基板。目前，制造含有通孔的基板的方法可以分为两类：一类是基于基板的方法，另一类是基于通孔的方法。基于基板的方法基本上包括：1)在基板上先开一些所需的孔，2)然后用导电材料填充这些孔，从而形成一个含有导电通孔的基板。基于通孔的方法基本上包括：1)先在一个载体上制作一些点状的小金属柱，2)然后用一个基板材料覆盖这些点状的小金属柱，再去掉所述的载体并打磨上下表面以露出点状的小金属柱，从而形成一个含有导电通孔的基板。目前，含有通孔的基板的使用是通过制作于基板表面的电路和焊盘把含有通孔的基板进一步制作成含有通孔的电路基板，从而在集成电路半导体封装中把位于基板上表面的电子器件与基板下方的其它电子器件或印刷电路板相连接，位于基板上表面的电路也可以使位于其上的多个电子器件先直接地进行通讯，然后再与基板下方的其它电子器件或电路板相连接。
倒装芯片与电路基板的互连层是一种经由其中的导电凸块在厚度方向的单向导电结构，其中铜柱状凸块(Copper Pillar Bump)的制作过程包括：在一个载体材料层(如光致抗蚀剂层)中开孔，然后再用铜填充这些孔，以制成长约20到100微米的铜柱(Copper Pillar)。
导电粘接膜(Conductive Adhesive Film)，其在一定的温度和压力下可用于导电地粘接两个电子元件的相应的输入输出端点。导电粘接膜由一个粘接膜和分散在其中的导电小颗粒组成。
在以上所述现有技术中的带通孔的基板，铜柱状凸块互连层和导电粘接膜都是一种厚度方向的单向导电结构，但它们具有不同的制作方法和使用目的。需要注意的是，这些现有技术中的带通孔的基板和铜柱状凸块互连层在制造和使用上具有许多局限性，其中一些局限性包括：1)其是通过开孔然后填充的工艺一片一片地制造的，非常费时和昂贵，2)其中所述的金属小柱或通孔不包含绝缘外层，3)由于是通过刻蚀或激光开孔，通孔的侧边不是很平整4)通孔的直径不能10非常细，现有技术制造直径小于约10微米的通孔或铜柱是非常困难的，5)通孔或铜柱的间距不能非常小，6)通孔或铜柱的高度不能很大，一股在约100微米左右，7)含有通孔的基板或制作铜柱的载体材料层的厚度受开孔然后填充的工艺的限制，通孔越细，基板或载体材料层就得越薄。而导电粘接膜在厚度方向的导电性不是很好，也不易用于具有非常精细间距的焊盘间的互连。
发明内容
本发明的灵感来自于对传统的单向纤维加强的复合材料内在结构的观察和进一步发展。单向纤维加强的复合材料的横截面粗略地看起来与含有通孔的基板相似。因此，把一个由单向导线紧密地聚在一起并固化而成的复合材料柱体分割成片似乎是一个便宜和快捷的制造单向导电结构或单向导电板的方法。然而，直接采用单向纤维加强的复合材料的制作方法是不可行的。原因是单向纤维加强的复合材料的制作方法通常是用一个基体材料(如树脂材料)把一束单向排列的纤维粘接在一起并固化成一个固体，其中纤维间的间距是不能按需要精确地控制的；然而，能够在集成电路半导体封装技术中应用的单向导电板需要在按所需间距排列的位置处具有导电性。与现有技术中的单向导电板及其制造方法相比，本发明提供的单向导电板通过设定导线和基体材料可具有以上所述现有技术中三 类单向导电结构的所有功能，且其制造方法非常高效。另外，本发明提供的单向导电板消除了所述现有技术中的单向导电结构的局限性，而且还有许多新的特征，更能满足集成电路半导体封装应用中的需要。
本发明的在厚度方向导电的单向导电板，包括：单向排列的导线，其中的导线包含导线芯和设定厚度的外层；基体材料，其把所述单向排列的导线粘接并固化在一起；其中所述导线芯的特征在于：其带有绝缘保护外层，是沿板厚度方向的导电通道；其中每一根导线芯由一根导线构成或由多根导线形成的导线束或导线绳构成；其具有从约20微米到约1000毫米的长度，优选地，具有从约100微米到约20毫米的长度；其具有从约2到约2000的纵横比，优选地，具有从约5到约200的纵横比。
所述的单向导电板，其特征在于，其中所述导线芯形成一个紧密的排列，具有小于约10微米，优选地小于约5微米的从导线芯边缘到导线芯边缘的间距，并且具有小于约30微米的直径，优选地小于约20微米的直径；其特征在于，其中所述导线芯形成一个具有设定间距的规则排列，具有从约10微米到约500微米，优选地从约20微米到约150微米的导线芯边缘到导线芯边缘的间距，并且具有从约10微米到约100微米，优选地从约20微米到约60微米的直径；其特征在于，其中所述的由多根导线形成的导线束或导线绳形式的导线芯不限于包含相同的导线，也包含一些其它的导线或非导线；其特征在于，所述导线的外层具有多层结构，其中最外层在一定的温度或压力下能固化在一起，代替所述基体材料把所述导线粘接并固化在一起；其特征在于，所述单向导电板中的基体材料在设定的温度下变得具有粘接性或导线芯是低熔点金属，从而所述单向导电板是一个在设定的温度下具有粘接性能的单向导电板；其特征在于，所述基体材料是沿厚度方向的多层材料；其特征在于，把所述导线芯粘接并固化在一起的基体材料是导电材料，从而所述单向导电板的基体是一个联通的导电区，而每一根导线芯是一个独立的沿厚度方向的导电通道；其特征在于，所述单向导电板在一个表面或每个表面的部分或全部区域具有长度从约20微米到约1000毫米，优选地从约100微米到约20毫米的裸露的导线芯；其特征在于，所述单向导电板的一个表面具有设定的焊盘或电路及焊盘，而在另一个表面具有长度从约20微米到约1000毫米，优选地从约100微米到约20毫米的裸露的导线芯；其特征在于，所述单向导电板的一个表面或每个表面具有设定的焊盘或电路及焊盘；对于 包含裸露导线芯的单向导电板，其特征在于，所述裸露的导线芯具有不同的长度，形成凹槽或台阶形凹槽；其特征在于，所述裸露的导线芯的端部附加有焊接材料头。
本发明的制造所述单向导电板的方法，该方法包含：提供带有外层的导线；把带有外层的导线单向紧密地排列并通过一个基体材料固化成一个整体，从而制成一个包含单向排列导线的导线集成体；把所述导线集成体按所需厚度分割成片，从而制成多个在厚度方向导电的单向导电板。所述制造方法，其特征在于，在排列导线时，把导线间的间距设定为小于约10微米，优选地小于约5微米，从而所述导线形成一个单向紧密的排列，其中导线芯从边缘到边缘的间距主要由导线的外层的厚度设定；其特征在于，所述导线的外层具有多层结构，其中最外层的材料在一定的温度或压力下相互固化在一起，从而免去使用另外的基体材料去把所述导线粘接并固化成一个整体；该方法进一步包含如下步骤：在所述单向导电板的一个表面或每个表面的部分或全部区域去除一定厚度的基体材料及导线的外层，从而制成在所述表面的部分或全部区域具有裸露的导线芯的单向导电板；该方法进一步包含如下步骤：在所述单向导电板的一个表面制造设定的焊盘或电路及焊盘，而在另一个表面去除一定厚度的基体材料及导线的外层，以制成在一个表面具有设定的焊盘或电路及焊盘，而在另一个表面具有裸露的导线芯的单向导电板；该方法进一步包含如下步骤：在一个表面通过去除一定厚度的基体材料及导线的外层制成裸露的导线芯后，再在裸露的导线芯间填充另一个基体材料并形成另一个基体材料层，从而制成具有多层基体材料的单向导电板；该方法进一步包含如下步骤：在制造裸露的导线芯的同时，在部分区域去除一定长度的导线芯，从而在裸露的导线芯排列中制成凹槽或台阶形的凹槽。所述制造方法，该方法进一步包含如下步骤：在一个表面通过去除一定厚度的基体材料制成裸露的导线芯后，再在裸露的导线芯间填充另一个基体材料并形成另一个基体材料层，从而制成具有多层基体材料的单向导电板，进一步包含如下步骤：在所述新生成的基体材料层的表面制造所需的焊盘或电路及焊盘，及去除原来的基体材料层，从而在所述单向导电板中实现基体材料层的一个替换。所述制造方法，该方法进一步包含如下步骤：在裸露导线芯的端部附加焊接材料，从而制成包含具有焊接性端部的裸露导线芯的单向导电板。
在本发明中，关键的发明构思是利用带有外层的导线制造单向导电板。本发 明的一些优点包括：1)所述单向导电板不是如现有技术那样一片一片地通过开孔然后填充的工艺制造，而是通过导线批量地制造，非常便宜和快捷；2)所述单向导电板可具有任意选择的厚度；3)导线的直径和其外层的厚度及材料都是可根据需要来任意选择的，如可容易地制造小于10微米直径的通孔，小于50微米的通孔间距和大于100微米厚度或更大厚度如1米厚度的单向导电板；4)粘接基体材料也是可根据需要来选择的；5)由于本发明的单向导电板的厚度不受限制，导线可以非常细，从而可在其表面制造非常大的纵横比的裸露导线芯，比如大于5，20或1000。本发明中一些其它的优点，特征和相关的发明性概念会参照下面的附图说明在本发明的具体实施方式中加以详述。
附图说明
图1为本发明一个实施例中通过一个包含紧密排列的带有外层的导线的导线集成体制造单向导电板的方法的示意图，其中包括带有外层的导线在导线集成体或单向导电板中的紧密排列方式；
图2为本发明一个实施例中的单向导电板的示意图，其中包括带有非常薄的外层的细导线的紧密排列方式的放大示意图；
图2A是图2所示的单向导电板的表面结构示意图，其中包括所述导线的导线芯在所述单向导电板的一个或两个表面的部分或全部区域是裸露的例子的示意图；
图3为本发明一个实施例中的单向导电板的示意图，包括带有一定厚度的外层的导线的紧密排列方式的放大示意图，其中的导线芯是一根导线；
图3A是图3所示的单向导电板的表面结构示意图，其中包括所述导线的导线芯在所述单向导电板的一个或两个表面的部分或全部区域是裸露的例子的示意图；
图4为本发明一个实施例中的单向导电板的示意图，包括带有一定厚度的外层的导线的紧密排列方式的放大示意图，其中的导线芯是一个由多根导线组成的导线束或由多根导线拧成的导线绳；
图4A是图4所示的单向导电板的表面结构示意图，其中包括所述导线的由多根导线组成的束状的导线芯在所述单向导电板的一个或两个表面的部分或全部区域是裸露的例子的示意图；
图4B是图4所示的单向导电板的表面结构示意图，其中包括所述导线的由多根导线拧成的绳状的导线芯在所述单向导电板的一个或两个表面的部分或全30部区域是裸露的例子的示意图；
图5是本发明一个实施例中包含一些进一步的表面结构特征的单向导电板及其制造步骤。
具体实施方式
为清楚地通过参照附图说明本发明的具体实施方式，首先对一些使用的术语解释如下：1)带有外层的导线，其代表由导线芯和外层构成的导线，其中的外层与导线芯紧紧地结合在一起形成一个整体，构成外层的材料可以根据需要在聚合物，陶瓷，玻璃或其它绝缘材料中挑选，其也可以是导电材料，如低熔点金属；2)导线芯，其代表在带有外层的导线中心的导电体，其可以是一根导线，也可以是由多根导线组成的导线束或由多根导线拧成的导线绳，其包含一个非常薄的绝缘保护外层；3)基体材料，复合材料的导线集成体中把导线芯固化在一起的材料；4)细导线和粗导线，其中的细和粗是相对于一个实际应用的尺度来说的，例如要连接一对直径为100微米的焊盘，直径小于25微米的导线，或直径小于应用尺度的四分之一或三分之一的导线可粗略地称作细导线；5)导线的紧密排列，其代表相邻导线的间距非常小，其中排列方式包括正三角形和方形；6)导线集成体，其代表一束单向排列的导线通过某种材料粘接在一起并固化成的一个固体柱；7)单向导电板，其代表在板的厚度方向导电而在板的面内方向绝缘的一个片状材料，其中在板的厚度方向导电并不意味板的任意位置在板的厚度方向都导电，而是意味在一个相对大的尺度上，板的任意位置在板的厚度方向导电，或是意味在按所需间距排列的位置处在板的厚度方向导电，而对于基体材料是低熔点金属材料或导电材料的情况，单向导电代表在板的面内方向导线间相互绝缘。需要注意的是，以上的术语解释仅是为了说明的目的，而不限制本发明的范围和精神。
图1为本发明一个实施例中通过一个包含紧密排列的带有外层的导线的导线集成体制造单向导电板的方法的示意图1000，其中数字符号100代表一个包含紧密排列的带有外层导线的导线集成体，120和130代表通过分割导线集成体100而制造的单向导电板的侧视图和俯视图，131，132，133，小黑点和箭头代表 包含在导线集成体100或单向导电板130中的带有外层的导线及其紧密排列方式的放大示意图。在131中示意的导线具有非常薄的外层和正三角形紧密排列，在132和133中示意的导线具有一定厚度的外层和方形紧密排列，其中在133中示意的导线的导线芯是一个由多根导线组成的导线束或一个多根导线拧成的导线绳。与单根导线的导线芯相比，由多根导线组成的导线芯具有更好的柔韧性。
制造所述单向导电板的方法包括如下基本步骤：1)提供带有外层的导线；2)把带有外层的导线聚在一起形成一个紧密的排列，并固化成一个整体，从而制成一个包含单向紧密排列的导线的导线集成体；3)把所述导线集成体分割成片，从而制成多个按照需要在厚度方向导电的单向导电板。通过以上所述步骤制成的单向导电板中的导线芯不是裸露的而是嵌入在导电板中的，即单向导电板是具有嵌入式导线芯的单向导电板。为了制成在表面包含裸露的导线芯的单向导电板，以上所述的制造单向导电板的方法可进一步包含如下步骤：在所述单向导电板的所需表面的部分或全部区域去除基体材料和导线的外层材料，从而制成在所述表面的部分或全部区域具有裸露的导线芯的单向导电板。具有裸露的导线芯的单向导电板可在电子器件之间制造柔性的互连，从而提高电子器件之间互连的可靠性。而通过选择基体材料或导线芯，具有嵌入式导线芯的单向导电板可用作导电粘接膜或进一步制作成电路基板。需要注意的是，图1中虽然画了一个圆的导线集成体100及相应的单向导电板130，但其形状不必只限于圆形，而可根据需要来选择。另外，单向导电板的厚度可根据应用的需要来确定，其可以非常薄，从而单向导电板成为一个单向导电纸或单向导电膜，也可以非常厚，从而制成电子器件间的韧性连接。在实际应用中，所述的单向导电板可以进一步分割成许多小的单元，每一个单元可用于一个集成电路半导体封装或其它的应用。
图2为本发明一个实施例中的单向导电板的示意图2000，其由带有非常薄的外层的细导线以正三角形的紧密排列方式制成，其中数字符号200代表一个带有非常薄的外层的细导线，201和202代表所述细导线的导线芯和外层，120和130示意所述单向导电板的侧视图和俯视图，小黑点，箭头和131示意包含在单向导电板130中的带有外层202的导线200及其紧密排列方式的放大图；其中231代表把导线200紧密地粘接在一起的基体材料。需要说明的是，在这个实施例中，由于所述带有非常薄的外层的细导线与一个实际应用的尺度相比很小，所以对细导线的排列不必非常精细和严格，只要是一个粗略的紧密排列即可，如 个别导线可有一些小的错位。在这个实施例中，一个优选的导线芯直径为5微米到30微米，外层的厚度小于3微米，导线间基体材料厚度小于2微米。例如，一个优选的尺寸组合是导线芯直径为15微米，外层的厚度为2微米，导线间基体材料的厚度小于1微米。对于大部分微电子器件的从50微米到100微米的焊盘尺寸和大于50微米的焊盘间距来说，具有所述尺寸组合的单向导电板在板的任意位置都是厚度方向导电的和面内绝缘的。
图2A为包含各种表面结构的导线芯的单向导电板120的示意图3000，其中数字符号301，302，303，304，305代表单向导电板120中箭头所示的一个小区域的局部放大图，其显示包含在单向导电板120中的导线芯的各种表面结构的例子；其中301所示的是具有嵌入式导线芯的单向导电板单，302所示的是在一个表面具有裸露的导线芯的单向导电板单，303所示的是在一个表面的裸露的导线芯具有台阶形凹槽，而在另一个表面具有所需的焊盘的单向导电板单，304所示的是在每个表面具有裸露的导线芯的单向导电板单，305所示的是在一个表面的部分区域具有裸露的导线芯的单向导电板。图2A中的数字符号300代表一个实际应用中需要用单向导电板连接的电子器件的一个端口的尺度，比如一个直径为100微米的焊盘，由于所述的单向导电板120采用了带有非常薄的外层的细导线，比如直径为15微米的细导线，所述焊盘的尺度比所述细导线的尺度大很多，所以所述焊盘在单向导电板的上表面的任意位置都可以与在单向导电板的下表面的相应位置的焊盘导通，即在一个实际应用中的比所述细导线大很多的尺度上，图2和图2A所述的单向导电板120在板的任意位置在板的厚度方向都是导电的，而在面内是绝缘的。
图3为本发明一个实施例中的单向导电板的示意图4000，其由带有一定厚度的外层的导线以方形的紧密排列方式制成；其中数字符号400代表一个带有一定厚度的外层的导线，401和402代表所述细导线的导线芯和外层，其中的导线芯401是一根导线，420和430示意所述单向导电板的侧视图和俯视图，小黑点，箭头和432示意包含在单向导电板430中的带有外层402的导线400及其方形的紧密排列方式的放大图；其中431代表把导线400紧密地粘接在一起的基体材料，其可以是一个导电材料。在这个实施例中，一个优选的导线芯直径为20微米到80微米，外层的厚度为10微米到25微米，导线间基体材料厚度小于2微米。例如，对于80微米的焊盘互连尺寸和140微米焊盘中心到中心的间 距来说，一个优选的尺寸组合是导线芯直径为60微米，外层的厚度为40微米，导线间基体材料的厚度小于1微米。
图3A为包含各种表面结构的导线芯的单向导电板420的示意图5000，其中数字符号501，502，503代表单向导电板420中箭头所示的一个小区域的局部放大图，其显示包含在单向导电板420中的导线芯的各种表面结构的例子；其中501所示的是具有嵌入式导线芯的单向导电板单，502所示的是在一个表面具有裸露的导线芯的单向导电板单，503所示的是在每个表面具有裸露的导线芯的单向导电板单。图3A中的数字符号500代表一个实际应用中需要用单向导电板连接的电子器件的一个端口的尺度，比如一个直径为100微米的焊盘。所述焊盘的尺度与单向导电板420中的导线间距相差不大，所以所述焊盘需要与单向导电板中的导线对齐才可以与在单向导电板的下表面的相应位置的焊盘导通。所以，为了一个实际的应用，需要设计所述单向导电板420中的导线的外层的厚度和导线芯的直径，以匹配实际应用中焊盘的尺寸和间距。需要注意的是，图3A所示的裸露导线芯包含一个薄绝缘保护外层，其在图中没有被画出。
图2所示的单向导电板120的优点是其可以应用到各种尺寸和间距的焊盘，而缺点是在焊盘以外区域的导线没有获得应用；而图3所示的单向导电板420的优点是所有的导线都获得了应用，而缺点是需要针对每一个实际应用来设计导线的直径和外层的厚度，以匹配实际应用中焊盘的尺寸和间距。
图4为本发明一个实施例中的单向导电板的示意图6000，其由带有一定厚度的外层的导线以方形的紧密排列方式制成；其中数字符号600代表一个带有一定厚度的外层的导线，601和602代表所述细导线的导线芯和外层，620和630示意所述单向导电板的侧视图和俯视图，小黑点，箭头和633示意包含在单向导电板630中的带有外层602的导线600及其方形的紧密排列方式的放大图；其中631代表把导线600紧密地粘接在一起的基体材料。图4中所示的单向导电板620中的导线600的导线芯601是一个由多根导线组成的导线束或一个由多根导线拧成的导线绳。与单根导线的导线芯相比，多根导线组成的导线芯在相同长度和宽度的情况下会更加柔韧，从而增加连接点的可靠性。另外，多根导线组成的导线芯中的导线可以由不同的材料构成，比如包含铜线和焊接材料线或；也可以包含部分绝缘线，或用于粘接目的的聚合物材料线。
图4A为包含各种表面结构的导线芯的单向导电板700的示意图7000，其 中的导线芯是由多根导线组成的导线束，数字符号701，702，703代表单向导电板700中箭头所示的一个小区域的局部放大图，其显示包含在单向导电板700中的导线芯的各种表面结构的例子；其中701所示的是具有嵌入式导线芯的单向导电板单，702所示的是在一个表面具有裸露的导线芯的单向导电板，703所示的是在每个表面具有裸露的导线芯的单向导电板单。与图3A所示的单向导电板420相似，为了一个实际的应用，需要设计所述单向导电板700中的导线的直径和外层的厚度，以匹配实际应用中焊盘的尺寸和间距。
图4B为包含各种表面结构的导线芯的单向导电板800的示意图8000，其中的导线芯是多根导线拧成的导线绳，数字符号801，802，803代表单向导电板800中箭头所示的一个小区域的局部放大图，其显示包含在单向导电板800中的导线芯的各种表面结构的例子；其中801所示的是具有嵌入式导线芯的单向导电板单，802所示的是在一个表面具有裸露的导线芯的单向导电板，803所示的是在每个表面具有裸露的导线芯的单向导电板。图4B所示的导线绳与图4A所示的导线束相比，多根导线组成的导线芯在相同长度和宽度的情况下会更加柔韧，从而增加连接点的可靠性。需要注意的是，图3和图4中所示的裸露导线芯也可进一步具有台阶形的凹槽，其在图中没有被画出。
图5是本发明一个实施例中包含一些进一步的表面结构特征的单向导电板及其制造步骤的示意图9000，其中910所示的是一个在一面具有裸露导线芯的单向导电板，数字符号911和912代表导线芯的导体部分和薄绝缘保护外层，913代表基体材料；920示意在910所示的具有裸露导线芯的表面填充另一种基体材料924而制成具有两层基体材料结构的单向导电板的；920示意在920所示的基体材料924的表面制造电路935和焊盘936；940示意在930所示的已有电路935和焊盘936的单向导电板中去除原来的基体材料913；950和960示意在裸露导线芯的端部附着一个焊接材料头，其中950示意在裸露导线芯的端部先去除一小部分不可焊接的薄绝缘保护外层以暴露可焊接的端部951，960示意在裸露导线芯的可焊接的端部951附着一个焊接材料头961。需要指出的是，9000所示的制造步骤在所述的单向导电板中实现了一个基体材料的替换，这种替换在实际应用中具有一定的意义，如一个所需的基体材料层用所述的粘接工艺制作是困难的，而在表面制作是容易的，在这种情况下，这种替换基体材料的制作方法是有应用价值的。
需要说明的是，以上所有附图说明中的导线芯具有一个薄的绝缘保护外层，如抗环境腐蚀和氧化的绝缘外层，此保护外层仅在图5中画出。当导线芯具有一个薄绝缘外层时，导线芯以外的基体材料可以不必是绝缘材料，也可以是一种导电基体，如一种低熔点金属，从而所述的单向导电板的基体是一个联通的导电区，而每一根导线芯是一个独立的导电通道。这样的单向导电板也具有一定的应用价值。
需要注意的是，以上附图所示的单向导电板的表面结构仅是示意说明，如图3和图4中的单向导电板也可在其表面制造所需的焊盘或电路及焊盘，又如对于不是焊接材料的导线芯，可以在单向导电板中裸露的导线芯的端部附着焊接材料，从而制成包含具有焊接材料头的裸露导线芯的单向导电板，但这些本发明的扩展没在所有的附图中另外画出，所以以上参照实施例和附图说明对本发明的描述仅为举例说明，而不是限定本发明的精神和范围，熟悉此技术者当可据此进行修改而得到等效实施例。

Claims (23)

  1. 一种在厚度方向导电的单向导电板，包括：
    单向排列的导线，其中的导线包含导线芯和设定厚度的外层；
    基体材料，其把所述单向排列的导线粘接并固化在一起；
    其中所述导线芯的特征在于：
    其带有绝缘保护外层，是沿板厚度方向的导电通道；
    其中每一根导线芯由一根导线构成或由多根导线形成的导线束或导线绳构成；
    其具有从约20微米到约1000毫米的长度，优选地，具有从约100微米到约20毫米的长度，
    其具有从约2到约2000的纵横比，优选地，具有从约5到约200的纵横比。
  2. 如权利要求1所述的单向导电板，其特征在于，其中所述导线芯形成一个紧密的排列，具有小于约10微米，优选地小于约5微米的从导线芯边缘到导线芯边缘的间距，并且具有小于约30微米的直径，优选地小于约20微米的直径。
  3. 如权利要求1所述的单向导电板，其特征在于，其中所述导线芯形成一个具有设定间距的规则排列，具有从约10微米到约500微米，优选地从20微米到150微米的导线芯边缘到导线芯边缘的间距，并且具有从约10微米到约100微米，优选地从约20微米到约60微米的直径。
  4. 如权利要求1所述的单向导电板，其特征在于，其中所述的由多根导线形成的导线束或导线绳形式的导线芯不限于包含相同的导线，也包含一些其它的导线或非导线。
  5. 如权利要求1所述的单向导电板，其特征在于，所述导线的外层具有多层结构，其中最外层在一定的温度或压力下能固化在一起，代替所述基体材料把所述导线粘接并固化在一起。
  6. 如权利要求1所述的单向导电板，其特征在于，所述单向导电板中的基体材料在设定的温度下变得具有粘接性或导线芯是低熔点金属，从而所述单向导电板是一个在设定的温度下具有粘接性能的单向导电板。
  7. 如权利要求1所述的单向导电板，其特征在于，所述单向导电板中基体材料是沿板厚度方向设置的多层材料。
  8. 如权利要求1所述的单向导电板，其特征在于，把所述导线芯粘接并固化在一起的基体材料是导电材料，从而所述单向导电板的基体是一个联通的导电区，而每一根导线芯是一个独立的沿板厚度方向的导电通道。
  9. 如权利要求1所述的单向导电板，其特征在于，所述单向导电板在一个表面或每个表面的部分或全部区域具有长度从约20微米到约1000毫米，优选地从约100微米到约20毫米的裸露的导线芯。
  10. 如权利要求1所述的单向导电板，其特征在于，所述单向导电板的一个表面具有设定的焊盘或电路及焊盘，而在另一个表面具有长度从约20微米到1000毫米，优选地从约100微米到约20毫米的裸露的导线芯。
  11. 如权利要求1所述的单向导电板，其特征在于，所述单向导电板的一个表面或每个表面具有设定的焊盘或电路及焊盘。
  12. 如权利要求9或权利要求10所述的单向导电板，其特征在于，所述裸露的导线芯具有不同的长度，形成凹槽或台阶形凹槽。
  13. 如权利要求9或权利要求10或权利要求12所述的单向导电板，其特征在于，所述裸露的导线芯的端部附加有焊接材料头。
  14. 一种制造单向导电板的方法，该方法包含：
    提供带有外层的导线；
    把带有外层的导线单向紧密地排列并通过一个基体材料固化成一个整体，从而制成一个包含单向排列导线的导线集成体；
    把所述导线集成体按所需厚度分割成片，从而制成多个在厚度方向导电的单向导电板。
  15. 如权利要求14所述的制造单向导电板的方法，其特征在于，在排列导线时，把导线间的间距设定为小于10微米，优选地小于5微米，从而所述导线形成一个单向紧密的排列，其中导线芯从导线芯边缘到导线芯边缘的间距主要由导线的外层的厚度设定。
  16. 如权利要求14所述的制造单向导电板的方法，其特征在于，所述导线的外层具有多层结构，其中最外层的材料在一定的温度或压力下相互固化在一起，从而免去使用另外的基体材料去把所述导线粘接并固化成一个整体。
  17. 如权利要求14所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在所述单向导电板的一个表面或每个表面的部分或全部区域去除一定厚度的基体材料及导线的外层，从而制成在所述表面的部分或全部区域具有裸露的导线芯的单向导电板。
  18. 如权利要求14所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在所述单向导电板的一个表面制造设定的焊盘或电路及焊盘，而在另一个表面去除一定厚度的基体材料及导线的外层，以制成在一个表面具有设定的焊盘或电路及焊盘，而在另一个表面具有裸露的导线芯的单向导电板。
  19. 如权利要求14所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在一个表面通过去除一定厚度的基体材料及导线的外层制成裸露的导线芯后，再在裸露的导线芯问填充另一个基体材料以形成另一个基体材料层，从而制成具有多层基体材料的单向导电板。
  20. 如权利要求17或权利要求18所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在制造裸露的导线芯的同时，在部分区域去除一定长度的导线芯，从而在裸露的导线芯排列中制成凹槽或台阶形的凹槽。
  21. 如权利要求19所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在所述新生成的基体材料层的表面制造设定的焊盘或电路及焊盘。
  22. 如权利要求19或权利要求21所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    去除原来的基体材料层，从而在所述单向导电板中实现基体材料层的一个替换。
  23. 如权利要求17或权利要求18或权利要求20或权利要求22所述的制造单向导电板的方法，该方法进一步包含如下步骤：
    在所述裸露导线芯的端部附加焊接材料，从而在所述单向导电板的表面上制成包含焊接材料头的裸露导线芯。
PCT/CN2014/092394 2013-12-27 2014-11-27 一种单向导电板及其制造方法 WO2015096589A1 (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310737666.0A CN103745972A (zh) 2013-12-27 2013-12-27 一种单向导电板及其制造方法
CN201310737666.0 2013-12-27

Publications (1)

Publication Number Publication Date
WO2015096589A1 true WO2015096589A1 (zh) 2015-07-02

Family

ID=50502982

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/CN2014/092394 WO2015096589A1 (zh) 2013-12-27 2014-11-27 一种单向导电板及其制造方法

Country Status (2)

Country Link
CN (1) CN103745972A (zh)
WO (1) WO2015096589A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063641A3 (en) * 2016-09-28 2019-02-07 Intel Corporation HOUSING HOUSING STRUCTURE HAVING PACKAGED HOUSING INTERCONNECTION COMPRISING CONDITIONED YARNS HAVING A POLYGONAL CROSS SECTION

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103745972A (zh) * 2013-12-27 2014-04-23 申宇慈 一种单向导电板及其制造方法
CN104183545B (zh) * 2014-07-14 2017-05-17 申宇慈 制造导线框架体的方法和导线框架体
CN107689332B (zh) * 2014-10-15 2019-07-26 申宇慈 导线柱体集成体、功能性柱体及其集成体、以及功能性基板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375512A (zh) * 2001-03-19 2002-10-23 日东电工株式会社 各向异性导电薄膜
TW200408811A (en) * 2002-11-29 2004-06-01 Ind Tech Res Inst Integrated compound nano probe card and method of making same
CN1549279A (zh) * 2003-05-12 2004-11-24 财团法人工业技术研究院 高导电纳米薄膜式探针卡的制造方法
JP2013197221A (ja) * 2012-03-19 2013-09-30 Panasonic Corp 半導体装置及びその製造方法
CN103745972A (zh) * 2013-12-27 2014-04-23 申宇慈 一种单向导电板及其制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102208372B (zh) * 2011-05-19 2015-12-02 华进半导体封装先导技术研发中心有限公司 一种高密度导电通道基板及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1375512A (zh) * 2001-03-19 2002-10-23 日东电工株式会社 各向异性导电薄膜
TW200408811A (en) * 2002-11-29 2004-06-01 Ind Tech Res Inst Integrated compound nano probe card and method of making same
CN1549279A (zh) * 2003-05-12 2004-11-24 财团法人工业技术研究院 高导电纳米薄膜式探针卡的制造方法
JP2013197221A (ja) * 2012-03-19 2013-09-30 Panasonic Corp 半導体装置及びその製造方法
CN103745972A (zh) * 2013-12-27 2014-04-23 申宇慈 一种单向导电板及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018063641A3 (en) * 2016-09-28 2019-02-07 Intel Corporation HOUSING HOUSING STRUCTURE HAVING PACKAGED HOUSING INTERCONNECTION COMPRISING CONDITIONED YARNS HAVING A POLYGONAL CROSS SECTION

Also Published As

Publication number Publication date
CN103745972A (zh) 2014-04-23

Similar Documents

Publication Publication Date Title
JP3904541B2 (ja) 半導体装置内蔵基板の製造方法
CN102479725B (zh) 具有散热座及增层电路的散热增益型半导体组件制备方法
TWI415542B (zh) A printed wiring board, and a printed wiring board
JP5018826B2 (ja) 電子デバイスおよびその製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
CN106158774B (zh) 半导体封装结构及其制造方法
JP2008153470A (ja) 半導体装置および半導体装置の製造方法
JP2006108211A (ja) 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
WO2015096589A1 (zh) 一种单向导电板及其制造方法
JP2017034059A (ja) プリント配線板、半導体パッケージおよびプリント配線板の製造方法
TW201448131A (zh) 配線基板
JP2015026689A (ja) 回路基板、回路基板の製造方法及び電子機器
TW201448139A (zh) 嵌埋式基板封裝構造及其製造方法
KR101383002B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN105280624A (zh) 电子装置模块及其制造方法
KR101382843B1 (ko) 반도체 패키지 기판, 이를 이용한 패키지 시스템 및 이의 제조 방법
CN112752429A (zh) 多层线路板及其制作方法
JP2018032659A (ja) プリント配線板およびプリント配線板の製造方法
JP4480710B2 (ja) 半導体装置内蔵基板
JP2008252058A (ja) 半導体装置及びその製造方法
TWI566330B (zh) 電子封裝結構之製法
JP5257518B2 (ja) 基板製造方法および樹脂基板
WO2015103968A1 (zh) 一种电子器件互连体
CN108305864B (zh) 端子
JP5221682B2 (ja) プリント回路基板及びその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 14874147

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 14874147

Country of ref document: EP

Kind code of ref document: A1