FR2805709A1 - Connexion electrique entre deux faces d'un substrat et procede de realisation - Google Patents
Connexion electrique entre deux faces d'un substrat et procede de realisation Download PDFInfo
- Publication number
- FR2805709A1 FR2805709A1 FR0002446A FR0002446A FR2805709A1 FR 2805709 A1 FR2805709 A1 FR 2805709A1 FR 0002446 A FR0002446 A FR 0002446A FR 0002446 A FR0002446 A FR 0002446A FR 2805709 A1 FR2805709 A1 FR 2805709A1
- Authority
- FR
- France
- Prior art keywords
- substrate
- groove
- trench
- filled
- face
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
Connexion électrique entre deux faces d'un substrat et procédé de réalisation.La connexion est constituée par une partie (46) d'un substrat conducteur ou semi-conducteur (20) complètement entourée d'au moins une tranchée (32, 36, 44) électriquement isolante. Un plot de contact (42) est disposé sur la face arrière (40) et des pistes conductrices (38) sur la face avant. La connexion s'effectue par le substrat lui-même.Application à la réalisation de circuits, composants, capteurs, etc...
Description
<B>CONNEXION</B> ELECTRIQUE ENTRE<B>DEUX FACES</B> D'UN <B>SUBSTRAT</B> <B>ET</B> PROCEDE <B>DE</B> REALISATION DESCRIPTION Domaine technique présente invention a pour obj une connexion électrique entre deux faces d'un substrat et un procédé de realisation de cette connexion. Elle trouve une application dans la réalisation de composants ou de circuits électroniques<B>ou</B> encore dispositifs nécessitant des connexions électriques comme des têtes magnétiques ou des capteurs.
Etat de la technique antérieure Le document FR-A-2 <B>637 151</B> décrit un procédé de réalisation de connexions électriques<B>à</B> travers un substrat. Ce procédé est illustré par les figures<B>1A,</B> lBi annexées. Sur un substrat<B>10,</B> on dépose une couche isolante 12 et on balaie, avec un pas défini, la face arrière du substrat par un faisceau laser de longueur d'onde appropriée. Le rayonnement laser est absorbe par le substrat et provoque localement l'abrasion de celui-ci. Quand toute l'épaisseur du substrat a été abrasée, le rayonnement atteint la couche isolante 12 qui, elle, est transparente au rayonnement choisi. Elle demeure intacte et constitue donc un fond pour les trous percés dans le substrat qui, de ce fait, sont borgnes. on réalise ensuite une oxydation thermique créant notamment une couche isolante 14 sur la paroi des trous et sur la face arrière du substrat (Fig. <B>1A).</B> On dépose ensuite une couche conductrice<B>16</B> qui vient revêtir parois et le fond des trous. Par une technique de gravure, on vient enlever une partie de la couche isolante 12 recouvrant la couche conductrice face avant pour créer une ouverture<B>18</B> (Fig. 1B).
On prend ensuite un contact électrique sur la couche métallique<B>16</B> par un plot conducteur<B>18</B> (Fig. <B>1C).</B> La connexion électrique entre la face avant et la face arrière substrat est ainsi assurée par le matériau métallique du plot<B>18</B> et la couche métallique <B>16.</B> On peut procéder ensuite, par des moyens traditionnels, a la réalisation du circuit électrique sur la face avant du substrat.
Pareil procédé présente au moins deux inconvénients<B>:</B> <B>-</B> comme implique la présence de trous dans le substrat, il nécessite des précautions particulières lors de certaines opérations liées a la réalisation du circuit, comme par exemple l'étalement d'une résine, le nettoyage des pièces, etc <B>... ;</B> <B>-</B> la présence, dans les trous, d'un matériau métallique différent du substrat entraÎne des contraintes et déformations lors des étapes mettant en jeu des températures supérieures<B>à</B> la température ambiante<B>;</B> ces mêmes contraintes et déformations seront très gênantes lors du fonctionnement du composant<B>à</B> température élevée. La présente invention a justement pour but de remédier<B>à</B> ces inconvénients en évitant la présence de trous en réduisant les différences de nature entre matériaux.
Exposé l'invention <B>A</B> cette fin, l'invention propose une connexion électrique (appelée encore "via" conducteur), dans laquelle le substrat est conducteur semi- conducteur), cette propriété de conduction étant justement mise<B>à</B> profit pour réaliser la connexion. on observera que, dans la technique antérieure vient d'être décrite, si l'on utilisait un substrat conducteur, cette conductivité ne constituerait pas un avantage puisque la connexion s'effectuerait toujours par un matériau rapporté (la couche<B>16)</B> différent du substrat.
Selon l'invention, c'est le substrat même qui va servir de moyen de connexion électrique entre les deux faces. La partie du substrat réalisant cette connexion devra naturellement être électriquement isolée reste du substrat. Cette fonction d'isolement est réalisée par au moins une tranchée 'on peut appeler aussi cloison ou mur), s'étendant sur toute l'épaisseur du substrat et entourant complètement la partie du substrat constituant la connexion. Cette ou ces tranchée(s) doit (doivent) être au moins en partie comblée(s) pour assurer la tenue mécanique de l'ensemble du substrat. De façon précise, la présente invention a pour objet une connexion électrique entre deux faces d'un substrat, caractérisée en ce que le substrat est conducteur ou semi-conducteur et en ce que la connexion comprend au moins une tranchée électriquement isolante s'étendant sur toute l'épaisseur du substrat et entourant complètement une partie du substrat, cette tranchée étant comblée sur au moins une partie de sa hauteur.
La tranchee peut être formée de deux gorges disposées en regard l'une de l'autre et formées<B>à</B> partir de chacune des deux faces du substrat. L'une ou l'autre des gorges est comblée, ou éventuellement les deux.
Selon un mode de réalisation, la partie comblée de la tranchée comprend une première gorge gravée dans le substrat<B>à</B> partir d'une première face de celui-ci, un matériau électriquement isolant comblant cette première gorge.
Selon un autre mode de réalisation, la paroi de la première gorge recouverte d'une couche isolante et la gorge est comblée par un autre matériau. Cet autre matériau peut etre électriquement conducteur ou semi- conducteur de préférence, ce matériau présente un coefficient de dilatation proche de celui du substrat.
Selon encore un autre mode de réalisation, la tranchée comprend une seconde gorge gravée dans le substrat<B>à</B> partir d'une seconde face de celui-ci, cette seconde gorge ayant un fond débouchant dans la partie comblée de la tranchée. Selon encore un autre mode de réalisation, la seconde gorge est également comblée. Selon une autre variante, la tranchée comporte une seule gorge partiellement ou totalement comblée.
La présente invention a également pour obj un procédé de réalisation de la connexion électrique qui vient d'être définie et qui est caractérisé en ce il comprend les opérations suivantes<B>:</B> <B>-</B> on part d'un substrat conducteur' ou semi- conducteur, on réalise sur toute l'épaisseur du substrat au moins une tranchée électriquement isolante entourant complètement une partie du substrat, cette tranchée étant comblée sur au moins une partie de sa hauteur.
Pour réaliser la tranchée, on peut graver deux gorges communiquantes <B>à</B> partir des deux faces du substrat et en combler au moins une ou réaliser une seule gorge et amincir l'autre face du substrat jusqu'à ladite gorge.
peut aussi réaliser plusieurs tranchées, concentriques ou non, et par exemple deux, l'une<B>à</B> l'intérieur l'autre<B>à</B> l'extérieur.
Dans les définitions qui précèdent, la "première" et la "seconde" faces peuvent être les faces "avant" et "arrière" du substrat ou les faces "arrière" et "avant", ces désignations étant conventionnelles et n'ayant aucun caractère limitatif. Brève description des dessins <B>-</B> les figures<B>1A,</B> 1B, ic, <B>à</B> décrites, illustrent un procédé de réalisation d'une connexion selon l'art antérieur<B>-</B> <B>-</B> les figures<B>2A</B> et 2B illustrent, en vue de dessus et en coupe, une premiere étape d'un procédé selon l'invention<B>;</B> <B>-</B> la figure<B>3</B> illustre la formation d'une première gorge<B>;</B> <B>-</B> la figure 4 illustre une variante dans laquelle on comble cette première gorge par un matériau isolant<B>;</B> <B>-</B> la figure<B>5</B> illustre une autre variante dans laquelle on recouvre la paroi de la première gorge par une couche isolante<B>;</B> <B>-</B> la figure<B>6</B> illustre le comblement de cette gorge ainsi recouverte<B>;</B> la figure<B>7</B> illustre une étape supplémentaire de formation de couches apte<B>à</B> réaliser des circuits ou interconnexions sur la face avant du substrat<B>;</B> la figure<B>8</B> illustre une opération d'amincissement du substrat par la face arrière<B>;</B> <B>-</B> la figure<B>9</B> illustre la formation d'un plot de contact sur la face arrière du substrat<B>;</B> <B>-</B> la figure<B>10</B> illustre la formation d'une seconde gorge dans le substrat aminci, et montre la connexion électrique achevée dans un mode de réalisation oÙ cette seconde gorge n'est pas comblée<B>;</B> <B>-</B> la figure<B>11</B> illustre une autre variante oÙ les deux gorges sont comblées par des matériaux isolants<B>;</B> <B>-</B> les figures<B>12A,</B> 12B,<B>12C</B> montrent diverses formes de motifs de tranchées et illustrent variante<B>à</B> deux gorges triangulaires. Description de modes particuliers de réalisation Les fi gures <B>2A</B> et 2B montrent un substrat présentant par exemple la forme d'une tranche ilicium de<B>500</B> pm d'épaisseur et de 2 ntÇ2xcm de résistivité. Ce substrat présente une première face 21 sera dite "avant" et une seconde face 22 qui sera dite "arrière". La face avant 21 est recouverte d'une resine photosensible 24 que l'on insole<B>à</B> travers un masque pour définir un motif fermé qui va correspondre <B>à</B> la future tranchée. Dans le mode de réalisation illustré, ce motif fermé est un anneau circulaire<B>26</B> dont le diamètre intérieur peut être, par exemple, <B>180</B> pm et dont la largeur peut être de<B>6</B> pm. En développant la résine, on met<B>à</B> nu la face avant 21 substrat le long de l'anneau<B>26.</B>
On grave, par exemple par gravure sèche, substrat dans la zone dénudée pour obtenir une gorge comme illustré sur la figure<B>3.</B> Cette gorge peut avoir par exemple, une profondeur de<B>60</B> pm.
Après retrait de la résine, on peut, dans une première variante illustrée sur la figure 4, remplir cette gorge de matériau isolant référencé<B>30.</B> Dans une autre variante illustrée la figure<B>5,</B> on soumet tout le substrat<B>à</B> une oxydation thermique pour qu'une mince couche isolante<B>32,</B> l'occurrence une couche de silice si le substrat est en silicium) vienne recouvrir la paroi intérieure de la gorge. Une couche<B>33</B> isolante se trouve également déposée sur la face arrière. On dépose ensuite, par exemple par vaporisation chimique (CVD ou "Chemical Vapour Déposition") un matériau présentant de préférence un coefficient de dilatation thermique proche de celui du substrat. Il peut s'agir, par exemple de silicium polycristallin si le substrat est en silicium. Ce matériau porte la référence<B>36</B> sur la figure<B>6.</B> Une couche<B>37</B> se trouve être également déposée sur la face arrière. on polit ensuite la face avant, par exemple par procédé mécano-chimique, pour ne laisser subsister le matériau<B>36</B> que dans les gorges.
figure<B>7</B> illustre une étape suivante où l'on réalise diverses pistes conductrices<B>38</B> sur la face avant substrat, par des procédés connus en micro- électronique. Ces pistes sont en contact électrique avec substrat dans la zone située<B>'</B> l'intérieur de la première gorge. Une couche de protection<B>39</B> peut venir recouvrir le tout.
On peut amincir ensuite le substrat, c omme illustré sur la figure<B>8,</B> par exemple par un procédé mécanique, mécano-chimique ou chimique, jusqu'à obtenir une épaisseur voulue, par exemple<B>250</B> La nouvelle face arrière est référencée 40. La figure<B>9</B> montre, sur cette face arrière, un plot de contact<B>,</B> par exemple en métal. Sur ce plot, on pourra venir souder des fils métalliques ou déposer billes de soudure (selon l'application). L'emplacement du plot 42 correspond<B>à</B> l'intérieur de l'anneau defini par la première gorge réalisée face avant.
Comme illustré sur figure<B>10,</B> on forme alors une seconde gorge 44,<B>à</B> partir de la face arrière 40, avec les mêmes procédés photolithographie et de gravure que pour la première gorge. La gravure est poursuivie jusqu'à ce qu'elle débouche sur le matériau de remplissage de la première gorge. on a ainsi complètement isolé la partie 46 du substrat. Cette partie 46 constitue une connexion électrique reliant électriquement les pistes<B>38</B> réalisées sur la face avant et le plot de contact 42 de la face arrière.
Dans l'exemple pris, avec les dimensions données et le silicium comme substrat, on obtient une connexion dont la résistance est de l'ordre de l'Ohm. Il va de soi qu'il ne s'agit<B>là</B> d'un exemple ne limitant en rien l'invention. Pour obtenir une autre valeur, on modifiera l'épaisseur substrat et/ou le diamètre intérieur de l'anneau et/ou la résistivité du substrat.
La figure<B>11</B> illustre un autre mode de réalisation dans lequel la première gorge pratiquée face avant est comblée par un matériau isolant 48 (par exemple du verre, de la silice, etc <B>... ),</B> la seconde gorge pratiquée face arrière étant également comblée par un matériau isolant<B>50</B> (verre, silice, etc...).
Selon un autre mode de réalisation, la tranchée ne comporte qu'une gorge comblée, le substrat étant ensuite aminci jusqu'à mise<B>à</B> jour du matériau de remplissage de la gorge.
Pour finir, les figures<B>12A,</B> 12B et<B>12C</B> montrent trois profils fermés<B>60</B> autres que circulaires, à savoir respectivement carré, triangulaire et hexagonal. Toutes formes ne sont données qu <B>à</B> titre d'exemples. Sur la figure 12B, on a représenté le cas où l'on réalisé deux tranchées<B>61</B> et<B>62.</B> pourrait en réaliser davantage, et ce, quelle que soit la forme du profil.
Par ailleurs, les tranchées ne sont pas nécessairement réalisées avec deux parois latérales verticales, mais pourraient être réalisées avec d'autres formes, par exemple obliques.
Claims (1)
- REVENDICATIONS <B>1.</B> Connexion électrique entre deux faces d'un substrat, caractérisée en ce que le substrat (20 est conducteur ou semi-conducteur et en ce que la connexion comprend au moins une tranchée électriquement isolante <B>(36,</B> 44) (48,<B>50)</B> s'étendant sur toute l'épaisseur du substrat (20) et entourant complètement une partie (46) du substrat, cette tranchée étant comblée sur au moins une partie de sa hauteur. 2. Connexion électrique selon la revendication<B>1,</B> dans laquelle la partie comblée de la tranchée comprend une première gorge<B>(28)</B> gravée dans le substrat à partir d'une première face (21) de celui un matériau électriquement isolant<B>(30)</B> comblant cette première gorge. <B>3.</B> Connexion électrique selon la revendication<B>1,</B> dans laquelle la partie comblée de la tranchée comprend une première gorge gravée<B>(28)</B> dans le substrat (20)<B>à</B> partir d'une première face (21) de celui-ci, une couche électriquement isolante<B>(32)</B> recouvrant la paroi de cette première gorge<B>(28),</B> un autre matériau<B>(36)</B> comblant cette première gorge. 4. Connexion électrique selon la revendication<B>3,</B> dans lequel le matériau<B>(36)</B> comblant la première gorge <B>(28</B> présente un coefficient de dilatation proche de celui du substrat (20). <B>.</B> Connexion électrique selon la revendications<B>1,</B> dans laquelle la tranchée comprend une partie comblee formée par une seconde gorge (44) gravée dans le substrat (20)<B>à</B> partir d'une seconde face (40) celui-ci, cette seconde gorge (44) ayant un fond débouchant dans la partie comblée de la tranchée. <B>6.</B> Connexion selon la revendication<B>1,</B> dans laquelle la tranchée est comblée sur toute sa hauteur et comprend une première gorge gravée dans le substrat <B>à</B> partir de la première face, cette première gorge étant comblée (48), et une seconde gorge gravée dans le substrat<B>à</B> partir de la seconde face et rejoignant la première gorge, cette seconde gorge étant également comblée<B>(50).</B> <B>7.</B> Connexion selon la revendication<B>1,</B> dans laquelle la tranchée comprend une seule gorge partiellement ou totalement comblée. <B>8.</B> Connexion électrique selon la revendication<B>1,</B> comprenant en outre un plot de contact électrique (42) disposé sur l'une des faces du substrat, dans la partie (46) est complètement entourée par la tranchée. Procédé de réalisation d'une connexion électrique selon la revendication<B>1,</B> caractérisé en ce qu'il comprend les opérations suivantes<B>:</B> <B>-</B> on part d'un substrat conducteur ou semi- conducteur (20), <B>-</B> on réalise sur toute l'épaisseur du substrat moins une tranchée électriquement isolante entourant complètement une partie (46) substrat (20), cette tranchée étant comblée sur au moins une partie de sa hauteur<B>(36)</B> (48, <B>10.</B> Procédé selon la revendication<B>9,</B> dans lequel, pour réaliser la partie comblée de la tranchée, on forme, a partir d'une première face (21) du substrat (20), une première gorge<B>(28)</B> et on comble cette première gorge<B>(28)</B> par au moins un matériau isolant <B>(30).</B> <B>11.</B> Procédé selon la revendication<B>9,</B> dans lequel, pour réaliser la partie comblée de la tranchée, on forme,<B>à</B> partir d'une première face (21) du substrat (20), une première gorge<B>(28),</B> on dépose une couche de matériau electriquement isolant<B>(32)</B> sur les parois de cette première gorge et on comble cette gorge par autre materiau <B>(36).</B> 12. Procédé selon les revendication<B>9</B> ou<B>11,</B> dans lequel on forme,<B>à</B> partir d'une seconde face (40) substrat (20), une seconde gorge (44) disposée en regard de la première et débouchant sur le matériau comblant la première gorge. <B>13.</B> Procédé selon la revendication 12, dans lequel on comble la seconde gorge<B>(50).</B> 14. Procédé selon la revendication 12, dans lequel avant la formation de la seconde gorge<B>),</B> on amincit le substrat (20) pour l'amener<B>à</B> une épaisseur voulue et l'on forme la seconde gorge dans le substrat ainsi aminci. <B>.</B> Procédé selon la revendication<B>9,</B> dans lequel pour réaliser la tranchée, on forme<B>à</B> partir d'une première face du substrat, une gorge que<B>l'</B> comble totalement ou partiellement et on amincit le substrat<B>à</B> partir d'une deuxième face jusqu'à atteindre au moins la gorge. <B>16.</B> Procédé selon la revendication 12, dans lequel, avant de former la seconde gorge (44), on réalise un plot de contact électrique (42) sur la seconde face (40) du substrat (20), en regard de la partie du substrat (46) qui est complètement entourée par la première gorge. <B>17.</B> Procédé selon la revendication<B>15,</B> dans lequel on réalise un plot de contact électrique sur la face amincie en regard du substrat qui est complètement entourée par la gorge. <B>18.</B> Procédé selon les revendications<B>10, 11,</B> 12 ou <B>15,</B> dans lequel, pour former une gorge<B>à</B> partir d'une face (21) du substrat (20), on dépose sur cette face une couche de résine (24), on insole cette résine<B>à</B> travers un masque définissant un motif fermé, on développe la résine ce qui dégage le substrat suivant ledit motif fermé<B>(26),</B> et on grave le substrat (20)<B>à</B> travers ce motif<B>(26).</B>
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0002446A FR2805709B1 (fr) | 2000-02-28 | 2000-02-28 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
JP2001564390A JP5329733B2 (ja) | 2000-02-28 | 2001-02-27 | 基板の2つの面間の電気的接続および製造工程 |
EP01909909A EP1259983A1 (fr) | 2000-02-28 | 2001-02-27 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
US10/204,858 US6815827B2 (en) | 2000-02-28 | 2001-02-27 | Electrical connection between two faces of a substrate and manufacturing process |
PCT/FR2001/000565 WO2001065598A1 (fr) | 2000-02-28 | 2001-02-27 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
JP2012163153A JP2012231173A (ja) | 2000-02-28 | 2012-07-23 | 基板の2つの表面の電気的接続およびその方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0002446A FR2805709B1 (fr) | 2000-02-28 | 2000-02-28 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
Publications (2)
Publication Number | Publication Date |
---|---|
FR2805709A1 true FR2805709A1 (fr) | 2001-08-31 |
FR2805709B1 FR2805709B1 (fr) | 2002-05-17 |
Family
ID=8847446
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
FR0002446A Expired - Lifetime FR2805709B1 (fr) | 2000-02-28 | 2000-02-28 | Connexion electrique entre deux faces d'un substrat et procede de realisation |
Country Status (5)
Country | Link |
---|---|
US (1) | US6815827B2 (fr) |
EP (1) | EP1259983A1 (fr) |
JP (2) | JP5329733B2 (fr) |
FR (1) | FR2805709B1 (fr) |
WO (1) | WO2001065598A1 (fr) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1351288A1 (fr) * | 2002-04-05 | 2003-10-08 | STMicroelectronics S.r.l. | Procédé pour fabriquer une interconnexion isolée à travers dans un corps semi-conducteur |
US6650496B2 (en) | 2001-05-15 | 2003-11-18 | Phs Mems | Fully integrated matrix magnetic recording head with independent control |
WO2007024665A1 (fr) * | 2005-08-19 | 2007-03-01 | Honeywell International Inc. | Connexions a travers la plaquette a base de monocristaux |
Families Citing this family (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6809421B1 (en) * | 1996-12-02 | 2004-10-26 | Kabushiki Kaisha Toshiba | Multichip semiconductor device, chip therefor and method of formation thereof |
JP2002094082A (ja) * | 2000-07-11 | 2002-03-29 | Seiko Epson Corp | 光素子及びその製造方法並びに電子機器 |
US6744114B2 (en) * | 2001-08-29 | 2004-06-01 | Honeywell International Inc. | Package with integrated inductor and/or capacitor |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
JP3666591B2 (ja) * | 2002-02-01 | 2005-06-29 | 株式会社トッパンNecサーキットソリューションズ | 半導体チップ搭載用基板の製造方法 |
DE10205026C1 (de) * | 2002-02-07 | 2003-05-28 | Bosch Gmbh Robert | Halbleitersubstrat mit einem elektrisch isolierten Bereich, insbesondere zur Vertikalintegration |
EP2768025B1 (fr) * | 2002-09-24 | 2016-01-06 | Hamamatsu Photonics K. K. | Matrice de photodiodes |
SE526366C3 (sv) * | 2003-03-21 | 2005-10-26 | Silex Microsystems Ab | Elektriska anslutningar i substrat |
CA2607885A1 (fr) | 2005-05-18 | 2006-11-23 | Kolo Technologies, Inc. | Interconnexion transversale sur plaquette |
EP1882127A2 (fr) | 2005-05-18 | 2008-01-30 | Kolo Technologies, Inc. | Transducteurs mecaniques microelectriques |
CA2608164A1 (fr) | 2005-06-17 | 2006-12-21 | Kolo Technologies, Inc. | Transducteur microelectromecanique presentant une extension d'isolation |
DE102005039068A1 (de) * | 2005-08-11 | 2007-02-15 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Halbleitersubstrat und Verfahren zur Herstellung |
JP2008516252A (ja) * | 2005-09-20 | 2008-05-15 | ビ−エイイ− システムズ パブリック リミテッド カンパニ− | センサー装置 |
DE602005021796D1 (de) * | 2005-11-16 | 2010-07-22 | St Microelectronics Srl | Herstellungsprozess für "deep through vias" in einem Halbleiterbauelement |
SE530415C2 (sv) * | 2006-09-04 | 2008-05-27 | Nanospace Ab | Gastrustor |
JP5117698B2 (ja) * | 2006-09-27 | 2013-01-16 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US7608837B2 (en) * | 2006-11-24 | 2009-10-27 | Tower Semiconductor Ltd. | High resolution integrated X-ray CMOS image sensor |
US8049326B2 (en) * | 2007-06-07 | 2011-11-01 | The Regents Of The University Of Michigan | Environment-resistant module, micropackage and methods of manufacturing same |
US10266392B2 (en) | 2007-06-07 | 2019-04-23 | E-Pack, Inc. | Environment-resistant module, micropackage and methods of manufacturing same |
JP2009181981A (ja) * | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置の製造方法および半導体装置 |
JP5473253B2 (ja) * | 2008-06-02 | 2014-04-16 | キヤノン株式会社 | 複数の導電性領域を有する構造体、及びその製造方法 |
US7737409B2 (en) * | 2008-06-12 | 2010-06-15 | Analog Devices, Inc. | Silicon detector and method for constructing silicon detectors |
FR2953992B1 (fr) | 2009-12-15 | 2012-05-18 | Commissariat Energie Atomique | Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour |
US8883539B2 (en) | 2010-05-11 | 2014-11-11 | Stichting Energieonderzoek Centrum Nederland | Solar cell and method of its manufacture |
NL2004698C2 (en) * | 2010-05-11 | 2011-11-15 | Stichting Energie | Solar cell and method of manufacturing such a solar cell. |
JP5700502B2 (ja) * | 2010-07-28 | 2015-04-15 | 住友電工デバイス・イノベーション株式会社 | 半導体装置及び製造方法 |
FR2964793B1 (fr) * | 2010-09-09 | 2014-04-11 | Ipdia | Dispositif d'interposition |
DE102010041101B4 (de) * | 2010-09-21 | 2018-05-30 | Robert Bosch Gmbh | Bauelement mit einer Durchkontaktierung und ein Verfahren zur Herstellung eines Bauelements mit einer Durchkontaktierung |
JP2012227328A (ja) * | 2011-04-19 | 2012-11-15 | Sony Corp | 半導体装置、半導体装置の製造方法、固体撮像装置及び電子機器 |
KR101968635B1 (ko) * | 2012-11-22 | 2019-04-12 | 삼성전자주식회사 | 잉크젯 프린팅을 이용한 배선 형성 방법 |
KR102268714B1 (ko) | 2014-06-23 | 2021-06-28 | 삼성전자주식회사 | 이미지 센서 및 이의 제조 방법 |
US10315915B2 (en) * | 2015-07-02 | 2019-06-11 | Kionix, Inc. | Electronic systems with through-substrate interconnects and MEMS device |
US20190206827A1 (en) * | 2017-12-29 | 2019-07-04 | Intel Corporation | Semiconductor package with externally accessible wirebonds |
EP3705451A1 (fr) | 2019-03-06 | 2020-09-09 | Murata Manufacturing Co., Ltd. | Structure mems comprenant un capot ayant un trou d'interconnexion |
KR20210007072A (ko) | 2019-07-09 | 2021-01-20 | 삼성디스플레이 주식회사 | 표시 장치 |
DE102021200083A1 (de) | 2021-01-07 | 2022-07-07 | Robert Bosch Gesellschaft mit beschränkter Haftung | Mikromechanische Struktur und Verfahren zur Herstellung einer mikromechanischen Struktur |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101945A (ja) * | 1983-11-07 | 1985-06-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH06310489A (ja) * | 1993-04-21 | 1994-11-04 | Nissan Motor Co Ltd | 半導体基板のエッチング方法 |
EP0926726A1 (fr) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Procédé de fabrication et dispositif électronique avec des contacts à travers le substrat pour la liaison à un tableau |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5646067A (en) * | 1995-06-05 | 1997-07-08 | Harris Corporation | Method of bonding wafers having vias including conductive material |
US5770884A (en) * | 1995-06-30 | 1998-06-23 | International Business Machines Corporation | Very dense integrated circuit package |
JP3430771B2 (ja) * | 1996-02-05 | 2003-07-28 | 株式会社デンソー | 半導体力学量センサの製造方法 |
KR100337658B1 (ko) | 1997-04-03 | 2002-05-24 | 사토 요시하루 | 회로 기판 및 검출기 그리고 이의 제조 방법 |
JP3418548B2 (ja) * | 1997-04-03 | 2003-06-23 | 株式会社山武 | 回路基板およびその製造方法 |
JP3920399B2 (ja) * | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
JP3184493B2 (ja) * | 1997-10-01 | 2001-07-09 | 松下電子工業株式会社 | 電子装置の製造方法 |
US6235624B1 (en) * | 1998-06-01 | 2001-05-22 | Kabushiki Kaisha Toshiba | Paste connection plug, burying method, and semiconductor device manufacturing method |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
EP1381031A1 (fr) * | 2002-07-12 | 2004-01-14 | O-Mass AS | Matrice des têtes magnétiques d'écriture selon la technique de couches minces |
US6716737B2 (en) * | 2002-07-29 | 2004-04-06 | Hewlett-Packard Development Company, L.P. | Method of forming a through-substrate interconnect |
-
2000
- 2000-02-28 FR FR0002446A patent/FR2805709B1/fr not_active Expired - Lifetime
-
2001
- 2001-02-27 WO PCT/FR2001/000565 patent/WO2001065598A1/fr active Application Filing
- 2001-02-27 JP JP2001564390A patent/JP5329733B2/ja not_active Expired - Lifetime
- 2001-02-27 US US10/204,858 patent/US6815827B2/en not_active Expired - Lifetime
- 2001-02-27 EP EP01909909A patent/EP1259983A1/fr not_active Ceased
-
2012
- 2012-07-23 JP JP2012163153A patent/JP2012231173A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60101945A (ja) * | 1983-11-07 | 1985-06-06 | Nec Kansai Ltd | 半導体装置の製造方法 |
JPH06310489A (ja) * | 1993-04-21 | 1994-11-04 | Nissan Motor Co Ltd | 半導体基板のエッチング方法 |
EP0926726A1 (fr) * | 1997-12-16 | 1999-06-30 | STMicroelectronics S.r.l. | Procédé de fabrication et dispositif électronique avec des contacts à travers le substrat pour la liaison à un tableau |
Non-Patent Citations (2)
Title |
---|
PATENT ABSTRACTS OF JAPAN vol. 009, no. 251 (E - 348) 8 October 1985 (1985-10-08) * |
PATENT ABSTRACTS OF JAPAN vol. 1995, no. 02 31 March 1995 (1995-03-31) * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6650496B2 (en) | 2001-05-15 | 2003-11-18 | Phs Mems | Fully integrated matrix magnetic recording head with independent control |
EP1351288A1 (fr) * | 2002-04-05 | 2003-10-08 | STMicroelectronics S.r.l. | Procédé pour fabriquer une interconnexion isolée à travers dans un corps semi-conducteur |
US6838362B2 (en) | 2002-04-05 | 2005-01-04 | Stmicroelectronics S.R.L. | Process for manufacturing a through insulated interconnection in a body of semiconductor material |
US7227213B2 (en) | 2002-04-05 | 2007-06-05 | Stmicroelectronics S.R.L. | Process for manufacturing a through insulated interconnection in a body of semiconductor material |
WO2007024665A1 (fr) * | 2005-08-19 | 2007-03-01 | Honeywell International Inc. | Connexions a travers la plaquette a base de monocristaux |
Also Published As
Publication number | Publication date |
---|---|
WO2001065598A1 (fr) | 2001-09-07 |
US20030022475A1 (en) | 2003-01-30 |
FR2805709B1 (fr) | 2002-05-17 |
US6815827B2 (en) | 2004-11-09 |
EP1259983A1 (fr) | 2002-11-27 |
JP2003526207A (ja) | 2003-09-02 |
JP2012231173A (ja) | 2012-11-22 |
JP5329733B2 (ja) | 2013-10-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
FR2805709A1 (fr) | Connexion electrique entre deux faces d'un substrat et procede de realisation | |
EP1302954B1 (fr) | Réalisation d'inductance et de via dans un circuit monolithique | |
EP0688033B1 (fr) | Microcontacteur magnétique et son procédé de fabrication | |
EP1027583B1 (fr) | Structure munie de contacts electriques formes a travers le substrat de cette structure et procede d'obtention d'une telle structure | |
FR2797140A1 (fr) | Procede de fabrication de connexions traversantes dans un substrat et substrat equipe de telles connexions | |
FR2953992A1 (fr) | Realisation de structures d'interconnexions tsv formees d'un contour isolant et d'une zone conductrice situee dans le contour et disjointe du contour | |
EP1406307A1 (fr) | Circuit intégré à couche enterrée fortement conductrice | |
FR2833106A1 (fr) | Circuit integre comportant un composant auxiliaire, par exemple un composant passif ou un microsysteme electromecanique, dispose au-dessus d'une puce electronique, et procede de fabrication correspondant | |
EP1589572A1 (fr) | Procédé de fabrication d'un circuit intégré comprenant l'élaboration de tranchées d'isolation creuses et circuit intégre correspondant | |
FR2803092A1 (fr) | Procede de realisation d'interconnexions metalliques isolees dans des circuits integres | |
EP0135401B1 (fr) | Procédé de fabrication de composants semi-conducteurs isolés dans une plaquette semi-conductrice | |
FR2848724A1 (fr) | Connexions enterrees dans un substrat de circuit integre | |
FR2951017A1 (fr) | Via de connexion electrique pour substrat de dispositif semi-conducteur | |
EP2498287B1 (fr) | Procédé de réalisation d'interconnexions verticales à travers des couches structurées. | |
EP2690655A2 (fr) | Procédé de réalisation de vias | |
EP1433203B1 (fr) | Procédé de réalisation d'une prise de contact en face arriere d'un composant à substrats empiles | |
FR2823377A1 (fr) | Ligne conductrice haute frequence sur un circuit integre | |
FR3132978A1 (fr) | Dispositif électronique à dissipateur de chaleur | |
FR2586851A1 (fr) | Procede de realisation d'une tete magnetique horizontale enterree et tete magnetique obtenue par ce procede | |
EP0443967B1 (fr) | Procédé de lift-off mécanique d'une couche métallique sur un polymère | |
EP0890992A1 (fr) | Piste d'interconnexion reliant, sur plusieurs niveaux de métallisation, une grille isolée d'un transistor à une diode de décharge au sein d'un circuit intégré, et procédé de réalisation d'une telle piste | |
WO2022136497A1 (fr) | Dispositif à tige d'insert de connexion électrique semi-enterrée | |
EP0338636A1 (fr) | Procédé pour établir des contacts électriques de petites dimensions sur un dispositif semiconducteur | |
FR2761528A1 (fr) | Procede de depot de metallisation | |
FR2803093A1 (fr) | Procede de realisation d'interconnexions metalliques isolees dans des circuits integres |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
CD | Change of name or company name | ||
TP | Transmission of property | ||
PLFP | Fee payment |
Year of fee payment: 17 |
|
PLFP | Fee payment |
Year of fee payment: 18 |
|
PLFP | Fee payment |
Year of fee payment: 19 |
|
PLFP | Fee payment |
Year of fee payment: 20 |