JPH06310489A

JPH06310489A - 半導体基板のエッチング方法

Info

Publication number: JPH06310489A
Application number: JP9408493A
Authority: JP
Inventors: Hidetomo Nojiri; 秀智野尻; Yasukazu Iwasaki; 靖和岩崎
Original assignee: Nissan Motor Co Ltd
Current assignee: Nissan Motor Co Ltd
Priority date: 1993-04-21
Filing date: 1993-04-21
Publication date: 1994-11-04

Abstract

(57)【要約】【目的】半導体装置を形成すべき領域の半導体基板の厚
さを任意の所望値に処理することができるエッチング方
法を提供することにある。【構成】基板１０１の表面に半導体装置を形成すべき領
域を囲んで所定の深さの絶縁用溝１０５を設け、溝で区
分された領域の内外に電極１１２、１１３を設け、前記
領域内の電極１１３を電源の陽極に、前記領域外の電極
１１２および電解液内に設置する対向電極１１８を電源
の陰極に接続して基板裏面から電解エッチングを行い、
エッチングが上記溝の底部に達した状態では、領域外部
の電極へ流れる電流値が格段に減少することを利用して
電源の出力電圧制御を行い、エッチングを電気化学的に
停止させる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、半導体装置の製造方
法に関し、特に、半導体基板に電圧を印加しながらエッ
チングを行ない、半導体装置を形成すべき領域の半導体
基板の厚さが所望値になった状態でエッチングを停止で
きるエッチング方法に関する。

【０００２】

【従来の技術】従来の電解エッチング方法および半導体
基板の構成には、例えば、図１７（Journal of Electro
chemical Society.，ｐ.1180, 1988）に示すようなもの
がある。構成を説明すると、電解槽１の中に満たされた
エッチング液２（例えば１００％抱水ヒドラジン）に、
シリコン基板５、参照電極３（例えば銀／塩化銀標準電
極）および対向電極４（例えばタンタル電極）が浸漬さ
れ、上記各電極はリード線１０によって、それぞれポテ
ンシオスタット６に接続されている。ポテンシオスタッ
ト６は、予め定められたプログラムに従って、参照電極
３に対して、シリコン基板５の電位が所望の値となるよ
うに、シリコン基板５と対向電極４との間に直流電圧を
印加するように動作する。

【０００３】図１８は図１７記載の装置を用いてエッチ
ング加工されたシリコン基板５の一例である。ｐ型シリ
コン基板１２上に、ｎ型エピタキシャル層７を形成さ
せ、このｎ型エピタキシャル層７に接して金属電極８を
形成させ、これに電源供給用の外部リード線１０を接続
する。ｐ型シリコン基板１２にはマスク９が形成されて
いる。図１８に示すような構造のシリコン基板５を図１
７に示した電解エッチング装置でエッチングし、ｐ型半
導体であるｐ型シリコン基板１２とｎ型半導体であるｎ
型エピタキシャル層７とのパッシベーション電位の差位
により、エッチングの進行が上記ｐ型シリコン基板１２
とｎ型エピタキシャル層７との界面で停止され、薄膜構
造１１が形成される。

【０００４】

【発明が解決しようとする課題】しかし、上記従来の電
解エッチング方法では、エッチング対象であるシリコン
基板中のエッチングしたい部位とエッチングしたくない
部位とを、ｐ型シリコンとｎ型シリコンのパッシベーシ
ョン電位の差によって区別する手法を採っているため、
エッチング後の形状は、ｐｎ接合の接合面によって定ま
り、高精度の薄膜構造を形成できる反面、エッチング加
工の自由度が低いという問題があった。このことは、例
えばインパットダイオードの製作プロセスで、ウェーハ
のエッチングに上記電解エッチングを用いてｎ+層でエ
ッチストップさせた場合、エッチストップされた面での
表面不純物濃度が低く、オーミック電極を形成するに
は、イオン注入を行なう必要があり、ウェーハがエッチ
された状態でのイオン注入、アニールという工程は、通
常の半導体処理装置での自動処理化は困難で、またウェ
ーハ破損といった危険性も高い、などという問題を有し
ていた。

【０００５】本発明は上記のような従来の問題を解決
し、半導体基板に電圧を印加しながらエッチングを行な
い、半導体装置を形成すべき領域の半導体基板の厚さ
が、任意の所望値になった状態でエッチングを停止でき
るエッチング方法を提供することを課題とする。

【０００６】

【課題を解決するための手段】上記課題を解決するため
に本発明においては、半導体基板の半導体装置を形成さ
せようとする表面に、半導体装置を形成すべき領域を囲
んで所定の深さと処理時印加電圧の絶縁に有効な幅をも
つ溝を形成させ、この溝により区分された上記領域の内
部および外部に、それぞれエッチング用電解電流供給の
ための電極を設けてから、半導体基板の半導体装置を形
成させない裏面を、少なくとも半導体装置形成領域に対
応する個所に、半導体基板裏面に平行に対向させて電解
用対向電極板を沈めて設置してある電解液中に浸漬し、
上記半導体装置形成領域の内部に設けた電極を、出力電
圧が予め定めた手順に従って制御される電解電源（ポテ
ンショスタット）の陽極に、上記半導体装置形成領域の
外部に設けた電極を直接上記電解電源の陰極に、更に上
記対向電極板を所定値の抵抗を介して上記電解電源の陰
極に接続して、電解エッチングを行わせ、上記半導体装
置形成領域の外部に設けた電極に流れる電流が所定値以
下に減少または其の回路の抵抗が所定値以上に上昇した
ことが検出されたときは、上記電解電源の出力電圧が上
記手順に従って制御され（エッチングされている面にパ
ッシベーション電位が印加されて）、上記半導体基板の
半導体装置形成領域対応部分の裏面に対するエッチング
が電気化学的に停止されるようにした。

【０００７】

【作用】電解エッチングを開始した当初は、半導体装置
形成領の内部に形成させた電極（陽極）から半導体基板
に流入した電流の中のある部分は、半導体基板の裏面か
ら電解液に入りエッチングに有効な電解電流として対向
電極に到達することなく、半導体装置形成領を塀のよう
に取り囲む処理時印加電圧を絶縁する溝の端部（底部）
と半導体基板裏面の間の半導体基板内を通過して容易に
半導体装置形成領域の外部に設けた電極に到達してしま
う。しかし、上記半導体内回路を通過する電流は、基板
裏面のエッチングが進行するのに伴い、上記絶縁溝の底
部から半導体基板裏面までの距離が短くなって電流を絞
るため、回路の抵抗値が高くなり、遂には此の回路を通
過する電流は消滅するに至る。従って、エッチングが溝
の底面に非常に近付けば、その事実すなわち半導体装置
形成領域の外部に設けた電極に流れる電流が所定値以下
に減少または其の回路の抵抗が所定値以上に上昇したこ
とが電源であるポテンショスタットに検出され、電解エ
ッチングを停止させるプログラムに従ってポテンショス
タットの出力電圧が制御されて、半導体基板の裏面が、
殆ど半導体装置形成領域の周囲に形成した溝の端部底面
に達する程度にエッチングが進行した状態で、電気化学
的に停止される。即ち溝の深さによって、半導体装置を
形成すべき領域の半導体基板の厚さを決めることができ
る。

【０００８】

【実施例】以下、この発明を図面によって更に詳細に説
明する。図１〜９は、本発明の第１実施例を説明する図
である。本例では、図１（ａ）に示すように、１００を
表面とするｎ+半導体基板１０１上にｐ型のエピタキシ
ャル層１０２を形成させ、このｐ型エピタキシャル層１
０２を素子を形成すべき領域にして、表裏に端子を設け
るタイプの縦型ダイオード素子を形成しようとするもの
で、図１（ｂ）に示すように、裏面側端子のオーミック
接触性を確保しかつ素子の直列寄生抵抗分を十分に低減
するために半導体基板１０１の裏面側からエッチングを
施し、薄いｎ+基板領域１０３を残してエッチングを停
止させることが必要となる。次に図２（ｃ）に示すよう
に、素子として用いたい領域すなわち活性領域１０４を
取り囲んでエッチングを停止させたい（所定の）深さを
有する溝１０５を反応性イオンエッチング（ＲＩＥ）に
よって形成し、溝１０５の内部にＳｉＯ₂等の絶縁物１
０６を埋め込む。次いで図２（ｄ）に示すように、必要
に応じて上記活性領域１０４の外部にエピタキシャル層
１０２を貫く深さのｐ型拡散層１０７を形成させ、更に
活性領域１０４の表面より所望の深さのｐ+拡散層１０
８を形成させる。以上により活性領域１０４中にはｐ+
ｎｎ+型の縦型ダイオードが形成される。なおｐ+層１０
８の深さと、ｐ型エピタキシャル層１０２の不純物濃度
と厚みは、必要とするダイオードの電気特性によりあら
かじめ決定する。次いで図２（ｅ）に示すように、エピ
タキシャル層１０２の表面に熱酸化とフォトエッチング
によって局部的なコンタクト孔１０９を有する酸化膜１
１０を形成する。また、これと同時に半導体基板１０１
の裏面に酸化膜１１１を形成させ、更に、金属電極１１
２、１１３を形成させる。金属電極１１２、１１３はコ
ンタクト孔１０９を介して夫々ｐ型拡散層１０７とｐ+
型拡散層１０８に接続されている。以上の製造工程を経
たのち、図３、図４に示すように、電源１１５、可変抵
抗１１６、対向電極１１８からなる外部回路を接続し、
ＫＯＨ水溶液または抱水ヒドラジンなどのエッチング液
１１７中に浸漬し、半導体基板１０１の裏面から溝１０
５の底部に至る領域を酸化膜１１１をマスクにして選択
的にエッチングする。活性領域の裏面のエッチングが進
行して、マスク１１１と基板１０１の界面から溝１０５
の底面に達する部分が図４に示すようにエッチされてし
まうと、下記に述べるような作用によりエッチングの進
行は止まる。次いで、活性領域の裏面側に金属電極１１
４を形成し、溝１０５内の絶縁物１０６と酸化膜１１０
をエッチングによって除去し、図５に示すようにダイオ
ードチップを分離する。

【０００９】次に本実施例における作用を説明する。

【００１０】ｐ型拡散層１０７の不純物濃度を適当に選
ぶことによってｐ型拡散層１０７とｎ型半導体基板１０
１の界面に形成されるｐｎ接合の降伏電圧Ｖ_Zを決める
ことができる。また、ｐ型エピタキシャル層１０２とｎ
型半導体基板１０１の中には図６に示すように、抵抗分
Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄が形成されており、ｎ+型半導体基
板１０１の抵抗は十分に低いから、Ｒ₃、Ｒ₄は他に比べ
無視できるくらいに小さい。また、上述の降伏電圧Ｖ_Z
を低く例えば１Ｖ程度に選ぶと、ｐ型拡散層１０７の不
純物濃度は１０¹⁹ｃｍ~³程度となり、ｐ型拡散層１０７
の電気抵抗は十分低くなり、上記抵抗分Ｒ₂も無視する
ことができる。ここでエッチング開始時の電解系の等価
回路は図７（ａ）に示す如くになる。なおＲ₅は電解エ
ッチング液１１７による抵抗である。また本図では半導
体基板１０１とエッチング液１１７およびエッチング液
１１７と対向電極１１８間の各界面電位差は簡略化のた
め無視している。電源１１５の出力電圧をＶ₀、Ｒ₁を流
れる電流をｉ₁とすると、Ｖ₀−ｉ₁Ｒ₁≧Ｖｚのとき図中
Ａ点の電圧はＶｚに固定される。エッチングが進行し、
半導体基板１０１の厚みが減少すると、図７（ｂ）に示
すように、溝１０５直下すなわち溝の底部と基板裏面の
距離が狭くなった個所に新たな抵抗分Ｒ₇が発生し、こ
れがエッチングの進行につれて増大する。更にエッチン
グが溝１０５底部に到達すると、Ｒ₇は無限大、即ち断
線状態となる。これによりＡ点の電圧はＶ₀−ｉ₁Ｒ₁と
なる。なおＶ₀またはＲ₆をあらかじめ所定の値に調整す
ることによって、Ａ点の電圧を任意の値に選ぶことがで
きる。エッチングの進行に伴うＡ点電圧の時間的変化を
図８に示す。エッチング開始時点におけるＡ点の電圧を
半導体基板１０１の不働態化電位未満で、かつエッチン
グが溝１０５の底部に到達した時、Ａ点が不働態化電位
以上となるようにＶ₀とＲ₆を設定する。これによりエッ
チングが溝１０５の底部に到達すると同時に溝１０５で
囲まれた活性領域の裏面は不働態膜で覆われ、これがエ
ッチングのマスクとなり、エッチングは停止する。以上
のエッチング作用は半導体形成領域を囲い込む絶縁溝１
０５を同一半導体基板面内に複数組設けることにより各
々独立に、それらで囲まれた活性領域の厚みを精度よく
制御することができる。上記第１実施例のいままでの説
明では、例として半導体基板上に形成される一つの素子
の製法について説明してきたが、これに限らず複数の素
子を同時に形成させる場合にも同様に実施可能である。
例えば、図９（ｂ）に平面図を、図９（ａ）に断面図を
示すように、素子領域１２２、１２０、１２１を、絶縁
物１０６を埋め込んだ溝１０５で取り囲んだものを複数
組配列するだけでよい。また、その配列方法も任意で差
し支えない。例えば素子領域１２０と１２１のように、
その間を溝１０５だけで分離する方法を用いることによ
り半導体基板を無駄なく有効に使うことができる。たと
えエッチングの均一性が多少悪くても、それぞれ溝１０
５で囲まれた素子領域１２０、１２１、１２２は互いに
独立して其の厚みを制御されることになり、エッチング
加工後の素子厚の均一性は、溝１０５の深さで決まり、
極めて優れている。

【００１１】図１０は本発明の最も簡単な実施例である
第２実施例を示す図である。半導体基板１０１の不純物
濃度や断面積と長さで定まる固有の抵抗Ｒ₁、Ｒ₂とＲ₃
に対し、同図に示すように定電圧電源１１５と対向電極
１１８を結線する。エッチング開始時点では、半導体基
板１０１のエッチング液１１７に接する面１２３には、
電源１１５の出力電圧がＲ₁、Ｒ₂、Ｒ₃により分割され
た電圧、即ち電源１１５の出力電圧をＶ₀とするとＶ₀×
（Ｒ₂＋Ｒ₃）／（Ｒ₁＋Ｒ₂＋Ｒ₃）だけの電圧が印加さ
れる。この電圧が対向電極１１８に対する半導体基板１
０１を不働態化するに必要な電圧よりも低い値となるよ
うあらかじめＶ₀を設定しておく。また、エッチングの
進行に伴ってＲ₂がほぼ断線状態となった時、Ｖ₀−ｉＲ
₁なる電圧が面１２３に印加される。ｉは半導体基板１
０１の電解電流である。すなわちＶ₀−ｉＲ₁が半導体基
板１０１を不働態化するために必要な電圧以上となるよ
うにＶ₀を決めることにより、エッチングが溝１０５の
底部に到達すると同時に半導体基板１０１の面１２３を
不働態化することができる。

【００１２】図１１は第３実施例図である。本実施例で
は電解電源１１５の内部に特別な回路を設けず、また僅
かな電流しか流す必要がない。Ｒ₁、Ｒ₂、Ｒ₃は先に示
した第２実施例のＲ₁、Ｒ₂、Ｒ₃にそれぞれ対応する。
Ｒ₆はＴｒ１のコレクタおよび半導体基板に流れ込む電
流を制限するためのものである。図中のＡ点の電圧は、
電源１１５の出力電圧Ｖ₀がＲ₆、Ｒ₁、Ｒ₂、Ｒ₃、Ｒ₄、
Ｒ₅で分圧された値となる。このＡ点電圧が予めＴｒ１
のＶ_BE以上となるようにＲ₅を調整しておく。またＶ₀は
Ｒ₂の断線時に半導体基板１０１のエッチング面１２３
にかかる電圧が不働態化電位以上となるよう設定してお
く。エッチング開始時点ではＴｒ１が導通することによ
り多くの電流はＴｒ１を通って流れ、半導体基板へは僅
かしか流れない。エッチングが進行し溝１０５の底部ま
で進むとＲ₂は無限大すなわち断線状態となるため、Ｔ
ｒ１は遮断状態になる。これと同時に電流は殆どすべて
半導体基板に流れ、基板裏面１２３を不働態化する。な
お、定電圧電源１１５とＲ₆に代えて定電流源を用いて
もよい。

【００１３】図１２は第４実施例の要部説明図である。
既に説明した第１〜第３実施例では、一つの電源の出力
電圧を分圧して選択エッチングに必要な２つの電位状態
を作り出し、溝の底部までエッチングが進んだ時に、こ
の２つの状態を切り替えるというものであった。本実施
例では２つの電圧源によって作られる２つの電圧状態を
半導体基板に対して与え、溝の底部までエッチングが進
んだ時に、これを切り替えるようにしてある。インパッ
トダイオードの製作を例にして本実施例を具体的に説明
する。図１２に示す如く、この場合は、ｎ+シリコン基
板２００にｎ型エピタキシャル層２０１とｐ+型拡散層
２０２が積層され、インパットダイオードとなる部位２
０８がトレンチ３００によって素子分離されている。２
０３はシリコン基板４００の一主面側の絶縁膜であり、
２０４は金属電極でコンタクト２３０によってインパッ
トダイオードのエミッタに接続されている。シリコン基
板４００の裏面には酸化膜２０６とその開口部２０７が
あり、この開口部２０７が電解エッチングを行なう部位
である。また裏面側の酸化膜２０６に開口したコンタク
ト２３１があり、金属電極２０５がｎ+シリコン基板２
００に接続されている。金属電極２０５は後述するよう
にｎ+シリコン基板２００の電解エッチング時の電位を
操作する為のものであるから、シリコン基板４００の一
主面側より電気接続を取ってもよい。また、インパット
ダイオード１個ごとに１コンタクトとする必要もなく、
シリコンウェーハ１枚に対して１ないし数コンタクトで
もよい。図１３は、図１２に示したシリコン基板４００
をエッチング装置で処理している第４実施例を示す図で
ある。電解槽１の中に満たされた電解液２たとえば１０
０％抱水ヒドラジンに、図１２に示した半導体基板４０
０、参照電極３たとえば銀／塩化銀標準電極、及び対向
電極４たとえばタンタル電極が浸漬されている。上記半
導体基板４００の金属電極２０５（図１２参照）、参照
電極３、対向電極４がポテンシオスタット６にリード線
４０３、４０４及び４０５によって接続され、更に、上
記半導体基板４００の金属電極２０４および２０５（図
１２参照）がリード線４０２、４０３によって外部電源
４０１に接続されている。ポテンショスタット６は参照
電極３に対して上記シリコン基板４００内のｎ+シリコ
ン基板２００の電位が、ｎ+シリコンのパッシベーショ
ン電位以下になるように電圧を印加し、外部電源４０１
は上記シリコン基板４００内のインパットダイオードと
なる部位２０８のｐ+拡散層２０２の電位が、ｎ+シリコ
ンのパッシベーション電位とインパットダイオードのビ
ルトインポテンシャルの和以上になるように電圧を印加
する。

【００１４】次に本実施例の作用を説明する。図１４
（ａ）、（ｂ）は、図１２に記載されたシリコン基板４
００を図１３に記載された電解エッチング装置でエッチ
ングを行なった時のエッチング途中およびエッチング終
了時の断面図である。図（ａ）に示すエッチング途中の
状態では、エッチング進行面３０２でのｎ+型シリコン
基板２００の電位がパッシベーション電位以下となるよ
うに、対向電極４と金属電極２０５にポテンシオスタッ
ト６（図１３）から電圧が印加されているため、エッチ
ングが進行する。このバイアスは、自然溶解よりもエッ
チ速度を速める作用がある。外部電源４０１（図１３）
によって金属電極２０４および金属電極２０５の間に印
加される電圧によりインパットダイオードの素子部２０
８には順方向のバイアスが印加され、順方向電流が流れ
ている。図（ｂ）に示すように、エッチング進行面３０
２が素子分離のトレンチ３００に達すると、インパット
ダイオードのｎ+領域３０３は、ｎ+型シリコン基板２０
０（金属電極２０５）との電気的接続が遮断され、外部
電源によって印加されている電圧によってエッチング面
３０１がパッシベイト（不働態化）され、インパット素
子の部位２０８を通過する電流はなくなり、エンチング
は停止する。図１５は、図１２に示されたシリコン基板
を図１３に示したようにエッチング処理する時の、全エ
ッチング系のシステム動作を説明する図である。シリコ
ン基板４００内にはｎ個のインパットダイオード２０８
₁〜２０８_nが形成され、当然並列に接続される。図中Ｗ
１点の電位は、ポテンショスタット６によりｎ+型シリ
コン基板２００のパッシベーション以下の電位に保たれ
ている。Ｗ２点の電位は、外部電源４０１によってｎ+
型シリコン基板２００のパッシベーション電位にインパ
ットダイオード２０８のビルトインポテンシャルを加え
たものよりも大きな電位となっている。Ｒ₁〜Ｒ_n（図６
〜図１１中のものとは別である）は、配線やシリコンの
抵抗でインパットダイオードのエミッタ側の総抵抗、Ｐ
Ｓ₁〜ＰＳ_nはエッチング進行面がパッシベイトされてい
るか否かを示すスイッチ、Ａ₁〜Ａ_nはエッチング進行
面、Ｓ₁〜Ｓ_nはエッチング進行面が素子分離領域（溝）
に達しているか否かを示すスイッチ、ＫＲ₁〜ＫＲ_nは配
線やシリコンの抵抗でインパットダイオードのコレクタ
側の総抵抗、ＳＲ₁〜ＳＲ_nは配線やエッチング液抵抗で
ある。図中左側のｎ＝…の素子のところでは、エッチン
グは進行中の状態にある。エッチング進行面が素子領域
に達すると、スイッチＳ_nが開き点Ａ_nの電位は、パッシ
ベーション電位以下ではなくなってパッシベイトされ、
即ちスイッチＳ_nの開路に連動してパッシベイト状態を
示すスイッチＰＳ_nが開路されインパットダイオード２
０８_nはシステムから切り離される。ｎ＝１の部位がそ
の状態にある。エッチング速度はウェーハ面内でばらつ
いているのが普通であるが、各素子ごとにエッチング進
行面がトレンチに達する毎にパッシベイトされて行くた
め、最終的には歩留まり良くエッチング処理を行なうこ
とができる。また、各素子がパッシベイトされて行くに
つれて外部電源４０１を流れる電流が下がって行くた
め、エッチング工程の終点を検出することも可能であ
る。また外部電源４０１は常時電圧を印加し続けなくて
も、パルス的に、または時々、パッシベイトできるだけ
の電位を印加しさえすればよい。

【００１５】図１６は第５実施例図の要部を示す図で、
素子分離方法を断面Ｖ字状のエッチング溝５００（アル
カリ異方性エッチング）で行なった例を示し、電気化学
的のエッチング停止は図中に示すＡ−Ａ′面で起こる。
作用の説明は略す。

【００１６】当然のことながら、不導体による素子分離
方法はいかなる方法でもよい。その他選択エピタキシャ
ル成長を用いた素子分離も利用可能である。

【００１７】本実施例によれば、半導体装置を形成すべ
きいわゆる活性領域の半導体基板を、活性領域を囲って
形成させた溝の深さによって決定される任意の厚さにす
ることが可能となる。また、基板の厚さ決定は活性領域
ごとに独立して行われるから、領域によりエッチング進
行状態にバラツキがあっても、最終的には上記溝の深さ
に対応して一義的に定まる。溝の深さはＲＩＥなどによ
り大径ウェーハに対しても深さ分布のバラツキを数％以
下に抑制できるから、本実施例では高精度の薄膜化エッ
チング処理を実現できる。また、エッチング停止を導電
型やそのための不純物濃度にかかわらず電気化学的に行
うことができ、基板裏面へのオーミック電極形成もイオ
ン注入などを行わずにできる。

【００１８】

【発明の効果】以上、説明したごとく本発明によれば、
半導体基板に電圧を印加しながらエッチングを行ない、
半導体装置を形成すべき領域の半導体基板の厚さが、任
意の所望値になった状態でエッチングを停止できるの
で、ウェーハ破損の危険性も低下し、自動処理化が可能
になる、という効果が得られる。

【図面の簡単な説明】

【図１】本発明第１実施例での工程を説明する図であ
る。

【図２】本発明第１実施例での工程を説明する図であ
る。

【図３】本発明第１実施例で、半導体基板の厚さを所望
値にするため基板裏面に対し電解エッチングを開始する
際の状態を説明する図である。

【図４】本発明第１実施例で、電解エッチングが基板裏
面から活性領域を取り囲む溝の底面に達するまでに進行
した状態を説明する図である。

【図５】本発明第１実施例で、活性領域の裏面に金属電
極を形成させ、それを取り囲む溝内の絶縁物や半導体基
板面の酸化膜をエッチして、活性領域に形成させたダイ
オードチップを周囲の基板から切り離した状態を示す図
である。

【図６】本発明第１実施例で、電解エッチング中の電流
の流れ方を説明する図である。

【図７】本発明第１実施例で、エッチング開始時と、エ
ッチングにより基板裏面が溝の底部に到達したエッチン
グ停止時の、電解系の状態を等価回路で説明する図であ
る。

【図８】本発明第１実施例で、エッチングされている面
での、経過時間と印加電圧との関係を示す図である。

【図９】本発明第１実施例を適用して、一つの半導体基
板上に複数の半導体素子を形成させる例を説明する図で
ある。

【図１０】本発明の最も簡単な実施例である第２実施例
を示す図である。

【図１１】本発明の第３実施例図である。

【図１２】本発明の第４実施例の要部説明図である。

【図１４】本発明第４実施例の作用を説明する図であ
る。

【図１５】本発明第４実施例での、全エッチング系のシ
ステム動作を説明する図である。

【図１６】半導体裏面のエッチング制御用にＶ字状断面
の溝を用いた本発明第５実施例の要部を説明する図であ
る。

【図１７】半導体基板の従来の電解エッチング方法を説
明する図である。

【図１８】半導体基板を従来の従来の電解エッチング方
法でエッチングした際に、エッチングが停止する時の状
況を説明する図である。

【符号の説明】

１…電解槽１０１…ｎ+半導体
基板２…電解液１０２…ｐ型エピタ
キシャル層３…参照電極１０３…薄いｎ+型
基板領域４…対向電極１０４…活性領域１０５…溝１１５…電源
（ポテンショスタット）１０６…溝内部に埋め込まれた絶縁物１１６…可変抵
抗１０７…ｐ型拡散層１１７…エッチ
ング液１０８…ｐ+拡散層１１８…対向電
極１０９…コンタクト孔１２０、１２
１、１２２…素子領域１１０、１１１…酸化膜１２３…エッチ
ング面１１２、１１３、１１４…金属電極２００…ｎ+シリコン基板２０４、２０５
…金属電極２０１…ｎ型エピタキシャル層２０６…酸化膜２０２…ｐ+型拡散層２０７…開口部２０３…絶縁膜２３０、２３１
…コンタクト２０８…インパットダイオードとなる部位３００…トレンチ３０１…エッチング面３０２…エッチング進行面３０３…インパットダイオードのｎ+領域４００…シリコン基板４０１…外部電源４０２、４０３、４０４、４０５…リード線５００…断面Ｖ字状のエッチング溝

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成５年１０月１４日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】図面の簡単な説明

【補正方法】変更

【補正内容】

【図面の簡単な説明】

【図１】本発明第１実施例での工程を説明する図であ
る。

【図２】本発明第１実施例での工程を説明する図であ
る。

【図１１】本発明の第３実施例図である。

【図１２】本発明の第４実施例の要部説明図である。

【図１３】本発明の第４実施例に用いた電解エッチング
装置の断面図である。

【図１４】本発明第４実施例の作用を説明する図であ
る。

【符号の説明】１…電解槽１０１…ｎ+半導体
基板２…電解液１０２…ｐ型エピタ
キシャル層３…参照電極１０３…薄いｎ+型
基板領域４…対向電極１０４…活性領域１０５…溝１１５…電源
（ポテンショスタット）１０６…溝内部に埋め込まれた絶縁物１１６…可変抵
抗１０７…ｐ型拡散層１１７…エッチ
ング液１０８…ｐ+拡散層１１８…対向電
極１０９…コンタクト孔１２０、１２
１、１２２…素子領域１１０、１１１…酸化膜１２３…エッチ
ング面１１２、１１３、１１４…金属電極２００…ｎ+シリコン基板２０４、２０５
…金属電極２０１…ｎ型エピタキシャル層２０６…酸化膜２０２…ｐ+型拡散層２０７…開口部２０３…絶縁膜２３０、２３１
…コンタクト２０８…インパットダイオードとなる部位３００…トレンチ３０１…エッチング面３０２…エッチング進行面３０３…インパットダイオードのｎ+領域４００…シリコン基板４０１…外部電源４０２、４０３、４０４、４０５…リード線５００…断面Ｖ字状のエッチング溝

Claims

【特許請求の範囲】

【請求項１】半導体基板の半導体装置を形成させようと
する表面に、半導体装置を形成すべき領域を囲んで所定
の深さと処理時印加電圧の絶縁に有効な幅を持つ溝を形
成させ、この溝により区分された上記領域の内部および
外部に、それぞれエッチング用電解電流供給のための電
極を設けてから、半導体基板の半導体装置を形成させない裏面を、少なく
とも半導体装置形成領域に対応する個所に、半導体基板
裏面に平行に対向させて電極板を沈めて設置してある電
解液中に浸漬し、上記半導体装置形成領域の内部に設けた電極を、出力電
圧が予め定めた手順に従って制御される電解電源の陽極
に、上記半導体装置形成領域の外部に設けた電極を直接
上記電解電源の陰極に、さらに上記対向電極板を所定値
の抵抗を介して上記電解電源の陰極に接続して、電解エ
ッチングを行わせ、上記半導体装置形成領域の外部に設けた電極に流れる電
流が所定値以下に減少または其の回路の抵抗が所定値以
上に上昇したことが検出されたときは、上記電解電源の
出力電圧が上記手順に従って制御され、上記半導体基板
の半導体装置形成領域対応部分の裏面に対するエッチン
グが電気化学的に停止されることを特徴とする半導体基
板のエッチング方法。