KR950000848B1 - 초고집적 회로의 배리어 금속 형성방법 - Google Patents

초고집적 회로의 배리어 금속 형성방법 Download PDF

Info

Publication number
KR950000848B1
KR950000848B1 KR1019910009970A KR910009970A KR950000848B1 KR 950000848 B1 KR950000848 B1 KR 950000848B1 KR 1019910009970 A KR1019910009970 A KR 1019910009970A KR 910009970 A KR910009970 A KR 910009970A KR 950000848 B1 KR950000848 B1 KR 950000848B1
Authority
KR
South Korea
Prior art keywords
wafer
barrier metal
electrolyte
electrode
impurity region
Prior art date
Application number
KR1019910009970A
Other languages
English (en)
Inventor
김인기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910009970A priority Critical patent/KR950000848B1/ko
Priority to CN92113409A priority patent/CN1052559C/zh
Application granted granted Critical
Publication of KR950000848B1 publication Critical patent/KR950000848B1/ko

Links

Landscapes

  • Electroplating Methods And Accessories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

초고집적 회로의 배리어 금속 형성방법
제 1 도는 종래의 배리어 금속 형성 공정도.
제 2 도는 본 발명에 따른 배리어 금속 형성 공정도.
제 3 도는 제 2 도에서 사용되는 증착장치의 상세구성도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 폴리실리콘게이트
3 : 절연층 산화막 4 : 배리어금속
5 : 금속 6 : 포토마스크
7 : 도핑영역 8 : H2SO4용액
9 : 양극
본 발명은 초고집적 회로 제조방법에 관한 것으로, 특히 배리어 금속(Barrier Metal)으로 사용하는 구리(Cu)를 선택적으로 성장시킴으로써 후공정의 단순화는 물론 소자 특성을 개선시킬수 있도록한 초고집적 회로의 배리어 금속 형성 방법에 관한 것이다.
종래에는 제 1 도(a)와 같이 기판(1)상에 폴리실리콘 게이트(2)와 도핑영역(7) 및 절연층산화막(3)을 형성한후 콘택을 파고, 제 1 도(b)와 같이 배리어금속(Mo, Ti, TiN등)(4)을 증착한후 제 1 도(c)와 같이 배선으로 사용하는 금속(A합금)(5)을 증착한다. 이후 제 1 도(d)와 같이 포토마스크(6)를 사용하여 금속(5)과 배리어 금속(4)을 식각(Etch)하여 제 1 도(e)와 같이 금속배선을 형성한다.
그러나 이와같은 종래의 기술구성에 있어서는 애싱(Ashing)처리 및 습식 식각공정 그리고 경화(Bake)공정이 필요함은 물론 배리어 금속(4)의 식각이 어렵고 고가의 증착장비가 필요하며 접촉창(Contact Window)의 크기가 작아지면 그에 따른 단면 피복성(Step-Coverage)이 나빠지는 문제점이 있었다.
이에 따라 본 발명은 상기한 문제점을 제거하기 위해 배리어 금속으로 구리를 사용하여 기판의 도핑영역만 선택적으로 증착시키는 방법을 제공하기 위한 것으로 이하에서 첨부된 도면 제 2 도에 의하여 상술하면 다음과 같다.
제 2 도(a)에 도시한 바와같이 기판(1)에 폴리실리콘게이트영역(7) 및 절연층 산화막(3)을 형성한후 접촉창을 형성한다.
이후 제 3 도에 도시된 바와같은 장치를 이용하여 전기 분해에 의한 도금을 실시한다. 즉, 상기에서 접촉창이 형성된 웨이퍼(10)를 클램프(11) 및 베이컴(Vacuum)(12)를 이용하여 전극(13)에 고정시킨후 CuSO4용액의 전해질(8)로 채워진 베트(14)에 장입시키고 전원(15)을 온시킨 상태에서 도금 공정이 진행되는 동안 전류계(16)에 부착된 X-Y기록기(17)를 이용하여 공정진행에 따른 전류의 변화를 기록하고, 온도조절기(18)를 이용하여 전해질(8) 및 웨이퍼(10)의 온도를 일정하게 유지시키며 온도계(19)를 이용하여 전해질(8) 및 웨이퍼(10)의 온도를 관찰한다.
그리고 PH메터(20)와 비저항계(온도계와 같이 구성됨)(19)를 이용하여 전해질(8)의 PH 및 비저항을 측정하며 전해질 용액 공급계(21) 및 배액계(22)를 조절하여 전해질(8)의 PH 및 비저항 그리고 베트(14)내의 전해질(8)양을 일정하게 조절한다.
이때, 도금의 균일성을 위하여 전극(13)을 일정한 속도로 회전시켜 웨이퍼(10)와 전극(13)간의 밀착성을 좋게하기 위하여 클램프(11)와 베이컴(12)을 사용한다. 또한, 웨이퍼 뒷면 또는 전극이 전해질(8)에 노출되지 않도록 밀폐된 커버(23)로 전극(13)부분을 덮어두며 도금 공정 진행속도의 증가 및 안정화 그리고 도금 균일성을 증가시키기 위하여 진동자(24)의 중탕조(25)를 이용한다.
이후 타겟(양극)(9)으로 부터의 도금이 완료되어 웨이퍼(10)의 N형 도핑 영역(7)에 베리어금속(4)이 선택적으로 증착되면 전원(15)을 차단하며 이때의 도금 종료 시점은 X-Y기록기(17) 및 자동종점 검출장치(26)를 이용하여 결정하며 배리어 금속(4)으로는 다양한 재질(예를들어 구리, 금, 은, 백금등)을 사용가능 하다.
상기와 같이 도금이 완료되면 탈이온수에서 웨이퍼를 세정하고 건조기에서 건조시킨후 O2플라즈마 발생장치를 이용하여 감광막을 제거하며 이어 도금시 오염된 웨이퍼 표면의 불순물을 제거한다.
여기서 본 발명과 같이 구리 도금된 경우에는 불순물을 제거하기 위해 희석시킨 황산 용액등을 사용한다.
이후 공정은 제 2 도 (c)-(e)에 도시된 바와같이 금속(5)을 증착하고 포토마스크(6)를 이용하여 금속(5)을 식각함으로써 금속배선이 형성된다.
이와같이 본 발명에 따른 초고집적회로의 배리어 금속 형성방법은 선택적으로 배리어 금속을 증착시킬 수 있고 다양한 재질을 이용할수 있어 소자의 전기적 특성 및 신뢰성을 향상시킬수 있으며 접촉창의 크기에 관계없이 손쉽게 증착이 가능하여 좋은 접촉저항(Contact Resistane)을 얻을수 있음은 물론 배리어 금속의 식각공정이 배치되어 공정이 단순화된다.
또한, 종래의 애싱처리 및 습식각공정 그리고 경화공정이 불필요하여 접촉구멍의 구경(Critical Dimension : CD)를 정밀하게 가공할수 있는 특징이 있다.

Claims (2)

  1. 게이트 전극 및 게이트 전극 양측의 기판상에 N형 불순물영역이 형성되고 전면에 절연막이 형성되고 불순물영역에 콘택 홀이 형성된 웨이퍼(10)를 진동자(24)를 가진 중량조(25) 및 처리조(14)내부에 전해질 용액 공급계(21)와 배양계(22)에 의해 양이 조절가능한 전해질(8)에 넣고, 상기 전해질(8)내부의 전극(13)에 웨이퍼(10)를 고정한 상태에서 온도조절기(18)를 이용하여 웨이퍼(10)와 전해질(8)의 온도를 조절하고, 전극(13)과 웨이퍼(10)를 일정 속도로 회전시키면서 전류를 흘려 웨이퍼(10)의 N형 불순물 영역에 베리어 금속(4)이 선택적으로 증착되게 하며 전류계(16)를 이용하여 도금 종료시점을 알수 있게 함을 특징으로 하는 초고집적 회로의 베리어 금속 형성 방법.
  2. 제 1 항에 있어서, 베리어 금속(4)으로 구리, 금, 은, 중 하나를 선택하여 사용함을 특징으로 하는 초고집적 회로의 베리어 금속 형성방법.
KR1019910009970A 1990-11-13 1991-06-17 초고집적 회로의 배리어 금속 형성방법 KR950000848B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019910009970A KR950000848B1 (ko) 1990-11-13 1991-06-17 초고집적 회로의 배리어 금속 형성방법
CN92113409A CN1052559C (zh) 1991-06-17 1992-11-20 磁控管的天线馈线固定装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR900018294 1990-11-13
KR90-18294 1990-11-13
KR1019910009970A KR950000848B1 (ko) 1990-11-13 1991-06-17 초고집적 회로의 배리어 금속 형성방법

Publications (1)

Publication Number Publication Date
KR950000848B1 true KR950000848B1 (ko) 1995-02-02

Family

ID=26628394

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910009970A KR950000848B1 (ko) 1990-11-13 1991-06-17 초고집적 회로의 배리어 금속 형성방법

Country Status (1)

Country Link
KR (1) KR950000848B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1114882A3 (en) * 1999-12-30 2002-07-24 Applied Materials, Inc. Apparatus and method for depositing an electroless solution

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1114882A3 (en) * 1999-12-30 2002-07-24 Applied Materials, Inc. Apparatus and method for depositing an electroless solution

Similar Documents

Publication Publication Date Title
KR100400765B1 (ko) 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
JP5296043B2 (ja) 半導体ウェハ上に銅層を形成する方法
JP4642229B2 (ja) 半導体作業部材の上に銅を電解により沈着させる装置および方法
EP0171195B1 (en) Method for detecting endpoint of development
US7190052B2 (en) Semiconductor devices with oxide coatings selectively positioned over exposed features including semiconductor material
US20040149584A1 (en) Plating method
US6737360B2 (en) Controlled potential anodic etching process for the selective removal of conductive thin films
US4113533A (en) Method of making a mos device
KR950000848B1 (ko) 초고집적 회로의 배리어 금속 형성방법
KR0157889B1 (ko) 선택적 구리 증착방법
US3926747A (en) Selective electrodeposition of gold on electronic devices
US4111775A (en) Multilevel metallization method for fabricating a metal oxide semiconductor device
KR100755661B1 (ko) 도금 처리 장치 및 이를 이용한 도금 처리 방법
KR100389101B1 (ko) 서브마이크론 구조의 금속도금방법, 이를 이용한 반도체 디바이스 구조의 형성방법 및, 반도체 디바이스 구조
KR101359211B1 (ko) 액정 디스플레이용 유리 기판 상에 도전성 피쳐들을제조하는 방법 및 장치
Kern et al. Electrochemical delineation of tungsten films for microelectronic devices
EP1231300B1 (en) Plating method and device, and plating system
US3388047A (en) Controlled electrolytic treatment of materials
JPH1084022A (ja) 電子シェーディングダメージの測定方法
KR940009600B1 (ko) 도금법을 이용한 반도체 장치의 금속배선방법
JP2753379B2 (ja) 半導体装置の製造方法
JPS6047738B2 (ja) 半導体装置のコンタクト形成方法
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition
US3227580A (en) Method for improving the electrical characteristics of germanium semiconductor devices
JP2002334851A (ja) 半導体集積回路装置の製造方法および半導体製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee