KR940009600B1 - 도금법을 이용한 반도체 장치의 금속배선방법 - Google Patents

도금법을 이용한 반도체 장치의 금속배선방법 Download PDF

Info

Publication number
KR940009600B1
KR940009600B1 KR1019910011939A KR910011939A KR940009600B1 KR 940009600 B1 KR940009600 B1 KR 940009600B1 KR 1019910011939 A KR1019910011939 A KR 1019910011939A KR 910011939 A KR910011939 A KR 910011939A KR 940009600 B1 KR940009600 B1 KR 940009600B1
Authority
KR
South Korea
Prior art keywords
metal wiring
metal
plating
wafer
semiconductor device
Prior art date
Application number
KR1019910011939A
Other languages
English (en)
Other versions
KR930003340A (ko
Inventor
김인기
Original Assignee
금성일렉트론 주식회사
문정환
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 금성일렉트론 주식회사, 문정환 filed Critical 금성일렉트론 주식회사
Priority to KR1019910011939A priority Critical patent/KR940009600B1/ko
Publication of KR930003340A publication Critical patent/KR930003340A/ko
Application granted granted Critical
Publication of KR940009600B1 publication Critical patent/KR940009600B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

내용 없음.

Description

도금법을 이용한 반도체 장치의 금속배선방법
제 1 도는 종래의 금속배선 공정단면도.
제 2 도는 전기분해를 이용한 도금장치의 구성도.
제 3 도는 본 발명의 도금법을 이용한 반도체 장치의 금속배선 공정단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 실리콘기판 2 : 층간절연막
3 : 배리어메탈 4 : 금속배선
PR1: 감광제
본 발명은 반도체 장치의 금속배선방법에 관한 것으로, 특히 고집적 회로의 소자의 제조에 적당하도록 한 도금법을 이용한 반도체 장치의 금속배선방법에 관한 것이다.
종래 반도체 장치의 금속배선 공정을 첨부된 제 1a 도 내지 제 1c 도를 참조하여 설명하면 다음과 같다.
먼저 실리콘기판(10) (다층 배선의 경우는 배선막)위에 층간 절연막으로서 산화막(11)을 형성하고 이산화막(11)상에 포토/에칭공정을 실시하여 콘택트 홀을 형성한 다음 실리콘기판(10)의 프리시피테이션(Precipitation)의 방지를 위해 Spin On Glass 공정을 사용하는 다층 배선 공정시에는 재료인 알루미늄 합금의 단선 방지를 위해 수십 내지 수백 Å의 층간 배선재료인 배리어 메탈(Barrier Metal) (12)을 증착시킨다.
이 때, 베리어 메탈(12)의 재료로서는 MoSi와 TiW 및 TiN을 사용하여 이 배리어 메탈(12)의 증착 두께 및 증착 조건은 알루미늄 합금과의 스트레스(Stress)를 고려하여 결정한다.
전자이동(electro migration)의 방지를 위하여 그리고 금속배선으로서 실리콘 또는 구리가 포함된 알루미늄 합금(Al+S ; 또는 Al+Si+Cu)막(13)을 수천 Å의 두께로 증착한 다음 포토리토그래피(Photolithography) 공정시 빛의 반사에 의한 패턴 불량을 방지하기 위해 층간배선 재료로서 상기 배리어 메탈(12)과 동일한 MoSi, TiW, TiN과 같은 캡 메탈(Cap Metal) (14)을 증착한다.
이때, 캡 메탈(14)의 증착조건은 빛의 반사율 및 금속배선인 알루미늄 합금막(13)과의 스트레스를 최소화시킬 수 있도록 하는 것이다.
이어 제 1b 도와 같이 배선 형상의 형성을 위해 상기 캡 메탈(14)상에 감광제(RP10)를 이용한 포토리토그래피 공정을 실시한 후 이 감광제(PR10)를 마스크로 하고 건식 에치(Dry Etch)장비 및 할로겐족 원소(염소, 불소)를 포함한 가스(예로서 CF4, SF6, Cl2SiCl2, BCl3)를 이용하여 상기 배리어 메탈(12)과 알루미늄 합금막(13) 및 캡 메탈(14)의 불필요한 부분을 제거한다.
이때 언더터치(Undertouch)에 의한 금속배선간의 쇼트(Short)를 방지하기 위해 충분히 에치한다.
그리고 제 1c 도와 같이 O2플라즈마(Plasma) (또는 O2+할로겐 가스, 또는 O2+N2)를 이용하여 포토리토그래피 공정에서 사용된 감광제(PR10)을 제거한다.
또한, 형상액 또는 NH4OH : CH3COOH : H2O=2 : 3 : 30을 이용하여 잔존하는 폴리머(Polymer)를 제거한다.
그리고 부식방지를 위해 고온(약 200∼400℃)에서 O2플라즈마 또는 O3를 이용하여 금속배선인 상기 알루미늄 합금(13)의 표면에 얇은 부동태막인 Al2O3막을 형성시킨 다음 H2또는 N2분위기하에서 어닐링(Annealing)시킴으로써 공정을 완료한다.
그러나 상기 종래 기술에 의하면 다음과 같은 문제점이 있었다.
첫째, 종래의 스퍼터링(Sputtering)에 의하면 콘택트 홀과 같이 단차가 심한 곳에서는 금속배선인 알루미늄 합금의 두께가 얇아진다(두꺼운 부위에 비해 5∼30% 정도).
따라서, 금속배선라인에서 단선이 발생할 위험이 있으며 동시에 전자 아주 및 스트레스 아주(Electro migration and Stress migration)에 의해 전기적 특성이 악화되고 소자의 신뢰성이 저하된다.
둘째, 금속 배선 형상을 형성하기 위한 포토리토 그래피 공정시 빛의 반사에 의해 제 1c 도의 영역(P)에서와 같이 금속배선의 노칭(Notching)현상 또는 단선이 발생하게 된다.
셋째, 캡 메탈을 사용함으로써 제조간격이 증가되며 금속배선 재료간(MoSix-Al, TiW-Al)의 전위차에 의해 금속배선인 알루미늄 합금에서 부식이 발생하기 쉬웠다.
넷째, 소자가 고집적화 될수록 금속배선막 하부의 스텝 커버리지(Step Coverage)가 나빠져서 많은 양의 오버에치(over etch)가 필요하게 된다.
따라서 층간 절연막인 산화막의 손실이 많아져서 제 1c 도의 영역(Q)과 같은 홈형상이 만들어지며 이후 금속배선 층위에 다시 층간절연막을 형성시킬 경우 스텝 커버리지가 더욱 불량해지고 더욱 심한 크랙(Crack)이 발생한다.
본 발명은 상기 단점을 제거키 위한 것으로, 전기 분해를 이용한 도금장치를 이용하여 양호한 금속배선을 형성할 수 있는 도금장치를 이용한 반도체 장치의 금속배선 방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위해 본 발명은 반도체 기판 또는 일 금속배선상에 소정 두께로 금속배선간의 절연막을 형성하고 그 위에 포토/에치 공정을 실시하여 금속배선이 형성될 콘택트 홀을 형성하기 위한 스텝, 전 표면에 배리어 메탈을 증착하고 금속배선 형상이 인쇄된 감광제를 도포하여 금속배선 형성 영역을 한정한 후 감광제의 표면 장력 감소를 위해 상기 반도체 기판 또는 일금속 배선막의 가장자리에 도포된 소정폭의 감광제를 제거하는 스텝, 전기분해를 이용한 도금장치의 클램프(Clamp)를 통해 상기 감광제가 제거된 부위의 반도체 기판 또는 일금속 배선막상에 형성된 상기 배리어 메탈에 소장 전원을 인가한 후 상기 도금장치의 처리조에 있는 전해질 용액에 담구어 상기 한정된 금속배선 형성영역에 도금원의 금속을 도금하기 위한 스텝, 상기 감광제 및 감광제 하측에 형성된 배리어 메탈을 제거하기 위한 스텝이 차례로 포함된다.
이하에서 본 발명을 첨부된 제 2 도 및 제 3 도를 참조하여 상술하면 다음과 같다.
제 2 도는 본 발명을 수행하기 위한 전기분해를 이용한 도금장치의 일구성도로서, 전해질 용액(20)이 담겨지고 도금원(21) (예로서 Cu,Au,Ag)을 이용하여 도금을 진행시키는 처리조(Both) (22)와, 전원(Vcc)을 시료웨이퍼(27)상의 배리어 메탈에 전달하기 위한 골드클램프(Gold Clamp) (23)와, 시간에 따른 전류의 변화량을 기록하기 위한 챠트 레코더(Chart Recorder) (24)와, 가열 및 냉각으로 전해질 용액(20)을 일정한 온도로 유지시키기 위한 제1온도 조절기(25)와, 상기 골드 클램프(23)를 통해 시료웨이퍼(wafer) (27)상에 형성된 배리어 메탈에 전원을 공급해 주기 위한 도금을 공급전원(Vcc)과, 비저항 및 온도측정계(26)와, 시료웨이퍼(27)를 통해 올려놓기 위한 스테이지(28)와, 상기 시료웨이퍼(27)와 스테이지(28) 및 골드클램프(23)를 회전시켜 도금의 균일성을 향상시키고 도금 속도를 일정하게 유지시키기 위한 회전계(29)와, 전해질 용액(20)을 공급하기 위한 공급장치(30)과, 전해질 용액(20)을 배출하기 위한 배수장치(31)과, 산도 및 알칼리기를 측정하기 위한 PH 측정기(32)와, 진동자(예로서 초음파발생기) (33)와, 중탕액(예로서 물)을 이용하여 상기 처리조(22)를 진동시키기 위한 중탕조(34)와, 가열 및 냉각으로 웨이퍼의 온도를 일정하게 유지시키기 위한 제2온도조절기(35)와, 시료웨이퍼를 상기 스테이지(28)에 단단히 고정시키기 위한 진공계(36)와, 전류계(37)와, 도금 공정 종료점 자동검출장치(38)와, 유해가스 및 전해질 용액(20)의 가스를 배출하기 위한 후드(hood) (39)로 구성한 것이다.
상기 도금장치를 이용한 본 발명의 금속배선 공정을 제 3a 도 내지 제 3c 도를 참조하여 상술하면 다음과 같다.
먼저, 제 3a 도와 같이 실리콘기판(다층 배선인 경우는 일배선층) (1)에 층간절연막(2) (예로서 산화막)을 증착하고 그 위에 포토/에치 공정을 실시하여 금속배선이 형성될 콘택트 홀을 형성한 다음 수십∼수백 Å의 배리어 메탈(3)를 증폭한다.
이어 전기분해를 이용하여 금속배선을 형성시키기 위해 금속배선 패턴이 인쇄된 감광제(PR1)를 도포한 다음 이 감광제(PR1)의 표면 장력을 감소시켜 전해질 용액과의 접촉성이 증가되도록 하기 위해 상기 실리콘기판(1)의 가장자리부분(약 2∼10mm)의 것을 O2플라즈마 하에서 제거한다.
그리고, 실리콘기판(또는 시료웨이퍼) (1)을 제 2 도의 스테이지(28)에 진공계(36)를 이용하여 장착한 후 상기 골드클램프(23)를 감광제(PR1)가 제거된 실리콘기판(1)의 가장자리 부분에 해당하는 배리어 메탈(3)에 두루 접촉시켜 물린다.
이때 경우에 따라서 띄엄띄엄 접촉시킬 수도 있다.
이 상태에서 실리콘 기판(1)을 처리조(22)내의 전해질 용액(20)내에 담구고 공급 전원(Vcc)을 온(ON)시키면 처리조(22)내에서는 전기분해 현상이 발생되고 상기 실리콘기판(1)상의 콘택트 영역을 포함한 감광제(PR1)이 덮혀 있지 않은 배리어 메탈(27)위에는 제 3b 도와 같이 금속배선(4)이 도금되어진다.
이 때 감광제(PR1)상에는 금속배선(4)이 도금되어지지 않는다.
여기서, 사용되는 전해질 용액으로는 도금원이 구리일 경우 Cu(BF4)2+HBF4또는 K4P2O7+Cu2P2O7·3H2O 또는 CuCN+NaCN 또는 CuCN : KCN=1 : 1.4∼1.5을 사용한다.
이 때 첨가제로서 KoH, NaCO3, KNaC4H4O6·4H2O를 계면활성제로서 폴리옥시에틸렌 라우릴 알콜 에테르., 트리메틸벤질 암모니움 클로라이드의 4급 아민이 사용된다.
또한 도금원(21)이 금일 경우는 쿠엔산쿠엔산 나트륨, KAu(CN)2, 스루퍼 민산 니켈, 스루퍼 민산 아연, 스프레터-베르미로드(Spereter-Vermillod)용액, 오스트로(ostrow)용액을 사용한다.
또한 도금원(27)이 은일 경우는 CN화은, NaCN, 탄산칼륨, 탄산나트륨, 수산화칼륨 등이 사용된다.
이 때 도금원(21)으로서 도금이 진행되면 화학반응에 의하여 전해질 용액(20) 및 실리콘기판(1) (또는 제 2 도에서는 27)의 온도가 변하게 되므로 제1온도조절기(25)와 제2온도조절기(35)를 이용하여 온도를 일정하게 유지시킨다.
또한, 비저항 및 온도측정계(26)와 PH 측정기(32)를 이용하여 PH 및 전해질 용액(20) 및 비저항을 일정하게 조절한다.
그리고 이에 따라 상기 공급장치(30)와 배수장치(31)를 이용하여 전해질 용액(20)의 공급 및 배수속도를 조절하게 된다.
또한 도금되는 금속배선(4)의 균일성을 향상시키기 위하여 회전계(29)를 이용 실리콘기판(1)을 회전시키고 중탕조(34)와 진동자(33)를 이용하여 처리조(22)의 전해질 용액(20)을 진동시킨다.
또한 전류계(37)와 챠트 레코더(24)를 이용하여 도금 진행 상황을 감시하고, 도금 공정 종료점 자동검출 장치(38)를 이용하여 금속배선(4)의 도금공정을 완료한다.
이 때 콘택트 홀이 경사져 있어 도금공정이 진행될 시 전류와 PH 및 비저항이 급격히 변하게 되므로 이를 이용하여 도금공정 종료점의 자동검출이 가능하게 된다.
이어, 제 3c 도와 같이 O2플라즈마를 이용하여 상기 감광제(PR1)를 제거하고 할로겐계 가스(CF4, SF6, NF3, Cl2, HCl, BCl3, CBrF3,CCl4, HBr 및 F15등의 CFC 또는 HCFC)와 첨가가스(O2, He, N2)를 이용한 플라즈마를 이용하여 감광제(PR1) 하측에 있는 상기 배리어 메탈(3)을 제거한다.
그리고, 산 또는 알칼리를 이용하여 세정함으로써 도금된 금속배선(4)의 오염을 방지하고 건조법을 이용하여 실리콘기판(1)의 오염물질을 제거함으로써 공정을 완료한다.
이상과 같이 본 발명에 따르면 다음과 같은 효과가 있다.
첫째, 감광제 마스크에 따라 그대로 배선이 형성되므로 배선폭 조절이 용이하고 공정이 단순화 된다.
둘째, 금속배선의 스텝 커버리지를 100% 양호하게 할 수 있으므로 소자의 특성 및 신뢰도를 개선시킬 수 있다.
셋째, 배리어 메탈 형성 후 포토 공정을 진행하므로 캡 메탈이 필요하지 않게 된다.
따라서 코스트(cost)가 절감된다.
넷째, 불필요한 금속배선을 제거하기 위한 건식 에치공정이 생략되므로 부식에 대한 내성이 증가되며 더불어 폴리머 제거 공정 및 어닐링 공정이 생략될 수 있다.
다섯째, 금속배선 하측에 형성되는 절연층의 손실이 적으므로 이후에 형성될 막들의 질 및 스텝커버리지가 우수하게 된다.
여섯째, 금속배선의 물질로서 여러 종류의 금속을 사용할 수 있게 된다.

Claims (5)

  1. 웨이퍼상에 배선간 절연막을 형성하고 포토/에치 공정을 실시하여 금속배선이 형성될 콘택트 홀을 형성하는 제1스텝, 전면에 배리어 메탈을 형성하고 감광제를 마스크로 도포하여 금속배선 형성영역을 한정하는 제2스텝, 상기 감광제의 표면 장력 감소를 위해 웨이퍼 가장자리 부분에 도포된 것 중 소정폭만큼을 제거하는 제3스텝, 상기 가장부분의 배리어 메탈 표면에 전기 분해를 이용한 도금장치의 클램프를 접촉시켜 소정 전원을 인가하기 위한 제4스텝, 상기 도금장치의 처리조내 전해질 용액에 웨이퍼를 담구어 감광제로 한정된 금속배선 형성영역에 도금장치의 도금원인 금속을 도금시켜 금속배선을 형성하는 제5스텝, 상기 감광제 및 감광제 하측의 배리어 메탈을 제거하는 제6스텝, 산 또는 알칼리를 이용하여 금속 오염 방지를 위해 웨이퍼를 세정하기 위한 제7스텝이 차례로 포함됨을 특징으로 하는 반도체 장치의 금속배선방법.
  2. 제 1 항에 있어서, 다층배선일 경우는 웨이퍼가 일금속배선층일 수도 있는 것을 특징으로 하는 도금법을 이용한 반도체 장치의 금속배선방법.
  3. 제 1 항에 있어서, 제3스텝 중 제거하는 가장자리 폭은 약 2∼10mm로 하는 것을 특징으로 하는 도금법을 이용한 반도체 장치의 금속배선방법.
  4. 제 1 항에 있어서, 제6스텝 중 감광제는 O2플라즈마를 이용하여 제거하는 것을 특징으로 하는 도금법을 이용한 반도체 장치의 금속배선방법.
  5. 제 1 항에 있어서, 제6스텝중 감광제 하측의 배리어 메탈은 할로겐족 가스를 이용한 플라즈마를 이용하여 제거하는 것을 특징으로 하는 도금법을 이용한 반도체 장치의 금속배선방법.
KR1019910011939A 1991-07-13 1991-07-13 도금법을 이용한 반도체 장치의 금속배선방법 KR940009600B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019910011939A KR940009600B1 (ko) 1991-07-13 1991-07-13 도금법을 이용한 반도체 장치의 금속배선방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019910011939A KR940009600B1 (ko) 1991-07-13 1991-07-13 도금법을 이용한 반도체 장치의 금속배선방법

Publications (2)

Publication Number Publication Date
KR930003340A KR930003340A (ko) 1993-02-24
KR940009600B1 true KR940009600B1 (ko) 1994-10-15

Family

ID=19317227

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910011939A KR940009600B1 (ko) 1991-07-13 1991-07-13 도금법을 이용한 반도체 장치의 금속배선방법

Country Status (1)

Country Link
KR (1) KR940009600B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806784B1 (ko) * 2006-12-29 2008-02-27 동부일렉트로닉스 주식회사 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선형성 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806784B1 (ko) * 2006-12-29 2008-02-27 동부일렉트로닉스 주식회사 기판 도금 장치 및 이를 이용한 반도체 소자의 금속 배선형성 방법

Also Published As

Publication number Publication date
KR930003340A (ko) 1993-02-24

Similar Documents

Publication Publication Date Title
US5151168A (en) Process for metallizing integrated circuits with electrolytically-deposited copper
JP4598945B2 (ja) シード層修復法
US7405157B1 (en) Methods for the electrochemical deposition of copper onto a barrier layer of a work piece
US7190052B2 (en) Semiconductor devices with oxide coatings selectively positioned over exposed features including semiconductor material
KR100400765B1 (ko) 박막 형성방법 및 이를 적용한 액정표시소자의 제조방법
US20030214010A1 (en) Semiconductor device and method of manufacturing the same
US20040178059A1 (en) Controlled potential anodic etching process for the selective removal of conductive thin films
JP2002506927A (ja) 作業部材の上に金属を電解により沈着させる装置および方法
JP3188822B2 (ja) 化学エッチング工程の非接触リアルタイム装置内監視の方法および装置
US20040188260A1 (en) Method of plating a semiconductor structure
US7468321B2 (en) Application of impressed-current cathodic protection to prevent metal corrosion and oxidation
KR940009600B1 (ko) 도금법을 이용한 반도체 장치의 금속배선방법
CN110337710B (zh) 用于铂图案化的牺牲层
JPH05315331A (ja) 半導体装置の製造方法及び洗浄装置
EP1005078B1 (en) Process for forming a conductive structure
JP3741682B2 (ja) メッキ方法、メッキ装置及び電子デバイスの製造方法
JPH11251317A (ja) 半導体装置の製造方法および製造装置
JP2003306793A (ja) めっき装置及び方法
EP1231300B1 (en) Plating method and device, and plating system
US6150279A (en) Reverse current gold etch
US6303401B2 (en) Method for producing a metal layer with a given thickness
JP2002275639A (ja) シード層堆積
US7202161B2 (en) Substrate processing method and apparatus
KR950000848B1 (ko) 초고집적 회로의 배리어 금속 형성방법
WO2010133550A1 (en) Method for coating a semiconductor substrate by electrodeposition

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090922

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee