JPH0823093A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JPH0823093A
JPH0823093A JP15724094A JP15724094A JPH0823093A JP H0823093 A JPH0823093 A JP H0823093A JP 15724094 A JP15724094 A JP 15724094A JP 15724094 A JP15724094 A JP 15724094A JP H0823093 A JPH0823093 A JP H0823093A
Authority
JP
Japan
Prior art keywords
semiconductor device
etching
insulating film
gate
contact hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15724094A
Other languages
English (en)
Inventor
Toshiaki Shinohara
俊朗 篠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nissan Motor Co Ltd
Original Assignee
Nissan Motor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nissan Motor Co Ltd filed Critical Nissan Motor Co Ltd
Priority to JP15724094A priority Critical patent/JPH0823093A/ja
Publication of JPH0823093A publication Critical patent/JPH0823093A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

(57)【要約】 【目的】製造歩留まりが良く、安価で、信頼性の高い半
導体装置およびその製造方法を提供する。 【構成】ソース、ボディコンタクトを、LOCOS酸化
膜とのセルフアラインで異方性化学エッチングによりト
レンチエッチして形成する半導体装置であって、ゲート
電極を自己整合的に覆うように形成されたキャップ絶縁
膜を有する半導体装置において、少なくとも、2つのキ
ャップ絶縁膜の端部2点と、この2点を結ぶ線分の下部
のベース領域中の任意の1点からなる3角形状の領域を
除去してコンタクト孔を形成し、このコンタクト孔を覆
うようにソース電極を配設した半導体装置。 【効果】コンタクト孔を異方性エッチングによって3角
形状のコンタクト孔としているので歩留まりが高く、安
価で信頼性の高い半導体装置を実現できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置に係り、特
に、製造歩留まりが向上し安価に作製することが可能な
構造を有する信頼性の高い半導体装置およびその製造方
法に関する。
【0002】
【従来の技術】従来の半導体装置として、例えば、特開
平4−145628号公報において提案されている半導
体装置が挙げられる。これは、図7に示すような構造の
半導体装置であり、図8(a)〜(e)に示される工程
によって作製されるものである。まず、図7に示される
構造の半導体装置を、図8(a)〜(e)の工程で製造
する方法について説明する。図8(a)において、N型
のシリコン基板1の上面に、P型のベース領域2を、ホ
ウ素(B)のイオン注入および熱拡散により形成する。
その上面に、リン(P)やヒ素(As)のイオン注入お
よび熱拡散により高濃度N型のソース領域3を形成す
る。次に、図8(b)に示すように、酸化防止膜10を
マスクとして、その一部を反応性プラズマエッチングに
よりトレンチエッチングし、形成された深溝の表面を熱
酸化してゲート酸化膜4を形成する。その後、ポリシリ
コン等を上記深溝内に埋め込みゲート電極5とする。図
8(c)に示すように、熱酸化を行うと、酸化防止膜1
0以外の領域が酸化され、ゲートキャップ膜6が形成さ
れる。図8(d)に示すように、ゲートキャップ膜6を
マスクとし、反応性プラズマエッチングによりソース領
域3およびベース領域2の一部をエッチングして、ソー
ス領域3およびベース領域2に電気的なコンタクトを取
るためのコンタクト孔9を形成する。最後に、図8
(e)に示すように、ソース電極7およびドレイン電極
8を形成することにより、上記従来の半導体装置が作製
される。
【0003】
【発明が解決しようとする課題】しかしながら、上記の
従来の半導体装置およびその製造方法において、以下に
述べる問題点がある。第1に、コンタクト孔エッチング
時のサイドエッチングにより、ゲートとソース間の短絡
による製品歩留りが低下する。この問題について、図9
および図10を用いて説明する。ここで、取り上げるサ
イドエッチングの問題点としては、例えば、図9に示す
Bの領域に生じる問題であって、これを図10(a)〜
(e)の経過を示す図により説明する。ここで行うトレ
ンチエッチングとは、ゲートキャップ膜(キャップ酸化
膜)6をマスクとして行うエッチングである。 このエ
ッチングの初期においては、図10(a)に示すよう
に、キャップ酸化膜6の端部によりエッチング領域が決
められているが、エッチングが、図10の(b)から
(c)へと進行して行くと、トレンチエッチング時にお
けるシリコンと酸化膜のエッチング選択比が小さいた
め、高々0.5μm程度の長さしかないキャップ酸化膜
6のバーズビーク部(キャップ酸化膜6の端部が3角形
状に伸びている部分)14が、横方向にエッチングされ
てしまい、最終的にはゲート酸化膜4もエッチングさ
れ、図10(d)に示す形状になってしまう危険性が高
い。その結果、図10(e)に示すように、ソース電極
7を形成した時に、ゲートとソース間に短絡が生じてし
まい、製造歩留まりが大幅に低下し、半導体チップ単価
を大幅に上昇させてしまうという問題がある。第2に、
コンタクト孔9のエッチングは、エッチングの終了判定
ができないため、反応性プラズマエッチングの時間管理
により行う必要があるが、このことは図11に示すよう
に、チップ内やチップ間、またはウエハ間やロット間に
おいてエッチング深さのばらつきを生じる危険性が高
い。スイッチング速度を上げ、また半導体装置の電力損
失を小さくするために、ベース領域2の深さを小さくす
れば上記の危険性はいっそう高まる。その結果、製造歩
留まりの低下を招き、第1の問題と同様にチップ単価を
上昇させてしまうという問題がある。第3に、ソース電
極7形成時の被覆性悪化による歩留まりの低下の問題で
ある。ここで示した従来例におけるソース電極7は、タ
ングステンの選択的化学気相成長法により形成している
が、この手法は高価であり、通常はスパッタ法によるア
ルミニウム膜の形成が一般的である。この場合、コンタ
クト孔9におけるソース電極7の被覆性は、図12に示
すように、コンタクト孔9の底部において非常に悪くな
り、著しい歩留まりの低下を招く。その結果、第1、第
2の問題と同様に、チップ単価を上昇させてしまうとい
う問題がある。第4に、ソース領域3へのコンタクト抵
抗の問題がある。上記の従来例では、ソース領域3への
コンタクトは直立したトレンチ(溝)の側面のみで取ら
れている。このため低損失化を狙って微細化を行い、ソ
ース領域3の深さも浅くすると、ソース領域3とソース
電極7の接触面積は小さくなり、コンタクト不良による
歩留まりの低下が生じて、半導体チップのコストを上昇
させてしまう。
【0004】本発明の目的は、上記従来技術における第
1ないし第4の問題点を解決するものであって、製造歩
留まりが良く、安価で、信頼性の高い半導体装置および
その製造方法を提供することにある。
【0005】
【課題を解決するための手段】上記本発明の目的を達成
するために、特許請求の範囲に記載のような半導体装置
およびその製造方法とするものであって、基本的には、
ソース、ボディコンタクトを、ロコス〔LOCOS(lo
calized oxidation of silicon)〕酸化膜とのセルフア
ライン(自己整合性)で、異方性化学エッチングであるア
ルカリウエットエッチングによりトレンチエッチして形
成するものである。すなわち、本発明の半導体装置は、
請求項1に記載のように、半導体基板上に、該半導体基
板とは逆導電型のベース領域と、該ベース領域の上に、
上記半導体基板と同じ導電型の高濃度ソース領域を有
し、該ソース領域上に、該ソース領域と上記ベース領域
とを突き抜けて上記半導体基板に達する深溝を配設し、
該深溝の内面にはゲート絶縁膜を設け、該ゲート絶縁膜
の表面および深溝の内部にゲート電極を埋設し、該ゲー
ト電極の上に、該ゲート電極を自己整合的に覆うように
キャップ絶縁膜を設けた半導体装置において、少なくと
も、上記2つのキャップ絶縁膜の端部2点と、該2つの
端部を結ぶ線分の下部に位置する上記ベース領域中の任
意の1点からなる3角形状の領域を除去してコンタクト
孔を形成し、該コンタクト孔を覆うようにソース電極を
配設した構造とするものである。また、本発明の半導体
装置において、請求項2記載のように、請求項1に記載
の半導体装置におけるベース領域中の任意の1点が、キ
ャップ絶縁膜の端部2点を結ぶ線分に対し、垂直2等分
線上に存在する構造とするものである。そして、請求項
1または請求項2に記載の半導体装置において、請求項
3に記載のように、半導体基板はシリコンからなり、ゲ
ート絶縁膜およびキャップ絶縁膜のいずれか一方もしく
はその両方を、酸化シリコン膜および選択酸化法により
形成した熱酸化膜のうちから選らばれる少なくとも1種
の酸化膜とすることが好ましい。さらに、上記本発明の
半導体装置を作製する方法は、請求項4に記載のよう
に、コンタクト孔の形成において、キャップ絶縁膜をマ
スクとする面方位依存性エッチング法を用いるものであ
って、請求項5に記載のように、面方位依存性エッチン
グは、アルカリ性ウエットエッチング液を用いた異方性
化学エッチングであることが好ましい。
【0006】
【作用】本発明の半導体装置は、請求項1に記載のよう
に、少なくとも、2つのキャップ絶縁膜(キャップ酸化
膜)の端部2点と、該2つの端部を結ぶ線分の下部に位
置するベース領域中の任意の1点からなる3角形状の領
域を除去してコンタクト孔を形成し、該コンタクト孔を
覆うようにソース電極を配設した構造としている(図1
参照)。これは、コンタクト孔の形成において、アルカ
リウエットエッチング液によるアルカリ異方性化学エッ
チングを用いている。このエッチング法は、図3および
図4に示すように、キャップ酸化膜(ゲートキャップ
膜)とシリコンのエッチング選択比が非常に高いため、
コンタクト孔のエッチングが終了するまでの間に、ゲー
トキャップ膜のサイドエッチングが進行することがな
い。したがって、ゲートソース間の短絡の問題を抑止す
ることができる。さらに、図3、図4および図5に示す
ように、このアルカリ異方性化学エッチング法は、シリ
コンの(111)面が露出したところで、エッチング速
度が極端に遅くなるため、ゲートキャップ膜11の端部
の2点と、両側からの(111)面が一致した点を頂点
とする3角形状にコンタクト孔が形成されると、ほとん
どエッチングが進行しなくなる。このため、コンタクト
孔の深さはエッチング速度のばらつきには全く無関係
に、非常に精度良く設定でき、請求項2に記載のよう
に、ベース領域中の1点が、キャップ絶縁膜の端部2点
を結ぶ線分に対し、垂直2等分線上に存在するような理
想的な3角形状に設定することができる。したがって、
コンタクト孔の深さのばらつきによる製品の歩留まり低
下は起こらない。さらに、図6に示すように、スパッタ
法によりアルミ膜を形成してソース電極とした場合にお
いても、コンタクト孔の側面が斜めになっているため、
被覆性の不良は生じ難く、したがって、製品の歩留まり
が向上する。さらに付け加えるならば、コンタクト孔の
側面が斜めになっているため、従来の半導体装置に比べ
実効的なコンタクト面積が増大し、コンタクト不良が起
こるケースがほとんどないので、半導体装置の信頼性が
向上する。また、本発明の半導体装置の具体的な構成と
して、請求項3に記載のように、半導体基板としてシリ
コンを用い、ゲート絶縁膜およびキャップ絶縁膜のいず
れか一方もしくはその両方を、酸化シリコン膜、選択酸
化法により形成した熱酸化膜のうちの少なくとも1種か
らなることが好ましい。このような構成とすることによ
り、コンタクト孔のアルカリ異方性化学エッチングが容
易となり、効果的な3角形状のコンタクト孔に設定する
ことができる。そして、本発明の半導体装置の製造方法
は、請求項4に記載のように、コンタクト孔を、キャッ
プ絶縁膜をマスクとする面方位依存性エッチングにより
形成する工程を含むものであり、このような工程を用い
ることにより、上記した請求項1に示される構成の半導
体装置を容易に、しかも歩留まりよく作製することがで
きる。さらに、請求項5に記載のように、面方位依存性
エッチングを、アルカリ性ウエットエッチング液を用い
てトレンチエッチングすることにより、効率よく本発明
の半導体装置を製造することができる。
【0007】
【実施例】以下、本発明の一実施例を挙げ、図面に基づ
いてさらに詳細に説明する。図1は、本実施例で例示す
る半導体装置の構成を示す模式図である。図2(a)〜
(e)は、図1に示す半導体装置を製作する工程の一例
を示す説明図である。まず、図2(a)に示すように、
N型のシリコン基板1の上面に、P型のベース領域2を
ボロン(B)のイオン注入および熱拡散により形成す
る。その上面にリン(P)やヒ素(As)のイオン注入
および熱拡散により、高濃度N型のソース領域3を形成
する。次に、図2(b)に示すように、酸化防止膜10
をマスクとして、その一部を反応性プラズマエッチング
により、トレンチエッチングして深溝を形成する。この
深溝の表面を熱酸化してゲート酸化膜4を形成する。そ
の後、ポリシリコン等のゲート電極材料を深溝内に埋め
込みゲート電極5とする。ついで、図2(c)に示すよ
うに、熱酸化を行うと、酸化防止膜10以外の領域が酸
化され、熱酸化膜であるゲートキャップ膜11が形成さ
れる。次に、図2(d)に示すように、ゲートキャップ
膜11をマスクとして、アルカリエッチング液による異
方性ウエットエッチングにより、ソース領域3およびベ
ース領域2の一部をエッチングして、ソース領域3およ
びベース領域2に電気的なコンタクトを取るためのコン
タクト孔13を形成する。最後に、図2(e)に示すよ
うに、ソース電極12およびドレイン電極8を形成し
て、図1に示す本実施例の半導体装置が得られる。な
お、本実施例ではドレイン電極を半導体基板の裏面から
取っている例を挙げたが、引き出し電極を付けて基板表
面から取り出す方式であっても良く、全く上記実施例と
同様の効果があることは言うまでもない。また、ドレイ
ン領域のうちドレイン電極と接する領域のみをP型とし
て、バイポーラ動作型とした構成であっても良く、上記
実施例と同様の効果を生じるものである。
【0008】
【発明の効果】以上詳細に説明したように、本発明の半
導体装置は、請求項1に記載のように、少なくとも、2
つのキャップ絶縁膜(キャップ酸化膜)の端部2点と、
該2つの端部を結ぶ線分の下部に位置するベース領域中
の任意の1点からなる3角形状の領域を除去してコンタ
クト孔を形成し、該コンタクト孔を覆うようにソース電
極を配設した構造としている(図1参照)。これは、コ
ンタクト孔の形成において、アルカリウエットエッチン
グ液によるアルカリ異方性化学エッチングを用いてお
り、このエッチング法は、図3および図4に示すよう
に、キャップ酸化膜(ゲートキャップ膜)とシリコンの
エッチング選択比が非常に高いため、コンタクト孔のエ
ッチングが終了するまでの間に、ゲートキャップ膜のサ
イドエッチングが進行することがなく、ゲートソース間
の短絡の問題を抑止することができる。さらに、図3、
図4および図5に示すように、このアルカリ異方性化学
エッチング法は、シリコンの(111)面が露出したと
ころで、エッチング速度が極端に遅くなるため、ゲート
キャップ膜11の端部の2点と、両側からの(111)
面が一致した点を頂点とする3角形状にコンタクト孔が
形成された後、ほとんどエッチングが進行しなくなる。
このため、コンタクト孔の深さはエッチング速度のばら
つきには全く無関係に非常に精度良く設定でき、請求項
2に記載のように、ベース領域中の1点が、キャップ絶
縁膜の端部2点を結ぶ線分に対し、垂直2等分線上に存
在するような理想的な3角形状に設定することができる
ので、コンタクト孔の深さのばらつきによる製品歩留ま
りの低下は起こらない。さらに、図6に示すように、ス
パッタ法によりアルミ膜を形成してソース電極とした場
合においても、コンタクト孔の側面が斜めになっている
ため、被覆性の不良は生じ難く、したがって製品の歩留
まりが向上する。さらに付け加えるならば、コンタクト
孔の側面が斜めになっているため、従来の半導体装置に
比べ実効的なコンタクト面積が増大し、コンタクト不良
が起こるケースがほとんどなく半導体装置の信頼性が向
上する。また、本発明の半導体装置の具体的な構成とし
て、請求項3に記載のように、半導体基板としてシリコ
ンを用い、ゲート絶縁膜およびキャップ絶縁膜のいずれ
か一方もしくはその両方を、酸化シリコン膜、選択酸化
法により形成した熱酸化膜のうちの少なくとも1種から
なる構成とすることにより、コンタクト孔のアルカリ異
方性化学エッチングが容易となり、効果的な3角形状の
コンタクト孔に設定することができる。そして、本発明
の半導体装置の製造方法は、請求項4に記載のように、
コンタクト孔を、キャップ絶縁膜をマスクとする面方位
依存性エッチングにより形成する工程を含むものであ
り、このような工程を用いることにより、上記した請求
項1に示される構成の半導体装置を容易に、しかも歩留
まり良く安価に作製することができる。さらに、請求項
5に記載のように、面方位依存性エッチングを、アルカ
リ性ウエットエッチング液を用いてエッチングすること
により、効率よく本発明の半導体装置を製造することが
できる。
【図面の簡単な説明】
【図1】本発明の実施例で例示した半導体装置の断面構
造を示す模式図。
【図2】本発明の実施例で例示した半導体装置の製造工
程を示す説明図。
【図3】本発明の実施例で例示した半導体装置の構造上
の要部(A)を示す模式図。
【図4】図3に示す要部(A)の作製工程を示す説明
図。
【図5】本発明の実施例で例示した半導体装置のコンタ
クト孔の形状を示す模式図。
【図6】本発明の実施例で例示したソース電極の形状を
示す模式図。
【図7】従来の半導体装置の断面構造を示す模式図。
【図8】従来の半導体装置の製造工程を示す説明図。
【図9】従来の半導体装置の構造上の問題箇所(B)を
示す模式図。
【図10】従来の図9に示す構造上の問題箇所(B)の
サイドエッチングによるゲートとソース間の短絡模様を
示す説明図。
【図11】従来の半導体装置のコンタクト孔の形状を示
す模式図。
【図12】従来の半導体装置のソース電極の形状を示す
模式図。
【符号の説明】
1…シリコン基板 2…ベース領域 3…ソース領域 4…ゲート酸化膜 5…ゲート電極 6…ゲートキャップ膜(キ
ャップ酸化膜) 7…ソース電極 8…ドレイン電極 9…コンタクト孔 10…酸化防止膜 11…ゲートキャップ膜(キャップ酸化膜) 12…ソース電極 13…コンタクト孔 14…バーズビーク部

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】半導体基板上に、該半導体基板とは逆導電
    型のベース領域と、該ベース領域の上に、上記半導体基
    板と同じ導電型の高濃度ソース領域を有し、該ソース領
    域上に、該ソース領域と上記ベース領域とを突き抜けて
    上記半導体基板に達する深溝を配設し、該深溝の内面に
    ゲート絶縁膜を設け、該ゲート絶縁膜の表面および深溝
    の内部にゲート電極を埋設し、該ゲート電極の上に、該
    ゲート電極を自己整合的に覆うように設けられたキャッ
    プ絶縁膜を有する半導体装置において、 少なくとも、上記2つのキャップ絶縁膜の端部2点と、
    該2つの端部を結ぶ線分の下部に位置する上記ベース領
    域中の任意の1点からなる3角形状の領域を除去してコ
    ンタクト孔を形成し、 該コンタクト孔を覆うようにソース電極を配設してなる
    ことを特徴とする半導体装置。
  2. 【請求項2】請求項1に記載の半導体装置において、ベ
    ース領域中の任意の1点が、キャップ絶縁膜の端部2点
    を結ぶ線分に対し、垂直2等分線上に存在することを特
    徴とする半導体装置。
  3. 【請求項3】請求項1または請求項2に記載の半導体装
    置において、半導体基板はシリコンからなり、ゲート絶
    縁膜およびキャップ絶縁膜のいずれか一方もしくはその
    両方が、酸化シリコン膜および選択酸化法により形成し
    た熱酸化膜のうちから選択された少なくとも1種の酸化
    膜からなることを特徴とする半導体装置。
  4. 【請求項4】請求項1ないし請求項3のいずれか1項に
    記載の半導体装置の製造方法において、コンタクト孔の
    形成は、キャップ絶縁膜をマスクとする面方位依存性エ
    ッチングにより行う工程を少なくとも含むことを特徴と
    する半導体装置の製造方法。
  5. 【請求項5】請求項4に記載の半導体装置の製造方法に
    おいて、面方位依存性エッチングは、アルカリ性ウエッ
    トエッチング液を用いた異方性エッチングであることを
    特徴とする半導体装置の製造方法。
JP15724094A 1994-07-08 1994-07-08 半導体装置およびその製造方法 Pending JPH0823093A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15724094A JPH0823093A (ja) 1994-07-08 1994-07-08 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15724094A JPH0823093A (ja) 1994-07-08 1994-07-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JPH0823093A true JPH0823093A (ja) 1996-01-23

Family

ID=15645316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15724094A Pending JPH0823093A (ja) 1994-07-08 1994-07-08 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0823093A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーmosデバイス
JP2002314078A (ja) * 2001-04-17 2002-10-25 Rohm Co Ltd 半導体装置およびその製法
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
JP2014063852A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法
CN116364766A (zh) * 2023-02-17 2023-06-30 天狼芯半导体(成都)有限公司 半导体器件的制备方法、半导体器件和电子设备

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002124674A (ja) * 2000-07-24 2002-04-26 Fairchild Semiconductor Corp 埋め込みゲートを有するパワーmosデバイス
JP2002314078A (ja) * 2001-04-17 2002-10-25 Rohm Co Ltd 半導体装置およびその製法
JP2008536316A (ja) * 2005-04-06 2008-09-04 フェアチャイルド・セミコンダクター・コーポレーション トレンチゲート電界効果トランジスタおよびその形成方法
CN102867825A (zh) * 2005-04-06 2013-01-09 飞兆半导体公司 沟栅场效应晶体管结构及其形成方法
JP2014063852A (ja) * 2012-09-20 2014-04-10 Toshiba Corp 半導体装置及びその製造方法
CN116364766A (zh) * 2023-02-17 2023-06-30 天狼芯半导体(成都)有限公司 半导体器件的制备方法、半导体器件和电子设备

Similar Documents

Publication Publication Date Title
US4853345A (en) Process for manufacture of a vertical DMOS transistor
US5091768A (en) Semiconductor device having a funnel shaped inter-level connection
JP3481287B2 (ja) 半導体装置の製造方法
US4682405A (en) Methods for forming lateral and vertical DMOS transistors
US8304314B2 (en) Method of forming an MOS transistor
US8772865B2 (en) MOS transistor structure
JP2002110978A (ja) 電力用半導体素子
KR20010014899A (ko) 집적회로 칩 및 그의 제조방법
JP2010129707A (ja) 半導体装置およびその製造方法
US6218725B1 (en) Bipolar transistors with isolation trenches to reduce collector resistance
EP0238836B1 (en) Method of making a contact to a trench isolated device
US7397070B2 (en) Self-aligned transistor
JP2002016080A (ja) トレンチゲート型mosfetの製造方法
US6225183B1 (en) Method of fabricating a thin-film resistor having stable resistance
CA1219683A (en) Method for fabricating improved oxide defined transistors and resulting structures
US20020111023A1 (en) Method for removing surface contamination on semiconductor substrates
JPH0823093A (ja) 半導体装置およびその製造方法
US5574306A (en) Lateral bipolar transistor and FET
EP0646960B1 (en) Semiconductor device with a semiconductor element provided in a mesa structure
KR100277811B1 (ko) 절연 게이트형 반도체 장치 및 그 제조 방법
JPH10125694A (ja) 半導体装置及びその製造方法
US7605445B2 (en) Sealed nitride layer for integrated circuits
JPS587862A (ja) バイポ−ラ型トランジスタ−構造体及びその製造方法
JP2003101024A (ja) 半導体装置の製造方法
JP3646343B2 (ja) 半導体装置の製造方法