JPH10125694A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH10125694A JPH10125694A JP8278321A JP27832196A JPH10125694A JP H10125694 A JPH10125694 A JP H10125694A JP 8278321 A JP8278321 A JP 8278321A JP 27832196 A JP27832196 A JP 27832196A JP H10125694 A JPH10125694 A JP H10125694A
- Authority
- JP
- Japan
- Prior art keywords
- region
- insulating film
- semiconductor
- transistor
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 236
- 238000004519 manufacturing process Methods 0.000 title claims description 48
- 239000000758 substrate Substances 0.000 claims abstract description 54
- 230000002093 peripheral effect Effects 0.000 claims abstract description 17
- 238000009413 insulation Methods 0.000 claims abstract description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 68
- 229920005591 polysilicon Polymers 0.000 claims description 68
- 238000002955 isolation Methods 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 20
- 238000000151 deposition Methods 0.000 claims description 5
- 238000000926 separation method Methods 0.000 abstract description 6
- 239000012535 impurity Substances 0.000 description 19
- 125000006850 spacer group Chemical group 0.000 description 12
- 238000000034 method Methods 0.000 description 11
- 150000004767 nitrides Chemical class 0.000 description 11
- 229920002120 photoresistant polymer Polymers 0.000 description 11
- 230000003071 parasitic effect Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000001312 dry etching Methods 0.000 description 7
- 238000010438 heat treatment Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/73—Bipolar junction transistors
- H01L29/732—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
- H01L27/0823—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only including vertical bipolar transistors only
Abstract
(57)【要約】
【課題】 バイポーラトランジスタにおいて、絶縁分離
領域をベース電極の接続位置に形成しても、安定して確
実なベース引き出しが可能になるようにする。 【解決手段】 半導体基板１上にバイポーラトランジス
タＡが形成され、その外側面Ｂ１を囲むように、絶縁膜
４ａで形成された絶縁分離領域４が形成されている半導
体装置であって、トランジスタ領域Ｂの上面Ｂ２の周辺
部には、上面Ｂ２に形成されたエミッタ領域１５の周囲
を囲むようにして、ベース領域７が形成されており、こ
の絶縁分離領域４内のトランジスタ領域Ｂの外側面Ｂ１
と接する接触面の周辺には溝３１が形成され、ベース電
極９は、上面Ｂ２と外側面Ｂ１上部の上部外側面とで形
成されたコーナー部３３近傍において、溝３１中に埋設
されると共に、少なくとも上面Ｂ２または上部外側面Ｂ
１に接触している。
領域をベース電極の接続位置に形成しても、安定して確
実なベース引き出しが可能になるようにする。 【解決手段】 半導体基板１上にバイポーラトランジス
タＡが形成され、その外側面Ｂ１を囲むように、絶縁膜
４ａで形成された絶縁分離領域４が形成されている半導
体装置であって、トランジスタ領域Ｂの上面Ｂ２の周辺
部には、上面Ｂ２に形成されたエミッタ領域１５の周囲
を囲むようにして、ベース領域７が形成されており、こ
の絶縁分離領域４内のトランジスタ領域Ｂの外側面Ｂ１
と接する接触面の周辺には溝３１が形成され、ベース電
極９は、上面Ｂ２と外側面Ｂ１上部の上部外側面とで形
成されたコーナー部３３近傍において、溝３１中に埋設
されると共に、少なくとも上面Ｂ２または上部外側面Ｂ
１に接触している。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及びその
製造方法に関し、特にバイポーラトランジスタを含む半
導体装置及びその製造方法に関するものである。
製造方法に関し、特にバイポーラトランジスタを含む半
導体装置及びその製造方法に関するものである。
【０００２】
【従来の技術】周知のように、バイポーラトランジスタ
の素子寸法を縮小することは、トランジスタの寄生容量
を低減し、高周波特性を向上させるという点において、
きわめて有効な手段である。上記寄生容量の低減という
観点から、素子間の分離をどのように行うかということ
が、きわめて重要な検討事項となっている。一般的に
は、Ｓｉ基板上にＳｉのバイポーラトランジスタを形成
する際には、選択酸化による絶縁分離が採用されている
が、この選択酸化による方法は、いわゆるバーズピーク
による有効面積の減少が起こったり、配線の断線の問題
が生じるため改善が望まれていた。
の素子寸法を縮小することは、トランジスタの寄生容量
を低減し、高周波特性を向上させるという点において、
きわめて有効な手段である。上記寄生容量の低減という
観点から、素子間の分離をどのように行うかということ
が、きわめて重要な検討事項となっている。一般的に
は、Ｓｉ基板上にＳｉのバイポーラトランジスタを形成
する際には、選択酸化による絶縁分離が採用されている
が、この選択酸化による方法は、いわゆるバーズピーク
による有効面積の減少が起こったり、配線の断線の問題
が生じるため改善が望まれていた。
【０００３】ここで、トレンチ溝等の溝を形成して、そ
の部分に絶縁膜等を埋め込むことにより素子間分離を行
う方法は、上記選択酸化による絶縁分離のような問題点
が少なく、隣接するトランジスタ間の絶縁領域を狭くで
きる上にトランジスタ自身の動作領域に近接して絶縁領
域を形成できることから、トランジスタの素子寸法を小
さく形成する上でも有効な手段となっている。特に、Ｂ
ＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ
−Ｇｌａｓｓ）等の、高温においてリフロー性を有する
絶縁膜で埋設されたトレンチ溝によりトランジスタの絶
縁分離を図ることは、寄生容量を低減する上で有効な手
段である。
の部分に絶縁膜等を埋め込むことにより素子間分離を行
う方法は、上記選択酸化による絶縁分離のような問題点
が少なく、隣接するトランジスタ間の絶縁領域を狭くで
きる上にトランジスタ自身の動作領域に近接して絶縁領
域を形成できることから、トランジスタの素子寸法を小
さく形成する上でも有効な手段となっている。特に、Ｂ
ＰＳＧ（Ｂｏｒｏ−Ｐｈｏｓｐｈｏ−Ｓｉｌｉｃａｔｅ
−Ｇｌａｓｓ）等の、高温においてリフロー性を有する
絶縁膜で埋設されたトレンチ溝によりトランジスタの絶
縁分離を図ることは、寄生容量を低減する上で有効な手
段である。
【０００４】図２１及び図２２は、第１の従来例として
示す従来のトレンチ溝により絶縁分離されたバイポーラ
トランジスタの半導体チップの断面図（平面図のＷ−Ｗ
線視断面図）及び平面図である。これらの図に示すよう
に、半導体基板１上に、バイポーラトランジスタＡが形
成されている。すなわち、バイポーラトランジスタＡ
は、半導体基板１上に形成された島状のトランジスタ領
域Ｂに製造されている。
示す従来のトレンチ溝により絶縁分離されたバイポーラ
トランジスタの半導体チップの断面図（平面図のＷ−Ｗ
線視断面図）及び平面図である。これらの図に示すよう
に、半導体基板１上に、バイポーラトランジスタＡが形
成されている。すなわち、バイポーラトランジスタＡ
は、半導体基板１上に形成された島状のトランジスタ領
域Ｂに製造されている。
【０００５】このトランジスタ領域Ｂには、半導体基板
１上に、高濃度のｎ型半導体層２（コレクタコンタクト
層）、低濃度のｎ型半導体層３（コレクタ層）、ｐ型半
導体層１２（真性ベース層）、最表面に高濃度ｎ型半導
体層１５（エミッタ層）が形成されて、いわゆるｎｐｎ
型のバイポーラトランジスタ構造を形成している。この
バイポーラトランジスタ構造の外側には、絶縁トレンチ
４が形成されて、他のトランジスタ等の素子との電気的
絶縁が図られている。
１上に、高濃度のｎ型半導体層２（コレクタコンタクト
層）、低濃度のｎ型半導体層３（コレクタ層）、ｐ型半
導体層１２（真性ベース層）、最表面に高濃度ｎ型半導
体層１５（エミッタ層）が形成されて、いわゆるｎｐｎ
型のバイポーラトランジスタ構造を形成している。この
バイポーラトランジスタ構造の外側には、絶縁トレンチ
４が形成されて、他のトランジスタ等の素子との電気的
絶縁が図られている。
【０００６】さらに、いわゆるフィールド領域は酸化膜
５で覆われており、その上に開口が開けられて、コレク
タ引き出し部１９、ベース引き出し部１８及びエミッタ
引き出し部の開口（コンタクトホール）において、電極
とコンタクトしている。ここで、ベース電極９は、高濃
度のｐ型ポリシリコンからなり、一方、エミッタ電極１
６は、高濃度のｎ型ポリシリコンからなっている。エミ
ッタ電極１６とベース電極９との間には、窒化膜１０及
び絶縁膜側壁１４が介層されて絶縁されている。また、
ベース層１２の両端部においてベース電極９とコンタク
トを取っているが、この両端部においては、真性ベース
層１２と比較してベース層は高濃度かつ深さ方向に厚く
なって、いわゆるグラフトベース層１３を形成してい
る。
５で覆われており、その上に開口が開けられて、コレク
タ引き出し部１９、ベース引き出し部１８及びエミッタ
引き出し部の開口（コンタクトホール）において、電極
とコンタクトしている。ここで、ベース電極９は、高濃
度のｐ型ポリシリコンからなり、一方、エミッタ電極１
６は、高濃度のｎ型ポリシリコンからなっている。エミ
ッタ電極１６とベース電極９との間には、窒化膜１０及
び絶縁膜側壁１４が介層されて絶縁されている。また、
ベース層１２の両端部においてベース電極９とコンタク
トを取っているが、この両端部においては、真性ベース
層１２と比較してベース層は高濃度かつ深さ方向に厚く
なって、いわゆるグラフトベース層１３を形成してい
る。
【０００７】次に、上記バイポーラトランジスタの製造
方法について、図１７から図２１までを用いて説明す
る。まず、ｐ型半導体基板１上に高濃度のｎ型半導体層
２、低濃度のｎ型半導体層３を積層した後、トランジス
タを形成する領域を囲むように絶縁トレンチ４を形成し
て素子間の絶縁を図り、半導体基板１前面に酸化膜５を
形成した後、フォトレジスト６をマスクとして、ベース
コンタクト領域７を開口する領域上の酸化膜５の表面部
をウェットエッチングにより除去する。その後、異方性
ドライエッチングにより、残りの酸化膜５を除去してベ
ースコンタクト７を開口する。
方法について、図１７から図２１までを用いて説明す
る。まず、ｐ型半導体基板１上に高濃度のｎ型半導体層
２、低濃度のｎ型半導体層３を積層した後、トランジス
タを形成する領域を囲むように絶縁トレンチ４を形成し
て素子間の絶縁を図り、半導体基板１前面に酸化膜５を
形成した後、フォトレジスト６をマスクとして、ベース
コンタクト領域７を開口する領域上の酸化膜５の表面部
をウェットエッチングにより除去する。その後、異方性
ドライエッチングにより、残りの酸化膜５を除去してベ
ースコンタクト７を開口する。
【０００８】フォトレジスト６を除去した後、ベース電
極となるｐ型不純物を添加したポリシリコン９を前面に
成長して、所望の形状に加工し、前面を窒化膜１０で覆
う。次に、エミッタを形成する領域の窒化膜１０、高濃
度のｐ型ポリシリコン９を異方性のドライエッチングで
開口した後、ｐ型の真性ベース層１２、絶縁膜側壁１４
を形成して、ベース電極となる高濃度ポリシリコン９を
絶縁する。高濃度グラフトベース層１３は、高濃度ポリ
シリコン９を成長して以降の熱処理により、高濃度ポリ
シリコン９内のｐ型不純物が、半導体領域へ拡散するこ
とにより形成される。
極となるｐ型不純物を添加したポリシリコン９を前面に
成長して、所望の形状に加工し、前面を窒化膜１０で覆
う。次に、エミッタを形成する領域の窒化膜１０、高濃
度のｐ型ポリシリコン９を異方性のドライエッチングで
開口した後、ｐ型の真性ベース層１２、絶縁膜側壁１４
を形成して、ベース電極となる高濃度ポリシリコン９を
絶縁する。高濃度グラフトベース層１３は、高濃度ポリ
シリコン９を成長して以降の熱処理により、高濃度ポリ
シリコン９内のｐ型不純物が、半導体領域へ拡散するこ
とにより形成される。
【０００９】最後に、ｎ型不純物が添加された高濃度ポ
リシリコン１６により、エミッタ電極を形成し、熱処理
を行って高濃度ｎ型ポリシリコン１６からｎ型不純物
を、半導体領域内へと拡散させることにより高濃度エミ
ッタ層１６が形成される。
リシリコン１６により、エミッタ電極を形成し、熱処理
を行って高濃度ｎ型ポリシリコン１６からｎ型不純物
を、半導体領域内へと拡散させることにより高濃度エミ
ッタ層１６が形成される。
【００１０】次に、第２の従来例として、自己整合プロ
セスを用いてマージン領域を狭くする工夫もなされてい
る。ベース電極接続幅を、自己整合で形成しているバイ
ポーラトランジスタの第２の従来例について、次に説明
する。図２７及び図２２は、ベース電極接続幅を自己整
合で形成したバイポーラトランジスタの半導体チップの
断面図及び平面図を示したものである。この構造におい
ては、エミッタ開口領域に対して自己整合的にベース電
極接続領域を規定することができるため、ベースコンタ
クト開口時の「目合わせずれ」によって、このベース電
極の接続面積の偏りは発生せず、安定したベース電極接
続幅が得られる。
セスを用いてマージン領域を狭くする工夫もなされてい
る。ベース電極接続幅を、自己整合で形成しているバイ
ポーラトランジスタの第２の従来例について、次に説明
する。図２７及び図２２は、ベース電極接続幅を自己整
合で形成したバイポーラトランジスタの半導体チップの
断面図及び平面図を示したものである。この構造におい
ては、エミッタ開口領域に対して自己整合的にベース電
極接続領域を規定することができるため、ベースコンタ
クト開口時の「目合わせずれ」によって、このベース電
極の接続面積の偏りは発生せず、安定したベース電極接
続幅が得られる。
【００１１】次にこの自己整合型バイポーラトランジス
タの製造工程について図２３から図２７までを用いて説
明する。この自己整合型バイポーラトランジスタにおい
ても、第１の従来例で説明した通常のバイポーラトラン
ジスタの製造工程と同様に、ベースコンタクト７を開口
した後、フォトレジスト６を除去し、熱酸化を行って、
ベースコンタクト内の半導体領域を５０ｎｍ程度のスペ
ーサ酸化膜８で覆う。更に、ベース電極となるｐ型不純
物を添加したポリシリコン９を全面に成長して、所望の
形状に加工し、全面を窒化膜１０で覆う。
タの製造工程について図２３から図２７までを用いて説
明する。この自己整合型バイポーラトランジスタにおい
ても、第１の従来例で説明した通常のバイポーラトラン
ジスタの製造工程と同様に、ベースコンタクト７を開口
した後、フォトレジスト６を除去し、熱酸化を行って、
ベースコンタクト内の半導体領域を５０ｎｍ程度のスペ
ーサ酸化膜８で覆う。更に、ベース電極となるｐ型不純
物を添加したポリシリコン９を全面に成長して、所望の
形状に加工し、全面を窒化膜１０で覆う。
【００１２】次にエミッタを形成する領域の窒化膜１
０、高濃度のｐ型ポリシリコン９を、異方性のドライエ
ッチングで開口した後、開口部付近のスペーサ酸化膜８
をウェットエッチングで部分的に除去する。この後、ポ
リシリコンを全面に成長すると、高濃度のｐ型ポリシリ
コン９の下のスペーサ酸化膜８が、サイドエッチされた
部分に、ポリシリコン１１が埋め込まれる。
０、高濃度のｐ型ポリシリコン９を、異方性のドライエ
ッチングで開口した後、開口部付近のスペーサ酸化膜８
をウェットエッチングで部分的に除去する。この後、ポ
リシリコンを全面に成長すると、高濃度のｐ型ポリシリ
コン９の下のスペーサ酸化膜８が、サイドエッチされた
部分に、ポリシリコン１１が埋め込まれる。
【００１３】その後、ポリシリコン１１を等方性のドラ
イエッチングでエッチバックすると、高濃度のポリシリ
コン９の下のスペーサ酸化膜８がサイドエッチされた部
分にのみポリシリコン１１を残すことができる。さら
に、ｐ型真性ベース層１２を形成し、絶縁膜側壁１４を
形成してベース電極となる高濃度のｐ型ポリシリコン９
を絶縁する。高濃度ｐ型グラフトベース層１３は、ベー
ス電極となる高濃度ｐ型ポリシリコンが、ポリシリコン
１１を介して半導体領域へ接続されて以降の熱処理によ
り、高濃度のｐ型ポリシリコン９内のｐ型不純物が、ポ
リシリコン１１を介して半導体領域へと拡散することに
より形成される。
イエッチングでエッチバックすると、高濃度のポリシリ
コン９の下のスペーサ酸化膜８がサイドエッチされた部
分にのみポリシリコン１１を残すことができる。さら
に、ｐ型真性ベース層１２を形成し、絶縁膜側壁１４を
形成してベース電極となる高濃度のｐ型ポリシリコン９
を絶縁する。高濃度ｐ型グラフトベース層１３は、ベー
ス電極となる高濃度ｐ型ポリシリコンが、ポリシリコン
１１を介して半導体領域へ接続されて以降の熱処理によ
り、高濃度のｐ型ポリシリコン９内のｐ型不純物が、ポ
リシリコン１１を介して半導体領域へと拡散することに
より形成される。
【００１４】最後に、ｎ型不純物が添加された高濃度の
ポリシリコン１６によりエミッタ電極を形成し、熱処理
を行って高濃度ｎ型ポリシリコン１６からｎ型不純物を
半導体領域内へと拡散させることにより、高濃度ｎ型エ
ミッタ層１５を形成する。以上のような工程を経て製造
されたバイポーラトランジスタは、エミッタ開口領域に
対し、自己整合的にベース電極接続幅を規定することが
できるため、ベースコンタクト開口時の「目合わせず
れ」によって、このベース電極の接続面積の偏りは発生
せず、安定したベース電極接続幅が得られる。
ポリシリコン１６によりエミッタ電極を形成し、熱処理
を行って高濃度ｎ型ポリシリコン１６からｎ型不純物を
半導体領域内へと拡散させることにより、高濃度ｎ型エ
ミッタ層１５を形成する。以上のような工程を経て製造
されたバイポーラトランジスタは、エミッタ開口領域に
対し、自己整合的にベース電極接続幅を規定することが
できるため、ベースコンタクト開口時の「目合わせず
れ」によって、このベース電極の接続面積の偏りは発生
せず、安定したベース電極接続幅が得られる。
【００１５】次に、特願昭６３−７２１５９に開示され
ているバイポーラトランジスタについて、第３の従来例
として図２８及び図２９を参照にして説明する。この構
造は、バイポーラトランジスタをトレンチ溝４により分
離し、エミッタ領域８ｘとベースコンタクト領域７を、
このトレンチ溝４に対してセルフアラインで設けてい
る。そのため、素子寸法を縮小し、高密度の集積回路を
形成することができるという利点がある。
ているバイポーラトランジスタについて、第３の従来例
として図２８及び図２９を参照にして説明する。この構
造は、バイポーラトランジスタをトレンチ溝４により分
離し、エミッタ領域８ｘとベースコンタクト領域７を、
このトレンチ溝４に対してセルフアラインで設けてい
る。そのため、素子寸法を縮小し、高密度の集積回路を
形成することができるという利点がある。
【００１６】
【発明が解決しようとする課題】しかしながら、上記３
つの構造については、次に述べるような問題点があっ
た。すなわち、上述の第１の従来例においては、バイポ
ーラトランジスタの、絶縁トレンチ４に対してベースコ
ンタクト７が０．３μｍ程度の「目合わせずれ」を起こ
しても、絶縁トレンチ４上にベースコンタクト７が形成
されないように、ベースコンタクトを開口するためのフ
ォトレジスト６を、絶縁トレンチ４に対して半導体領域
の０．３μｍ程度内側に入るように形成する必要があっ
た。
つの構造については、次に述べるような問題点があっ
た。すなわち、上述の第１の従来例においては、バイポ
ーラトランジスタの、絶縁トレンチ４に対してベースコ
ンタクト７が０．３μｍ程度の「目合わせずれ」を起こ
しても、絶縁トレンチ４上にベースコンタクト７が形成
されないように、ベースコンタクトを開口するためのフ
ォトレジスト６を、絶縁トレンチ４に対して半導体領域
の０．３μｍ程度内側に入るように形成する必要があっ
た。
【００１７】また、エミッタ領域を開口する際にも、ベ
ースコンタクト７が０．３μｍ程度の「目合わせずれ」
を起こして、「目合わせずれ」方向にベース電極接続領
域１７の偏りが生じても、０．２μｍ以上のベース電極
接続幅が確保できるように、エミッタ領域はベースコン
タクト７に対して更に０．５μｍ程度内側に形成する必
要があった。以上のようなマージン領域がトランジスタ
全体の占有面積に対して占める割合は、素子の微細化が
進むにつれて大きくなり、トランジスタの寸法を縮小し
ていく上で、大きな障害となってきている。
ースコンタクト７が０．３μｍ程度の「目合わせずれ」
を起こして、「目合わせずれ」方向にベース電極接続領
域１７の偏りが生じても、０．２μｍ以上のベース電極
接続幅が確保できるように、エミッタ領域はベースコン
タクト７に対して更に０．５μｍ程度内側に形成する必
要があった。以上のようなマージン領域がトランジスタ
全体の占有面積に対して占める割合は、素子の微細化が
進むにつれて大きくなり、トランジスタの寸法を縮小し
ていく上で、大きな障害となってきている。
【００１８】次に第２の従来例においては、ベースコン
タクト７を開口する際の、絶縁トレンチ４に対する「目
合わせ」マージンは改善されておらず、スペーサ酸化膜
８のサイドエッチに対するマージンを確保する必要か
ら、第１の従来例に対して、エミッタ領域ーベースコン
タクト７間が０．２μｍ程度縮小できるのみであった。
さらに、第３の従来例においても、トレンチ溝４内を埋
め込むポリシリコン６ｘに、高濃度のｐ型ポリシリコン
ベース電極９が接続されているため、高濃度のｎ型半導
体層２と、低濃度のｎ型半導体層３からなるコレクタ領
域周辺に対して大きな寄生容量が形成され、高周波特性
の向上にはかえって障害となることがわかった。
タクト７を開口する際の、絶縁トレンチ４に対する「目
合わせ」マージンは改善されておらず、スペーサ酸化膜
８のサイドエッチに対するマージンを確保する必要か
ら、第１の従来例に対して、エミッタ領域ーベースコン
タクト７間が０．２μｍ程度縮小できるのみであった。
さらに、第３の従来例においても、トレンチ溝４内を埋
め込むポリシリコン６ｘに、高濃度のｐ型ポリシリコン
ベース電極９が接続されているため、高濃度のｎ型半導
体層２と、低濃度のｎ型半導体層３からなるコレクタ領
域周辺に対して大きな寄生容量が形成され、高周波特性
の向上にはかえって障害となることがわかった。
【００１９】すなわち、トレンチ溝４内に埋め込まれた
ポリシリコン６ｘは、それ自身には導電性を持たせてい
ないため、トレンチ溝４の底部まではベース電極として
機能することはない。しかしながら、高濃度ｐ型ポリシ
リコンベース電極９中の不純物は、容易にトレンチ溝４
内に埋め込まれたポリシリコン６ｘ中へ拡散するため、
ベース電極として機能する部分は、必要以上に広がって
しまい、ベースーコレクタ間、及びベースー基板間の容
量が増大する。また、トレンチ溝４の底部のベース電極
として機能しない部分のポリシリコンも、コレクター基
板間の誘電体として機能し、絶縁膜に比べ誘電率の高い
ポリシリコンは、コレクター基板間に大きな容量を形成
するという問題が生じる。
ポリシリコン６ｘは、それ自身には導電性を持たせてい
ないため、トレンチ溝４の底部まではベース電極として
機能することはない。しかしながら、高濃度ｐ型ポリシ
リコンベース電極９中の不純物は、容易にトレンチ溝４
内に埋め込まれたポリシリコン６ｘ中へ拡散するため、
ベース電極として機能する部分は、必要以上に広がって
しまい、ベースーコレクタ間、及びベースー基板間の容
量が増大する。また、トレンチ溝４の底部のベース電極
として機能しない部分のポリシリコンも、コレクター基
板間の誘電体として機能し、絶縁膜に比べ誘電率の高い
ポリシリコンは、コレクター基板間に大きな容量を形成
するという問題が生じる。
【００２０】上記のような様々な問題点に対して本発明
の半導体装置及びその製造方法においては、絶縁膜によ
り絶縁分離領域が形成されたバイポーラトランジスタに
おいて、絶縁分離領域をベース電極の接続位置に形成し
ても、安定して確実なベース引き出しが可能になるよう
にして、トランジスタ面積の縮小、寄生容量の低減をは
かり、トランジスタの高周波特性を向上させることを目
的とする。
の半導体装置及びその製造方法においては、絶縁膜によ
り絶縁分離領域が形成されたバイポーラトランジスタに
おいて、絶縁分離領域をベース電極の接続位置に形成し
ても、安定して確実なベース引き出しが可能になるよう
にして、トランジスタ面積の縮小、寄生容量の低減をは
かり、トランジスタの高周波特性を向上させることを目
的とする。
【００２１】
【課題を解決するための手段】上記課題を解決するため
に、本発明の半導体装置及び半導体装置の製造方法にお
いては、次のような手段を講じた。すなわち、請求項１
記載の半導体装置においては、半導体基板上に、上面視
略矩形で凸状のトランジスタ領域が形成され、該トラン
ジスタ領域内には、バイポーラトランジスタが形成され
てなり、該トランジスタ領域の外側面を囲むように、絶
縁膜で形成された絶縁分離領域が形成されている半導体
装置であって、前記トランジスタ領域の上面の周辺部に
は、該上面に形成されたエミッタ領域の周囲を囲むよう
にして、ベース領域が形成されてなる半導体装置におい
て、前記絶縁分離領域内の、前記トランジスタ領域の外
側面と接する接触面の周辺には溝が形成され、前記バイ
ポーラトランジスタのベース電極は、前記トランジスタ
領域の、前記上面と前記外側面上部の上部外側面とで形
成されたコーナー部近傍において、前記溝中に埋設され
ると共に、少なくとも前記上面または上部外側面に接触
していることを特徴とする。
に、本発明の半導体装置及び半導体装置の製造方法にお
いては、次のような手段を講じた。すなわち、請求項１
記載の半導体装置においては、半導体基板上に、上面視
略矩形で凸状のトランジスタ領域が形成され、該トラン
ジスタ領域内には、バイポーラトランジスタが形成され
てなり、該トランジスタ領域の外側面を囲むように、絶
縁膜で形成された絶縁分離領域が形成されている半導体
装置であって、前記トランジスタ領域の上面の周辺部に
は、該上面に形成されたエミッタ領域の周囲を囲むよう
にして、ベース領域が形成されてなる半導体装置におい
て、前記絶縁分離領域内の、前記トランジスタ領域の外
側面と接する接触面の周辺には溝が形成され、前記バイ
ポーラトランジスタのベース電極は、前記トランジスタ
領域の、前記上面と前記外側面上部の上部外側面とで形
成されたコーナー部近傍において、前記溝中に埋設され
ると共に、少なくとも前記上面または上部外側面に接触
していることを特徴とする。
【００２２】この半導体装置においては、絶縁分離領域
が絶縁膜で埋設されているため、誘電率の高いポリシリ
コンを埋設した場合と比較して、対基板間の寄生容量が
低減され、トランジスタの高周波特性が向上する。ま
た、上記構造においては、絶縁分離領域に対し、ベース
コンタクト形成領域が重なっており、その重なり領域の
絶縁分離領域内に、ベース電極の一部を埋め込むこと
で、ベース電極接続領域のマージンを深さ方向に設けた
ため、「目合わせずれ」が発生しても、半導体領域の上
面と外側面とでベース電極とのコンタクトが取れるた
め、コンタクトが確実に形成できる。
が絶縁膜で埋設されているため、誘電率の高いポリシリ
コンを埋設した場合と比較して、対基板間の寄生容量が
低減され、トランジスタの高周波特性が向上する。ま
た、上記構造においては、絶縁分離領域に対し、ベース
コンタクト形成領域が重なっており、その重なり領域の
絶縁分離領域内に、ベース電極の一部を埋め込むこと
で、ベース電極接続領域のマージンを深さ方向に設けた
ため、「目合わせずれ」が発生しても、半導体領域の上
面と外側面とでベース電極とのコンタクトが取れるた
め、コンタクトが確実に形成できる。
【００２３】請求項２記載の半導体装置においては、半
導体基板上に、上面視略矩形で凸状のトランジスタ領域
が形成され、該トランジスタ領域内には、バイポーラト
ランジスタが形成されてなり、該トランジスタ領域の外
側面を囲むように、絶縁膜が埋設されたトレンチ分離溝
が絶縁分離領域として形成されている半導体装置であっ
て、前記トランジスタ領域の上面の周辺部には、該上面
に形成されたエミッタ領域の周囲を囲むようにベース領
域が形成されてなる半導体装置において、前記トレンチ
分離溝の、前記トランジスタ領域の外側面と接する接触
面の周辺には、溝が形成され、前記バイポーラトランジ
スタのベース電極は、前記トランジスタ領域の、前記上
面と前記外側面上部の上部外側面とで形成されたコーナ
ー部近傍において、前記溝中に埋設されると共に、少な
くとも前記上面または上部外側面に接触していることを
特徴とする。
導体基板上に、上面視略矩形で凸状のトランジスタ領域
が形成され、該トランジスタ領域内には、バイポーラト
ランジスタが形成されてなり、該トランジスタ領域の外
側面を囲むように、絶縁膜が埋設されたトレンチ分離溝
が絶縁分離領域として形成されている半導体装置であっ
て、前記トランジスタ領域の上面の周辺部には、該上面
に形成されたエミッタ領域の周囲を囲むようにベース領
域が形成されてなる半導体装置において、前記トレンチ
分離溝の、前記トランジスタ領域の外側面と接する接触
面の周辺には、溝が形成され、前記バイポーラトランジ
スタのベース電極は、前記トランジスタ領域の、前記上
面と前記外側面上部の上部外側面とで形成されたコーナ
ー部近傍において、前記溝中に埋設されると共に、少な
くとも前記上面または上部外側面に接触していることを
特徴とする。
【００２４】この半導体装置においては、絶縁分離領域
がトレンチ溝内に絶縁膜を埋設して形成されているた
め、誘電率の高いポリシリコンを埋設した場合と比較し
て、対基板間の寄生容量が低減され、トランジスタの高
周波特性が向上する。また、上記構造においては、トレ
ンチ溝に対し、ベースコンタクト形成領域が重なってお
り、その重なり領域のトレンチ溝内に、ベース電極の一
部を埋め込むことで、ベース電極接続領域のマージンを
深さ方向に設けたため、「目合わせずれ」が発生して
も、半導体領域の上面と外側面とでベース電極とのコン
タクトが取れるため、コンタクトが確実に形成できる。
がトレンチ溝内に絶縁膜を埋設して形成されているた
め、誘電率の高いポリシリコンを埋設した場合と比較し
て、対基板間の寄生容量が低減され、トランジスタの高
周波特性が向上する。また、上記構造においては、トレ
ンチ溝に対し、ベースコンタクト形成領域が重なってお
り、その重なり領域のトレンチ溝内に、ベース電極の一
部を埋め込むことで、ベース電極接続領域のマージンを
深さ方向に設けたため、「目合わせずれ」が発生して
も、半導体領域の上面と外側面とでベース電極とのコン
タクトが取れるため、コンタクトが確実に形成できる。
【００２５】請求項３記載の半導体装置の製造方法にお
いては、半導体基板上に、上面視略矩形で凸状のバイポ
ーラトランジスタ用のトランジスタ領域を形成する工程
と、該半導体基板の表面がほぼ平坦になるように、前記
半導体領域を除く前記半導体基板上の領域に絶縁膜を埋
設する工程と、前記トランジスタ領域よりも大きい開口
を形成し、該開口内の前記絶縁膜を除去することによ
り、前記半導体領域の上部の頭出しを行い、上面及び上
部外側面を露出させると共に、前記絶縁膜のうち、前記
開口と前記半導体領域の周辺部との間に形成された間隙
中に埋められている前記絶縁膜を、一定の厚さ除去する
ことにより、前記半導体領域と前記絶縁膜との接触面付
近において溝を形成する工程と、前記溝内をベース電極
により埋め込むと同時に、該ベース電極を、少なくとも
前記上面または前記上部外側面に接続するように堆積さ
せる工程と、を含むことを特徴とする。この半導体装置
の製造方法においては、上記請求項１記載の半導体装置
を容易に製造することができる。
いては、半導体基板上に、上面視略矩形で凸状のバイポ
ーラトランジスタ用のトランジスタ領域を形成する工程
と、該半導体基板の表面がほぼ平坦になるように、前記
半導体領域を除く前記半導体基板上の領域に絶縁膜を埋
設する工程と、前記トランジスタ領域よりも大きい開口
を形成し、該開口内の前記絶縁膜を除去することによ
り、前記半導体領域の上部の頭出しを行い、上面及び上
部外側面を露出させると共に、前記絶縁膜のうち、前記
開口と前記半導体領域の周辺部との間に形成された間隙
中に埋められている前記絶縁膜を、一定の厚さ除去する
ことにより、前記半導体領域と前記絶縁膜との接触面付
近において溝を形成する工程と、前記溝内をベース電極
により埋め込むと同時に、該ベース電極を、少なくとも
前記上面または前記上部外側面に接続するように堆積さ
せる工程と、を含むことを特徴とする。この半導体装置
の製造方法においては、上記請求項１記載の半導体装置
を容易に製造することができる。
【００２６】請求項４記載の半導体装置の製造方法にお
いては、半導体基板上に、上面視略矩形で凸状のバイポ
ーラトランジスタ用のトランジスタ領域を囲むようにト
レンチ溝を形成する工程と、該半導体基板の表面がほぼ
平坦になるように、前記トレンチ溝を中を絶縁膜により
埋設する工程と、前記トランジスタ領域よりも大きい、
前記トレンチ溝の外側よりも小さい開口を形成し、該開
口内の前記絶縁膜を除去することにより、前記半導体領
域の上部の頭出しを行い、上面及び上部外側面を露出さ
せると共に、前記絶縁膜のうち、前記開口と前記半導体
領域の周辺部との間に形成された間隙中に埋められてい
る前記絶縁膜を、一定の厚さ除去することにより、前記
半導体領域と前記絶縁膜との接触面付近において溝を形
成する工程と、前記溝内をベース電極により埋め込むと
同時に、該ベース電極を、少なくとも前記上面または前
記上部外側面に接続するように堆積させる工程と、を含
むことを特徴とする。この半導体装置の製造方法におい
ては、請求項２記載の半導体装置が容易に形成できる。
いては、半導体基板上に、上面視略矩形で凸状のバイポ
ーラトランジスタ用のトランジスタ領域を囲むようにト
レンチ溝を形成する工程と、該半導体基板の表面がほぼ
平坦になるように、前記トレンチ溝を中を絶縁膜により
埋設する工程と、前記トランジスタ領域よりも大きい、
前記トレンチ溝の外側よりも小さい開口を形成し、該開
口内の前記絶縁膜を除去することにより、前記半導体領
域の上部の頭出しを行い、上面及び上部外側面を露出さ
せると共に、前記絶縁膜のうち、前記開口と前記半導体
領域の周辺部との間に形成された間隙中に埋められてい
る前記絶縁膜を、一定の厚さ除去することにより、前記
半導体領域と前記絶縁膜との接触面付近において溝を形
成する工程と、前記溝内をベース電極により埋め込むと
同時に、該ベース電極を、少なくとも前記上面または前
記上部外側面に接続するように堆積させる工程と、を含
むことを特徴とする。この半導体装置の製造方法におい
ては、請求項２記載の半導体装置が容易に形成できる。
【００２７】請求項５記載の半導体装置においては、請
求項１または２記載の半導体装置において、前記トラン
ジスタ領域の前記外側面と、前記ベース電極との間に、
側壁用絶縁膜が挟まれていることを特徴とする。この半
導体装置においては、前記外側面と前記ベース電極との
間に、側壁揺絶縁膜が挟まれているため、外側面とベー
ス電極とが接触することがない。請求項６記載の半導体
装置の製造方法においては、半導体基板上に、上面視略
矩形で凸状のバイポーラトランジスタ用のトランジスタ
領域を形成する工程と、該半導体基板の表面がほぼ平坦
になるように、前記半導体領域を除く前記半導体基板上
の領域に絶縁膜を埋設する工程と、前記トランジスタ領
域を含み、該トランジスタ領域よりも大きい開口を形成
し、該開口内の前記絶縁膜を除去することにより、前記
半導体領域の上部の頭出しを行い、上面及び上部外側面
を露出させると共に、前記絶縁膜のうち、前記開口と前
記半導体領域の周辺部との間隙に埋められている絶縁膜
を、一定の厚さ除去することにより、前記半導体領域と
前記絶縁膜との接触面付近において溝を形成する工程
と、前記半導体領域の上面及び上部外側面を選択的に酸
化膜を形成する工程と、前記溝内を埋め込むようにベー
ス電極を形成する工程と、該ベース電極面内のエミッタ
領域を形成するための第２の開口を形成する工程と、前
記半導体領域の前記上面及び上部外側面に堆積した、前
記酸化膜を、等方性エッチングにより除去することによ
り、前記ベース電極と前記半導体領域との間の第２の間
隙を形成する工程と、前記第２の間隙内にポリシリコン
を埋め込んで前記ベース電極と前記半導体領域とを接続
する工程と、を含むことを特徴とする。この半導体装置
の製造方法においては、請求項５記載の半導体装置を製
造する際に、ベース電極接続幅が前記酸化膜のサイドエ
ッチング量により自己整合的に規定されるため、ベース
コンタクトは前記外側面とはコンタクトしない。
求項１または２記載の半導体装置において、前記トラン
ジスタ領域の前記外側面と、前記ベース電極との間に、
側壁用絶縁膜が挟まれていることを特徴とする。この半
導体装置においては、前記外側面と前記ベース電極との
間に、側壁揺絶縁膜が挟まれているため、外側面とベー
ス電極とが接触することがない。請求項６記載の半導体
装置の製造方法においては、半導体基板上に、上面視略
矩形で凸状のバイポーラトランジスタ用のトランジスタ
領域を形成する工程と、該半導体基板の表面がほぼ平坦
になるように、前記半導体領域を除く前記半導体基板上
の領域に絶縁膜を埋設する工程と、前記トランジスタ領
域を含み、該トランジスタ領域よりも大きい開口を形成
し、該開口内の前記絶縁膜を除去することにより、前記
半導体領域の上部の頭出しを行い、上面及び上部外側面
を露出させると共に、前記絶縁膜のうち、前記開口と前
記半導体領域の周辺部との間隙に埋められている絶縁膜
を、一定の厚さ除去することにより、前記半導体領域と
前記絶縁膜との接触面付近において溝を形成する工程
と、前記半導体領域の上面及び上部外側面を選択的に酸
化膜を形成する工程と、前記溝内を埋め込むようにベー
ス電極を形成する工程と、該ベース電極面内のエミッタ
領域を形成するための第２の開口を形成する工程と、前
記半導体領域の前記上面及び上部外側面に堆積した、前
記酸化膜を、等方性エッチングにより除去することによ
り、前記ベース電極と前記半導体領域との間の第２の間
隙を形成する工程と、前記第２の間隙内にポリシリコン
を埋め込んで前記ベース電極と前記半導体領域とを接続
する工程と、を含むことを特徴とする。この半導体装置
の製造方法においては、請求項５記載の半導体装置を製
造する際に、ベース電極接続幅が前記酸化膜のサイドエ
ッチング量により自己整合的に規定されるため、ベース
コンタクトは前記外側面とはコンタクトしない。
【００２８】請求項７記載の半導体装置の製造方法にお
いては、半導体基板上に、上面視略矩形で、島状のバイ
ポーラトランジスタ用のトランジスタ領域を囲むように
トレンチ溝を形成する工程と、該半導体基板の表面がほ
ぼ平坦になるように、前記トレンチ溝を中を絶縁膜によ
り埋設する工程と、前記トランジスタ領域を含み、該ト
ランジスタ領域よりも大きい開口を形成し、該開口内の
前記絶縁膜を除去することにより、前記半導体領域の上
部の頭出しを行い、上面及び上部外側面を露出させると
共に、前記絶縁膜のうち、前記開口と前記半導体領域の
周辺部との間隙に埋められている絶縁膜を、一定の厚さ
除去することにより、前記半導体領域と前記絶縁膜との
接触面付近において溝を形成する工程と、前記半導体領
域の上面及び上部外側面を選択的に酸化膜を形成する工
程と、前記溝内を埋め込むようにベース電極を形成する
工程と、該ベース電極面内のエミッタ領域を形成するた
めの第２の開口を形成する工程と、前記半導体領域の前
記上面及び上部外側面に堆積した、前記酸化膜を、等方
性エッチングにより除去することにより、前記ベース電
極と前記半導体領域との間の第２の間隙を形成する工程
と、前記第２の間隙内にポリシリコンを埋め込んで、前
記ベース電極と前記半導体領域とを電気的に接続する工
程と、を含むことを特徴とする。
いては、半導体基板上に、上面視略矩形で、島状のバイ
ポーラトランジスタ用のトランジスタ領域を囲むように
トレンチ溝を形成する工程と、該半導体基板の表面がほ
ぼ平坦になるように、前記トレンチ溝を中を絶縁膜によ
り埋設する工程と、前記トランジスタ領域を含み、該ト
ランジスタ領域よりも大きい開口を形成し、該開口内の
前記絶縁膜を除去することにより、前記半導体領域の上
部の頭出しを行い、上面及び上部外側面を露出させると
共に、前記絶縁膜のうち、前記開口と前記半導体領域の
周辺部との間隙に埋められている絶縁膜を、一定の厚さ
除去することにより、前記半導体領域と前記絶縁膜との
接触面付近において溝を形成する工程と、前記半導体領
域の上面及び上部外側面を選択的に酸化膜を形成する工
程と、前記溝内を埋め込むようにベース電極を形成する
工程と、該ベース電極面内のエミッタ領域を形成するた
めの第２の開口を形成する工程と、前記半導体領域の前
記上面及び上部外側面に堆積した、前記酸化膜を、等方
性エッチングにより除去することにより、前記ベース電
極と前記半導体領域との間の第２の間隙を形成する工程
と、前記第２の間隙内にポリシリコンを埋め込んで、前
記ベース電極と前記半導体領域とを電気的に接続する工
程と、を含むことを特徴とする。
【００２９】この半導体装置の製造方法においても、請
求項５記載の半導体装置を製造する際に、ベース電極接
続幅が前記酸化膜のサイドエッチング量により自己整合
的に規定されるため、ベースコンタクトは前記外側面と
はコンタクトしない。
求項５記載の半導体装置を製造する際に、ベース電極接
続幅が前記酸化膜のサイドエッチング量により自己整合
的に規定されるため、ベースコンタクトは前記外側面と
はコンタクトしない。
【００３０】
【発明の実施の形態】以下、本発明の第１の実施の形態
について、図面に基づいて説明する。図１乃至図７は、
本発明の第１の実施の形態を示す図であり、符号１は半
導体基板である。図１は、本発明の第１の実施の形態を
示す半導体装置の平面図、図２は断面図である。この半
導体装置（バイポーラトランジスタＡ）においては、半
導体基板上１に、上面視略矩形で凸状のトランジスタ領
域Ｂが形成されている。そしてこのトランジスタ領域Ｂ
内には、バイポーラトランジスタＡが形成されており、
このトランジスタ領域Ｂの外側面Ｂ１を囲むように、Ｓ
ｉＯ2からなる第１の絶縁膜４ａで形成された絶縁分離
領域４が形成されている。さらに、上記トランジスタ領
域Ｂの上面Ｂ２の周辺部Ｂ３には、この上面Ｂ２に形成
されたエミッタ層１５の周囲を囲むようにして、ベース
層１２が形成されている。
について、図面に基づいて説明する。図１乃至図７は、
本発明の第１の実施の形態を示す図であり、符号１は半
導体基板である。図１は、本発明の第１の実施の形態を
示す半導体装置の平面図、図２は断面図である。この半
導体装置（バイポーラトランジスタＡ）においては、半
導体基板上１に、上面視略矩形で凸状のトランジスタ領
域Ｂが形成されている。そしてこのトランジスタ領域Ｂ
内には、バイポーラトランジスタＡが形成されており、
このトランジスタ領域Ｂの外側面Ｂ１を囲むように、Ｓ
ｉＯ2からなる第１の絶縁膜４ａで形成された絶縁分離
領域４が形成されている。さらに、上記トランジスタ領
域Ｂの上面Ｂ２の周辺部Ｂ３には、この上面Ｂ２に形成
されたエミッタ層１５の周囲を囲むようにして、ベース
層１２が形成されている。
【００３１】このような通常の半導体装置Ａにおいて、
絶縁トレンチ４内の、トランジスタ領域Ｂの外側面Ｂ１
と接する接触面４ｂの周辺には溝３１が形成されてい
る。そして、このバイポーラトランジスタＡのベース電
極９は、このバイポーラトランジスタＡの、上面Ｂ２と
外側面Ｂ１とで形成されたコーナー部３３近傍におい
て、上面Ｂ２及び外側面Ｂ１に接触するようにして、溝
３１中に埋設されている点が特徴となっている。
絶縁トレンチ４内の、トランジスタ領域Ｂの外側面Ｂ１
と接する接触面４ｂの周辺には溝３１が形成されてい
る。そして、このバイポーラトランジスタＡのベース電
極９は、このバイポーラトランジスタＡの、上面Ｂ２と
外側面Ｂ１とで形成されたコーナー部３３近傍におい
て、上面Ｂ２及び外側面Ｂ１に接触するようにして、溝
３１中に埋設されている点が特徴となっている。
【００３２】次に、上記半導体装置の製造工程について
図３から図７までを参照して説明する。まず図３に示す
ように、半導体基板１上に、上面視略矩形で凸状のバイ
ポーラトランジスタＡ用のトランジスタ領域Ｂを形成す
る。ここで、高濃度のｎ型半導体層２、低濃度のｎ型半
導体層３の積層構造は、ｐ型半導体基板１の一表面内に
選択的にｎ型不純物を添加して高濃度ｎ型半導体層２を
形成した後、全面に低濃度のｎ型半導体層３をエピタキ
シャル成長することで得られる。次に、この半導体基板
１の表面がほぼ平坦になるように、トランジスタ領域Ｂ
の外側に、このトランジスタ領域Ｂを囲むようにして絶
縁トレンチ４を形成して、素子間の絶縁を図る。この絶
縁トレンチ４は、選択的にＳｉをエッチングして低濃度
ｎ型半導体層３を貫き、ｐ型半導体基板１に達する溝を
形成した後、絶縁膜を溝内に埋設することで得られる。
一例として、この溝の深さは５μｍ程度、幅は１μｍ程
度に形成され、このような溝を隙間なく埋設する絶縁物
としては、高温でリフロー性を示すＢＰＳＧ等が用いら
れる。
図３から図７までを参照して説明する。まず図３に示す
ように、半導体基板１上に、上面視略矩形で凸状のバイ
ポーラトランジスタＡ用のトランジスタ領域Ｂを形成す
る。ここで、高濃度のｎ型半導体層２、低濃度のｎ型半
導体層３の積層構造は、ｐ型半導体基板１の一表面内に
選択的にｎ型不純物を添加して高濃度ｎ型半導体層２を
形成した後、全面に低濃度のｎ型半導体層３をエピタキ
シャル成長することで得られる。次に、この半導体基板
１の表面がほぼ平坦になるように、トランジスタ領域Ｂ
の外側に、このトランジスタ領域Ｂを囲むようにして絶
縁トレンチ４を形成して、素子間の絶縁を図る。この絶
縁トレンチ４は、選択的にＳｉをエッチングして低濃度
ｎ型半導体層３を貫き、ｐ型半導体基板１に達する溝を
形成した後、絶縁膜を溝内に埋設することで得られる。
一例として、この溝の深さは５μｍ程度、幅は１μｍ程
度に形成され、このような溝を隙間なく埋設する絶縁物
としては、高温でリフロー性を示すＢＰＳＧ等が用いら
れる。
【００３３】すなわち、減圧ＣＶＤにより溝の両側面か
ら同時に成長させて埋め込んだ後、両側面からの成長の
つなぎ目にできた隙間をリフローにより消滅させる。Ｂ
ＰＳＧは、高濃度のボロンとリンとを含有しており、半
導体に直接成長すると、これらの不純物の拡散源となる
ため、図示しないが、実際には溝内側面を熱酸化膜や窒
化膜等で覆って、ＢＰＳＧが直接、半導体に触れないよ
うな工夫が必要である。
ら同時に成長させて埋め込んだ後、両側面からの成長の
つなぎ目にできた隙間をリフローにより消滅させる。Ｂ
ＰＳＧは、高濃度のボロンとリンとを含有しており、半
導体に直接成長すると、これらの不純物の拡散源となる
ため、図示しないが、実際には溝内側面を熱酸化膜や窒
化膜等で覆って、ＢＰＳＧが直接、半導体に触れないよ
うな工夫が必要である。
【００３４】さらに、半導体基板１の全面に第２の絶縁
膜５を形成した後、フォトレジスト６をマスクとして、
ベースコンタクト７用に、前記トランジスタ領域Ｂより
も大きく開口し、図４に示すように、開口内の第２の絶
縁膜５を除去することにより、半導体領域Ｂの上部の頭
出しを行う。ここで、ベースコンタクトを開口するため
のフォトレジスト６は、絶縁トレンチ４で囲まれた四辺
形の半導体領域の端部４辺のうち、３辺が開口部の０．
３μｍ程度内側に入っているように形成する（図１の符
号７で示した部分）。
膜５を形成した後、フォトレジスト６をマスクとして、
ベースコンタクト７用に、前記トランジスタ領域Ｂより
も大きく開口し、図４に示すように、開口内の第２の絶
縁膜５を除去することにより、半導体領域Ｂの上部の頭
出しを行う。ここで、ベースコンタクトを開口するため
のフォトレジスト６は、絶縁トレンチ４で囲まれた四辺
形の半導体領域の端部４辺のうち、３辺が開口部の０．
３μｍ程度内側に入っているように形成する（図１の符
号７で示した部分）。
【００３５】このフォトレジスト６をマスクとした酸化
膜５のウェットエッチングは、ベースコンタクト開口部
端の酸化膜５に傾斜をつけて、この後の表面段差を緩や
かにすることを目的としており、酸化膜５の膜厚の半分
以上がエッチングされれば十分である。この後、異方性
のドライエッチングで残りの酸化膜５を除去して、ベー
スコンタクト７を開口する。この時オーバエッチングを
行うことにより、図４に示すように半導体領域Ａの端部
を露出させると同時に、絶縁トレンチの内側に深さ０．
２μｍ程度の絶縁膜の溝を形成する。これにより、トラ
ンジスタ領域Ｂの上面Ｂ２及び上部外側面Ｂ１を露出さ
せる。 さらに、第１の絶縁膜４ａのうち、開口と半導
体領域Ｂの周辺部との間に形成された間隙中に埋められ
ている絶縁膜４ａを、一定の厚さ除去することにより、
半導体領域Ｂと絶縁膜４ａとの接触面付近において溝３
１を形成する。
膜５のウェットエッチングは、ベースコンタクト開口部
端の酸化膜５に傾斜をつけて、この後の表面段差を緩や
かにすることを目的としており、酸化膜５の膜厚の半分
以上がエッチングされれば十分である。この後、異方性
のドライエッチングで残りの酸化膜５を除去して、ベー
スコンタクト７を開口する。この時オーバエッチングを
行うことにより、図４に示すように半導体領域Ａの端部
を露出させると同時に、絶縁トレンチの内側に深さ０．
２μｍ程度の絶縁膜の溝を形成する。これにより、トラ
ンジスタ領域Ｂの上面Ｂ２及び上部外側面Ｂ１を露出さ
せる。 さらに、第１の絶縁膜４ａのうち、開口と半導
体領域Ｂの周辺部との間に形成された間隙中に埋められ
ている絶縁膜４ａを、一定の厚さ除去することにより、
半導体領域Ｂと絶縁膜４ａとの接触面付近において溝３
１を形成する。
【００３６】次に、図５に示すように、フォトレジスト
６を除去した後、高濃度ｐ型ポリシリコンのベース電極
９を全面に成長して、溝３１内を埋め込むと同時に、こ
のベース電極９を、ベース電極９を所望の形状に加工し
た後、全面を窒化膜１０で覆う。次に、図６に示すよう
に、エミッタを形成する領域を開口して、窒化膜１０及
びベース電極９を異方性のドライエッチングで除去した
後、真性ベース領域１２を不純物拡散により形成し、第
３の絶縁膜１４（図示せず）を堆積した後、異方性ドラ
イエッチングにより絶縁膜側壁１４ａを形成する。
６を除去した後、高濃度ｐ型ポリシリコンのベース電極
９を全面に成長して、溝３１内を埋め込むと同時に、こ
のベース電極９を、ベース電極９を所望の形状に加工し
た後、全面を窒化膜１０で覆う。次に、図６に示すよう
に、エミッタを形成する領域を開口して、窒化膜１０及
びベース電極９を異方性のドライエッチングで除去した
後、真性ベース領域１２を不純物拡散により形成し、第
３の絶縁膜１４（図示せず）を堆積した後、異方性ドラ
イエッチングにより絶縁膜側壁１４ａを形成する。
【００３７】ここで、ベース電極である第１の導電型ポ
リシリコン９と第１導電型を有する真性ベース１２を接
続する第１の導電型を有するグラフトベース層１３は、
第１の導電型ポリシリコン９を成長して以降の熱処理に
より、第１導電型ポリシリコン９内の第１導電型不純物
が、低濃度に不純物ドープされた第２の導電型を有する
半導体層３の中へ拡散していくことにより形成される。
最後に、図７に示すように、第２の導電型の不純物が高
濃度にドープされたポリシリコン１６によりエミッタ電
極が形成され、熱処理を行ってポリシリコン１６から第
２の導電型不純物を真性ベース１２内へ拡散させること
により、第２の導電型エミッタ層１５が形成される。
リシリコン９と第１導電型を有する真性ベース１２を接
続する第１の導電型を有するグラフトベース層１３は、
第１の導電型ポリシリコン９を成長して以降の熱処理に
より、第１導電型ポリシリコン９内の第１導電型不純物
が、低濃度に不純物ドープされた第２の導電型を有する
半導体層３の中へ拡散していくことにより形成される。
最後に、図７に示すように、第２の導電型の不純物が高
濃度にドープされたポリシリコン１６によりエミッタ電
極が形成され、熱処理を行ってポリシリコン１６から第
２の導電型不純物を真性ベース１２内へ拡散させること
により、第２の導電型エミッタ層１５が形成される。
【００３８】この半導体装置においては、絶縁トレンチ
に内に絶縁膜が埋設されているため、誘電率の高いポリ
シリコンを埋設した場合と比較して、対基板間の寄生容
量が低減され、トランジスタの高周波特性が向上する。
この効果はトランジスタサイズが小さくなるほど大き
く、例えば、絶縁トレンチ内のトランジスタ領域が、
２．９μｍ ｘ ２．４μｍの従来例１のトランジスタ
の場合、底面積はおよそ４０％、周囲長はおよそ２０％
低減され、コレクター基板間の容量がおよそ２５％程度
低減できる。
に内に絶縁膜が埋設されているため、誘電率の高いポリ
シリコンを埋設した場合と比較して、対基板間の寄生容
量が低減され、トランジスタの高周波特性が向上する。
この効果はトランジスタサイズが小さくなるほど大き
く、例えば、絶縁トレンチ内のトランジスタ領域が、
２．９μｍ ｘ ２．４μｍの従来例１のトランジスタ
の場合、底面積はおよそ４０％、周囲長はおよそ２０％
低減され、コレクター基板間の容量がおよそ２５％程度
低減できる。
【００３９】また、上記構造においては、絶縁トレンチ
領域に対し、ベースコンタクト形成領域が重なってお
り、その重なり領域の絶縁トレンチ領域内に溝を形成し
て、その中にベース電極の一部を埋め込むことで、ベー
ス電極接続領域のマージンを深さ方向に設けたため、ベ
ース電極形成時に「目合わせずれ」が発生しても、半導
体領域の上面と外側面とでベース電極とのコンタクトが
取れるため、ベースコンタクトが確実に形成できる。す
なわち、半導体表面での接続面積は減少しても、その減
少分を側面での接続で補っており、必要な接続面積を確
保することができる。
領域に対し、ベースコンタクト形成領域が重なってお
り、その重なり領域の絶縁トレンチ領域内に溝を形成し
て、その中にベース電極の一部を埋め込むことで、ベー
ス電極接続領域のマージンを深さ方向に設けたため、ベ
ース電極形成時に「目合わせずれ」が発生しても、半導
体領域の上面と外側面とでベース電極とのコンタクトが
取れるため、ベースコンタクトが確実に形成できる。す
なわち、半導体表面での接続面積は減少しても、その減
少分を側面での接続で補っており、必要な接続面積を確
保することができる。
【００４０】すなわち、ベースコンタクト開口時の「目
合わせずれ」は、絶縁トレンチ４内の溝に埋め込まれた
高濃度ｐ型ポリシリコン９の幅に変動を与えるが、深さ
はベースコンタクト開口時のオーバエッチ量で規定され
ているので、ベースコンタクト開口時の「目合わせず
れ」によってベース電極の接続面積は変動せず、安定し
たベース引き出しが可能となる。
合わせずれ」は、絶縁トレンチ４内の溝に埋め込まれた
高濃度ｐ型ポリシリコン９の幅に変動を与えるが、深さ
はベースコンタクト開口時のオーバエッチ量で規定され
ているので、ベースコンタクト開口時の「目合わせず
れ」によってベース電極の接続面積は変動せず、安定し
たベース引き出しが可能となる。
【００４１】次に、本発明の第２の実施の形態につい
て、図８乃至図１４を参照にして説明する。図８は第２
の実施の形態として示した半導体装置１の平面図であ
り、図９は断面図である。この半導体装置が第１の実施
の形態に示した半導体装置と異なる点は、トランジスタ
領域Ｂの外側面Ｂ１と、ベース電極９との間に、側壁用
絶縁膜８が挟まれている点である。
て、図８乃至図１４を参照にして説明する。図８は第２
の実施の形態として示した半導体装置１の平面図であ
り、図９は断面図である。この半導体装置が第１の実施
の形態に示した半導体装置と異なる点は、トランジスタ
領域Ｂの外側面Ｂ１と、ベース電極９との間に、側壁用
絶縁膜８が挟まれている点である。
【００４２】上記半導体装置の製造工程について、図１
０乃至図１４を用いて説明する。第１の実施の形態にお
ける工程と同様にして、ベースコンタクト７を開口した
後、フォトレジストを除去し、基板全面に熱酸化を行っ
て図１０に示すようにベースコンタクトないの半導体領
域を２０ｎｍから１００ｎｍ程度、スペーサ酸化膜８で
覆う。次に、図１１に示すように、ベース電極となる第
１の導電型ポリシリコン９を全面に成長して、所望の形
状に加工し、全面に窒化膜からなる絶縁膜１０で覆う。
次にエミッタを形成する領域の絶縁膜１０、高濃度のｐ
型ポリシリコン９を異方性エッチングした後、側壁用絶
縁膜（酸化膜）８を等方性エッチングで除去する。この
等方性エッチングは、第１の導電型ポリシリコン９の下
の酸化膜８を選択的にサイドエッチして絶縁トレンチ４
ないの半導体領域の端部側面が露出する程度まで行う。
０乃至図１４を用いて説明する。第１の実施の形態にお
ける工程と同様にして、ベースコンタクト７を開口した
後、フォトレジストを除去し、基板全面に熱酸化を行っ
て図１０に示すようにベースコンタクトないの半導体領
域を２０ｎｍから１００ｎｍ程度、スペーサ酸化膜８で
覆う。次に、図１１に示すように、ベース電極となる第
１の導電型ポリシリコン９を全面に成長して、所望の形
状に加工し、全面に窒化膜からなる絶縁膜１０で覆う。
次にエミッタを形成する領域の絶縁膜１０、高濃度のｐ
型ポリシリコン９を異方性エッチングした後、側壁用絶
縁膜（酸化膜）８を等方性エッチングで除去する。この
等方性エッチングは、第１の導電型ポリシリコン９の下
の酸化膜８を選択的にサイドエッチして絶縁トレンチ４
ないの半導体領域の端部側面が露出する程度まで行う。
【００４３】この後、ポリシリコン１１を基板全面に成
長すると、図１２に示すように、第１導電型ポリシリコ
ン９の下の酸化膜８がサイドエッチされた部分すなわち
サイドエッチ部５１に、ポリシリコン１１が埋め込まれ
る。その後、ポリシリコン１１を等方性エッチングでエ
ッチバックすると、第１の導電型ポリシリコン９の下の
酸化膜８がサイドエッチ部５１にのみポリシリコン１１
を残すことができる。
長すると、図１２に示すように、第１導電型ポリシリコ
ン９の下の酸化膜８がサイドエッチされた部分すなわち
サイドエッチ部５１に、ポリシリコン１１が埋め込まれ
る。その後、ポリシリコン１１を等方性エッチングでエ
ッチバックすると、第１の導電型ポリシリコン９の下の
酸化膜８がサイドエッチ部５１にのみポリシリコン１１
を残すことができる。
【００４４】次に、図１３に示すように、第１の導電型
真性ベース１２を形成し、絶縁膜側壁１４を形成してベ
ース電極となる第１の導電性ポリシリコン９を絶縁す
る。第１の導電型グラフトベース層１３は、ベース電極
となる第１の導電型ポリシリコン９がポリシリコン１１
を介して半導体領域へ接続されて以降の熱処理により、
第１の導電型ポリシリコン９内の第１の導電型不純物が
ポリシリコン１１を介して半導体領域へ拡散することに
より形成される。
真性ベース１２を形成し、絶縁膜側壁１４を形成してベ
ース電極となる第１の導電性ポリシリコン９を絶縁す
る。第１の導電型グラフトベース層１３は、ベース電極
となる第１の導電型ポリシリコン９がポリシリコン１１
を介して半導体領域へ接続されて以降の熱処理により、
第１の導電型ポリシリコン９内の第１の導電型不純物が
ポリシリコン１１を介して半導体領域へ拡散することに
より形成される。
【００４５】最後に、図１４に示すように、第２の導電
型不純物が高濃度にドープされたポリシリコン（エミッ
タ電極）１６により、エミッタ電極を形成し、熱処理を
行ってポリシリコン１６から第２の導電型不純物を半導
体領域内へと拡散させることにより、第２の導電型エミ
ッタ層１５を形成する。この半導体装置においては、前
記外側面と前記ベース電極との間に、側壁用絶縁膜が挟
まれているため、外側面とベース電極とが接触すること
がない。
型不純物が高濃度にドープされたポリシリコン（エミッ
タ電極）１６により、エミッタ電極を形成し、熱処理を
行ってポリシリコン１６から第２の導電型不純物を半導
体領域内へと拡散させることにより、第２の導電型エミ
ッタ層１５を形成する。この半導体装置においては、前
記外側面と前記ベース電極との間に、側壁用絶縁膜が挟
まれているため、外側面とベース電極とが接触すること
がない。
【００４６】図９は、図１２の工程においてエミッタ開
口部が紙面に向かって左方向に目合わせずれを起こした
と仮定した場合の、図１４の工程における半導体チップ
の裁て断面図である。ここで、エミッタ開口時の「目合
わせずれ」は、エミッタ開口位置と絶縁トレンチ４の距
離に変動を与える。本発明のバイポーラトランジスタの
ベース電極の接続は、ポリシリコン１１とトランジスタ
領域Ｂとの接続幅は、エミッタ領域の開口位置からのス
ペーサ酸化膜８のサイドエッチ量により規定される。そ
してこのスペーサ酸化膜８は、絶縁トレンチ４内の溝３
１の側面にも形成されている。このスペーサ酸化膜８の
サイドエッチが絶縁トレンチ４の平面領域まで達する
と、絶縁トレンチ４内の溝に埋め込まれた高濃度ｐ型ポ
リシリコン９に沿って深さ方向に進行し、エミッタ開口
位置と絶縁トレンチ４の平面領域での距離の偏りによっ
てスペーサ酸化膜８のサイドエッチ量は制限されない。
口部が紙面に向かって左方向に目合わせずれを起こした
と仮定した場合の、図１４の工程における半導体チップ
の裁て断面図である。ここで、エミッタ開口時の「目合
わせずれ」は、エミッタ開口位置と絶縁トレンチ４の距
離に変動を与える。本発明のバイポーラトランジスタの
ベース電極の接続は、ポリシリコン１１とトランジスタ
領域Ｂとの接続幅は、エミッタ領域の開口位置からのス
ペーサ酸化膜８のサイドエッチ量により規定される。そ
してこのスペーサ酸化膜８は、絶縁トレンチ４内の溝３
１の側面にも形成されている。このスペーサ酸化膜８の
サイドエッチが絶縁トレンチ４の平面領域まで達する
と、絶縁トレンチ４内の溝に埋め込まれた高濃度ｐ型ポ
リシリコン９に沿って深さ方向に進行し、エミッタ開口
位置と絶縁トレンチ４の平面領域での距離の偏りによっ
てスペーサ酸化膜８のサイドエッチ量は制限されない。
【００４７】従って図９の例では、ポリシリコン１１が
紙面に向かって左側は側面と上面の両面において、右側
は上面のみでトランジスタ領域Ｂと接続されているが、
上面領域と側面領域の総和で決まるベース電極の接続幅
は、平面領域での「目合わせずれ」には依存せず、左右
共に必要な接続幅を確保することができる。以上のよう
にして形成されたバイポーラトランジスタＡは、エミッ
タ開口領域に対し自己整合的にベース電極接続幅を規定
することができるため、ベースコンタクト開口時の「目
合わせずれ」によってこのベース電極の接続面積の偏り
は生じない。また、ベース電極の接続幅が酸化膜８のサ
イドエッチ量で自己整合的に規定され、微妙な制御が可
能になるため、必ずしも第１の実施の形態のように、半
導体領域表面と側面の両面でコンタクトをとる必要がな
くなる。
紙面に向かって左側は側面と上面の両面において、右側
は上面のみでトランジスタ領域Ｂと接続されているが、
上面領域と側面領域の総和で決まるベース電極の接続幅
は、平面領域での「目合わせずれ」には依存せず、左右
共に必要な接続幅を確保することができる。以上のよう
にして形成されたバイポーラトランジスタＡは、エミッ
タ開口領域に対し自己整合的にベース電極接続幅を規定
することができるため、ベースコンタクト開口時の「目
合わせずれ」によってこのベース電極の接続面積の偏り
は生じない。また、ベース電極の接続幅が酸化膜８のサ
イドエッチ量で自己整合的に規定され、微妙な制御が可
能になるため、必ずしも第１の実施の形態のように、半
導体領域表面と側面の両面でコンタクトをとる必要がな
くなる。
【００４８】すなわち、第１の実施の形態においては、
ベースコンタクト開口時の「目合わせずれ」によってベ
ース電極の接続面積は変動しないが、エミッタ開口時に
「目合わせずれ」が発生すると、その「目合わせずれ」
の方向にベース電極の接続面積が偏ってしまう。これに
対して本実施の形態においては、絶縁トレンチ４内に形
成された溝３１内に、ベース電極９の一部を埋め込み、
半導体領域側面までスペーサ酸化膜８を形成しておくこ
とにより、エミッタ開口時の「目合わせずれ」に対して
発生するベース電極接続面積の偏りが防止できる。
ベースコンタクト開口時の「目合わせずれ」によってベ
ース電極の接続面積は変動しないが、エミッタ開口時に
「目合わせずれ」が発生すると、その「目合わせずれ」
の方向にベース電極の接続面積が偏ってしまう。これに
対して本実施の形態においては、絶縁トレンチ４内に形
成された溝３１内に、ベース電極９の一部を埋め込み、
半導体領域側面までスペーサ酸化膜８を形成しておくこ
とにより、エミッタ開口時の「目合わせずれ」に対して
発生するベース電極接続面積の偏りが防止できる。
【００４９】次に、本発明の第３及び第４の実施の形態
について図１５を用いて説明する。上述した第１及び第
２の実施の形態においては、素子間分離を絶縁トレンチ
４により行っていたが、第３及び第４の実施の形態にお
いては、第１及び第２の実施の形態に対応している。但
し、図１５に示すように、素子間分離領域が全て絶縁膜
２０で囲まれており、トランンジスタ領域Ａ以外の領
域、すなわち、いわゆるフィールド領域が、全て絶縁膜
２０で埋め込まれて平坦化されているいる点だけが異な
っている。
について図１５を用いて説明する。上述した第１及び第
２の実施の形態においては、素子間分離を絶縁トレンチ
４により行っていたが、第３及び第４の実施の形態にお
いては、第１及び第２の実施の形態に対応している。但
し、図１５に示すように、素子間分離領域が全て絶縁膜
２０で囲まれており、トランンジスタ領域Ａ以外の領
域、すなわち、いわゆるフィールド領域が、全て絶縁膜
２０で埋め込まれて平坦化されているいる点だけが異な
っている。
【００５０】このような絶縁分離は、トランジスタを形
成するトランジスタ領域Ｂ以外の低濃度ｎ型半導体層
３、高濃度ｎ型半導体層２、及びｐ型半導体基板１の表
面部分を選択的にエッチング除去してトランジスタ領域
を島状に残した後、その周辺に絶縁膜２０を埋設するこ
とで形成される。この島状の凸部の段差は通常３〜５μ
ｍ程度に形成され、このような大きい段
成するトランジスタ領域Ｂ以外の低濃度ｎ型半導体層
３、高濃度ｎ型半導体層２、及びｐ型半導体基板１の表
面部分を選択的にエッチング除去してトランジスタ領域
を島状に残した後、その周辺に絶縁膜２０を埋設するこ
とで形成される。この島状の凸部の段差は通常３〜５μ
ｍ程度に形成され、このような大きい段
【００５１】差を平坦に埋設する絶縁物としても、前述
の高温でリフロー性を示すＢＰＳＧ等が有効である。す
なわち、減圧ＣＶＤにより成長させて凹部を埋め込んだ
後、凸部に成長した絶縁膜により形成された急峻な段差
をリフローでなめらかにして、段差を緩くする。その
後、機械適に研磨して完全に平坦化すればよい。尚、実
際の工程においては、図示はしないが絶縁トレンチ４と
同等に半導体側面を熱酸化膜や窒化膜等で覆って、ＢＰ
ＳＧが直接半導体に触れないようにする必要がある。
の高温でリフロー性を示すＢＰＳＧ等が有効である。す
なわち、減圧ＣＶＤにより成長させて凹部を埋め込んだ
後、凸部に成長した絶縁膜により形成された急峻な段差
をリフローでなめらかにして、段差を緩くする。その
後、機械適に研磨して完全に平坦化すればよい。尚、実
際の工程においては、図示はしないが絶縁トレンチ４と
同等に半導体側面を熱酸化膜や窒化膜等で覆って、ＢＰ
ＳＧが直接半導体に触れないようにする必要がある。
【００５２】このような絶縁構造においても、絶縁膜と
トランジスタ領域との接合面（境界面）がバーズピーク
等の無い、ほぼ垂直な面で接していれば適用可能であ
る。すなわち、素子間分離領域は必ずしもＣＶＤによる
絶縁膜で埋設可能な分離幅のトレンチ溝である必要はな
く、素子形成領域の半導体領域を凸状に残して、素子形
成領域以外の領域に絶縁膜を成長して分離することが可
能である。
トランジスタ領域との接合面（境界面）がバーズピーク
等の無い、ほぼ垂直な面で接していれば適用可能であ
る。すなわち、素子間分離領域は必ずしもＣＶＤによる
絶縁膜で埋設可能な分離幅のトレンチ溝である必要はな
く、素子形成領域の半導体領域を凸状に残して、素子形
成領域以外の領域に絶縁膜を成長して分離することが可
能である。
【００５３】このような絶縁構造を有する半導体装置に
おいても、第１の実施の形態或いは第２の実施の形態に
おける半導体装置の場合と同様な作用効果を示すと共
に、トランジスタ周辺領域の誘電率を下げることができ
るので、トランジスタの対基板容量が更に低減できる。
また、トランジスタの相互配線を配置する領域の対基板
間の絶縁膜が厚くなるので、相互配線の対基板容量の低
減が可能となる。従って、高周波特性の優れた半導体装
置の実現が可能となる。
おいても、第１の実施の形態或いは第２の実施の形態に
おける半導体装置の場合と同様な作用効果を示すと共
に、トランジスタ周辺領域の誘電率を下げることができ
るので、トランジスタの対基板容量が更に低減できる。
また、トランジスタの相互配線を配置する領域の対基板
間の絶縁膜が厚くなるので、相互配線の対基板容量の低
減が可能となる。従って、高周波特性の優れた半導体装
置の実現が可能となる。
【００５４】
【発明の効果】本発明の半導体装置及び半導体装置の製
造方法においては、トランジスタの寄生容量が小さくな
り、トランジスタの高周波特性が向上するという効果が
ある。
造方法においては、トランジスタの寄生容量が小さくな
り、トランジスタの高周波特性が向上するという効果が
ある。
【００５５】その理由は、誘電率の低い絶縁膜で形成さ
れた絶縁分離領域をベース電極の接続領域に接して形成
することにより、トランジスタの有効面積を減少させる
マージン領域が必要なくなるからである。すなわち、ト
ランジスタ面積の縮小とトランジスタ周辺を低誘電率の
絶縁膜で囲むことにより、コレクター基板間容量が小さ
くなり、ベース電極下のマージン領域が絶縁領域になる
ことにより、ベースコレクタ間容量が小さくなる。
れた絶縁分離領域をベース電極の接続領域に接して形成
することにより、トランジスタの有効面積を減少させる
マージン領域が必要なくなるからである。すなわち、ト
ランジスタ面積の縮小とトランジスタ周辺を低誘電率の
絶縁膜で囲むことにより、コレクター基板間容量が小さ
くなり、ベース電極下のマージン領域が絶縁領域になる
ことにより、ベースコレクタ間容量が小さくなる。
【００５６】第２の効果は、トランジスタの有効面積を
減少させる「目合わせずれ」に対するマージン領域を平
面領域のみに形成することなく、確実に、かつ安定して
ベース電極をトランジスタ領域に接続することができ
る。
減少させる「目合わせずれ」に対するマージン領域を平
面領域のみに形成することなく、確実に、かつ安定して
ベース電極をトランジスタ領域に接続することができ
る。
【００５７】その理由は、絶縁分離領域に対し、ベース
コンタクトの開口領域が重なっており、その重なり領域
の絶縁分離領域内に開口時のオーバエッチで浅い溝を形
成し、この溝内にベース電極の一部を埋め込んで、半導
体領域表面だけでなく、側面においてもベース電極の接
続を行えるようにしたためである。
コンタクトの開口領域が重なっており、その重なり領域
の絶縁分離領域内に開口時のオーバエッチで浅い溝を形
成し、この溝内にベース電極の一部を埋め込んで、半導
体領域表面だけでなく、側面においてもベース電極の接
続を行えるようにしたためである。
【００５８】以下に請求項ごとの特有の効果について述
べる。すなわち、請求項１記載の半導体装置において
は、ベース電極が絶縁分離領域内に形成された上記溝中
に埋め込まれるように形成されているため、ベース電極
の接続が確実に形成できるとともに、「目合わせずれ」
に対するマージンが大きくなる。
べる。すなわち、請求項１記載の半導体装置において
は、ベース電極が絶縁分離領域内に形成された上記溝中
に埋め込まれるように形成されているため、ベース電極
の接続が確実に形成できるとともに、「目合わせずれ」
に対するマージンが大きくなる。
【００５９】請求項２記載の半導体装置においては、ベ
ース電強がトレンチ溝内に形成された溝中に埋め込まれ
るようにして形成されているため、ベース電極の接続が
確実に形成できるとともに、「目合わせずれ」に対する
マージンが大きくなる。
ース電強がトレンチ溝内に形成された溝中に埋め込まれ
るようにして形成されているため、ベース電極の接続が
確実に形成できるとともに、「目合わせずれ」に対する
マージンが大きくなる。
【００６０】請求項３記載の半導体装置の製造方法にお
いては、上記請求項１記載の半導体装置が容易に製造可
能となる。請求項４記載の半導体装置の製造方法におい
ては、請求項２記載の半導体装置が容易に製造可能とな
る。
いては、上記請求項１記載の半導体装置が容易に製造可
能となる。請求項４記載の半導体装置の製造方法におい
ては、請求項２記載の半導体装置が容易に製造可能とな
る。
【００６１】請求項５記載の半導体装置においては、外
側面が絶縁膜の側壁により覆われているため、ベース電
極形成時の「目合わせずれ」が生じても、ベース電極の
接続幅は、酸化膜のサイドエッチ量により自己整合的に
決定されるため、コンタクトの形成が容易になる。
側面が絶縁膜の側壁により覆われているため、ベース電
極形成時の「目合わせずれ」が生じても、ベース電極の
接続幅は、酸化膜のサイドエッチ量により自己整合的に
決定されるため、コンタクトの形成が容易になる。
【００６２】請求項６記載の半導体装置の製造方法にお
いては、請求項５記載の半導体装置（絶縁膜を埋め込む
ことにより素子分離をした構造）の製造が容易になる。
請求項７記載の半導体装置の製造方法においては、請求
項５記載の半導体装置（トレンチ溝の形成により素子間
分離を行った構造）の製造が容易になる。
いては、請求項５記載の半導体装置（絶縁膜を埋め込む
ことにより素子分離をした構造）の製造が容易になる。
請求項７記載の半導体装置の製造方法においては、請求
項５記載の半導体装置（トレンチ溝の形成により素子間
分離を行った構造）の製造が容易になる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態を示す半導体装置
の平面図である。
の平面図である。
【図２】 本発明の第１の実施の形態を示す半導体装置
の断面図であり、図１のＸ−Ｘ線視断面図である。
の断面図であり、図１のＸ−Ｘ線視断面図である。
【図３】 本発明の第１の実施の形態の半導体装置の製
造工程を示す半導体装置の断面図である。
造工程を示す半導体装置の断面図である。
【図４】 本発明の第１の実施の形態の半導体装置の製
造工程を示す半導体装置の断面図である。
造工程を示す半導体装置の断面図である。
【図５】 本発明の第１の実施の形態の半導体装置の製
造工程を示す半導体装置の断面図である。
造工程を示す半導体装置の断面図である。
【図６】 本発明の第１の実施の形態の半導体装置の製
造工程を示す半導体装置の断面図である。
造工程を示す半導体装置の断面図である。
【図７】 本発明の第１の実施の形態の半導体装置の製
造工程を示す半導体装置の断面図である。
造工程を示す半導体装置の断面図である。
【図８】 本発明の第２の実施の形態を示す半導体装置
の平面図である。
の平面図である。
【図９】 本発明の第２の実施の形態を示す半導体装置
の断面図であり、図８のＹ−Ｙ線視断面図である。
の断面図であり、図８のＹ−Ｙ線視断面図である。
【図１０】 本発明の第２の実施の形態の半導体装置の
製造工程を示す半導体装置の断面図である。
製造工程を示す半導体装置の断面図である。
【図１１】 本発明の第２の実施の形態の半導体装置の
製造工程を示す半導体装置の断面図である。
製造工程を示す半導体装置の断面図である。
【図１２】 本発明の第２の実施の形態の半導体装置の
製造工程を示す半導体装置の断面図である。
製造工程を示す半導体装置の断面図である。
【図１３】 本発明の第２の実施の形態の半導体装置の
製造工程を示す半導体装置の断面図である。
製造工程を示す半導体装置の断面図である。
【図１４】 本発明の第２の実施の形態の半導体装置の
製造工程を示す半導体装置の断面図である。
製造工程を示す半導体装置の断面図である。
【図１５】 本発明の第３の実施の形態を示す半導体装
置の断面図である。
置の断面図である。
【図１６】 第１の従来例を示す半導体装置の平面図で
ある。
ある。
【図１７】 第１の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図１８】 第１の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図１９】 第１の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２０】 第１の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２１】 第１の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２２】 第２の従来例を示す半導体装置の平面図で
ある。
ある。
【図２３】 第２の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２４】 第２の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２５】 第２の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２６】 第２の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２７】 第２の従来例の半導体装置の製造工程を示
す半導体装置の断面図である。
す半導体装置の断面図である。
【図２８】 第３の従来例を示す半導体装置の平面図で
ある。
ある。
【図２９】 第３の従来例の半導体装置の断面図であ
る。
る。
Ａ…バイポーラトランジスタ Ｂ…トランジスタ領域 Ｂ１…外側面 Ｂ２…上面 Ｂ３…周辺部 １…半導体基板 ２…高濃度のｎ型半導体層 ３…低濃度のｎ型半導体層 ４…絶縁トレンチ ４ａ…絶縁膜 ５…酸化膜（第２の絶縁膜） ６…フォトレジスト ７…ベースコンタクト領域 ８…スペーサ酸化膜（側壁用絶縁膜） ９…高濃度ポリシリコン（ベース電極） １０…窒化膜 １１…ポリシリコン １２…ベース層 １３…グラフトベース層 １４…第３の絶縁膜 １４ａ…絶縁膜側壁 １５…高濃度ｎ型半導体層（エミッタ層） １８…ベース引き出し部 １９…コレクタ引き出し部 ２０…絶縁膜 ３１…溝 ３３…コーナー部 ５１…サイドエッチ部
Claims (7)
- 【請求項１】 半導体基板上に、上面視略矩形で凸状の
トランジスタ領域が形成され、 該トランジスタ領域内には、バイポーラトランジスタが
形成されてなり、 該トランジスタ領域の外側面を囲むように、絶縁膜で形
成された絶縁分離領域が形成されている半導体装置であ
って、 前記トランジスタ領域の上面の周辺部には、該上面に形
成されたエミッタ領域の周囲を囲むようにして、ベース
領域が形成されてなる半導体装置において、 前記絶縁分離領域内の、前記トランジスタ領域の外側面
と接する接触面の周辺には溝が形成され、 前記バイポーラトランジスタのベース電極は、 前記トランジスタ領域の、前記上面と前記外側面上部の
上部外側面とで形成されたコーナー部近傍において、前
記溝中に埋設されると共に、少なくとも前記上面または
上部外側面に接触していることを特徴とする半導体装
置。 - 【請求項２】 半導体基板上に、上面視略矩形で凸状の
トランジスタ領域が形成され、 該トランジスタ領域内には、バイポーラトランジスタが
形成されてなり、 該トランジスタ領域の外側面を囲むように、絶縁膜が埋
設されたトレンチ分離溝が絶縁分離領域として形成され
ている半導体装置であって、 前記トランジスタ領域の上面の周辺部には、該上面に形
成されたエミッタ領域の周囲を囲むようにベース領域が
形成されてなる半導体装置において、 前記トレンチ分離溝の、前記トランジスタ領域の外側面
と接する接触面の周辺には、溝が形成され、 前記バイポーラトランジスタのベース電極は、 前記トランジスタ領域の、前記上面と前記外側面上部の
上部外側面とで形成されたコーナー部近傍において、前
記溝中に埋設されると共に、少なくとも前記上面または
上部外側面に接触していることを特徴とする半導体装
置。 - 【請求項３】 半導体基板上に、上面視略矩形で凸状の
バイポーラトランジスタ用のトランジスタ領域を形成す
る工程と、 該半導体基板の表面がほぼ平坦になるように、前記半導
体領域を除く前記半導体基板上の領域に絶縁膜を埋設す
る工程と、 前記トランジスタ領域よりも大きい開口を形成し、 該開口内の前記絶縁膜を除去することにより、前記半導
体領域の上部の頭出しを行い、上面及び上部外側面を露
出させると共に、 前記絶縁膜のうち、前記開口と前記半導体領域の周辺部
との間に形成された間隙中に埋められている前記絶縁膜
を、一定の厚さ除去することにより、前記半導体領域と
前記絶縁膜との接触面付近において溝を形成する工程
と、 前記溝内をベース電極により埋め込むと同時に、該ベー
ス電極を、少なくとも前記上面または前記上部外側面の
いずれかに接続するように堆積させる工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項４】 半導体基板上に、上面視略矩形で凸状の
バイポーラトランジスタ用のトランジスタ領域を囲むよ
うにトレンチ溝を形成する工程と、 該半導体基板の表面がほぼ平坦になるように、前記トレ
ンチ溝を中を絶縁膜により埋設する工程と、 前記トランジスタ領域よりも大きい、前記トレンチ溝の
外側よりも小さい開口を形成し、 該開口内の前記絶縁膜を除去することにより、前記半導
体領域の上部の頭出しを行い、上面及び上部外側面を露
出させると共に、 前記絶縁膜のうち、前記開口と前記半導体領域の周辺部
との間に形成された間隙中に埋められている前記絶縁膜
を、一定の厚さ除去することにより、前記半導体領域と
前記絶縁膜との接触面付近において溝を形成する工程
と、 前記溝内をベース電極により埋め込むと同時に、該ベー
ス電極を、少なくとも前記上面または前記上部外側面の
いずれかに接続するように堆積させる工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項５】 請求項１または２記載の半導体装置にお
いて、 前記トランジスタ領域の前記外側面と、前記ベース電極
との間に、側壁用絶縁膜が挟まれていることを特徴とす
る半導体装置。 - 【請求項６】 半導体基板上に、上面視略矩形で凸状の
バイポーラトランジスタ用のトランジスタ領域を形成す
る工程と、 該半導体基板の表面がほぼ平坦になるように、前記半導
体領域を除く前記半導体基板上の領域に絶縁膜を埋設す
る工程と、 前記トランジスタ領域を含み、該トランジスタ領域より
も大きい開口を形成し、 該開口内の前記絶縁膜を除去することにより、前記半導
体領域の上部の頭出しを行い、上面及び上部外側面を露
出させると共に、 前記絶縁膜のうち、前記開口と前記半導体領域の周辺部
との間隙に埋められている絶縁膜を、一定の厚さ除去す
ることにより、前記半導体領域と前記絶縁膜との接触面
付近において溝を形成する工程と、 前記半導体領域の上面及び上部外側面を選択的に酸化膜
を形成する工程と、 前記溝内を埋め込むようにベース電極を形成する工程
と、 該ベース電極面内のエミッタ領域を形成するための第２
の開口を形成する工程と、 前記半導体領域の前記上面及び上部外側面に堆積した、
前記酸化膜を、等方性エッチングにより除去することに
より、前記ベース電極と前記半導体領域との間の第２の
間隙を形成する工程と、 前記第２の間隙内にポリシリコンを埋め込んで前記ベー
ス電極と前記半導体領域とを接続する工程と、を含むこ
とを特徴とする半導体装置の製造方法。 - 【請求項７】 半導体基板上に、上面視略矩形で凸状の
バイポーラトランジスタ用のトランジスタ領域を囲むよ
うにトレンチ溝を形成する工程と、 該半導体基板の表面がほぼ平坦になるように、前記トレ
ンチ溝を中を絶縁膜により埋設する工程と、 前記トランジスタ領域を含み、該トランジスタ領域より
も大きい開口を形成し、 該開口内の前記絶縁膜を除去することにより、前記半導
体領域の上部の頭出しを行い、上面及び上部外側面を露
出させると共に、 前記絶縁膜のうち、前記開口と前記半導体領域の周辺部
との間隙に埋められている絶縁膜を、一定の厚さ除去す
ることにより、前記半導体領域と前記絶縁膜との接触面
付近において溝を形成する工程と、 前記半導体領域の上面及び上部外側面を選択的に酸化膜
を形成する工程と、 前記溝内を埋め込むようにベース電極を形成する工程
と、 該ベース電極面内のエミッタ領域を形成するための第２
の開口を形成する工程と、 前記半導体領域の前記上面及び上部外側面に堆積した、
前記酸化膜を、等方性エッチングにより除去することに
より、前記ベース電極と前記半導体領域との間の第２の
間隙を形成する工程と、 前記第２の間隙内にポリシリコンを埋め込んで、前記ベ
ース電極と前記半導体領域とを電気的に接続する工程
と、を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278321A JP2959491B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置及びその製造方法 |
| US09/045,794 US6329699B2 (en) | 1996-10-21 | 1998-03-23 | Bipolar transistor with trenched-groove isolation regions |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8278321A JP2959491B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置及びその製造方法 |
| US09/045,794 US6329699B2 (en) | 1996-10-21 | 1998-03-23 | Bipolar transistor with trenched-groove isolation regions |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10125694A true JPH10125694A (ja) | 1998-05-15 |
| JP2959491B2 JP2959491B2 (ja) | 1999-10-06 |
Family
ID=26552810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8278321A Expired - Lifetime JP2959491B2 (ja) | 1996-10-21 | 1996-10-21 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6329699B2 (ja) |
| JP (1) | JP2959491B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476452B2 (en) | 1999-03-01 | 2002-11-05 | Nec Corporation | Bipolar/BiCMOS semiconductor device |
| JP2010114292A (ja) * | 2008-11-07 | 2010-05-20 | Seiko Npc Corp | 縦型バイポーラトランジスタ及びその製造方法 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6211562B1 (en) * | 1999-02-24 | 2001-04-03 | Micron Technology, Inc. | Homojunction semiconductor devices with low barrier tunnel oxide contacts |
| US6399455B1 (en) * | 2001-06-15 | 2002-06-04 | National Semiconductor Corporation | Method of fabricating a bipolar transistor with ultra small polysilicon emitter |
| DE10327709A1 (de) * | 2003-06-21 | 2005-01-13 | Infineon Technologies Ag | Integrierte Schaltungsanordnung mit npn- und pnp-Bipolartransistoren sowie Herstellungsverfahren |
| US7067898B1 (en) * | 2004-05-25 | 2006-06-27 | Hrl Laboratories, Llc | Semiconductor device having a self-aligned base contact and narrow emitter |
| US7368764B1 (en) | 2005-04-18 | 2008-05-06 | Hrl Laboratories, Llc | Heterojunction bipolar transistor and method to make a heterojunction bipolar transistor |
| US10593771B2 (en) * | 2017-12-11 | 2020-03-17 | International Business Machines Corporation | Vertical fin-type bipolar junction transistor with self-aligned base contact |
| CN111969052A (zh) * | 2020-08-28 | 2020-11-20 | 电子科技大学 | 一种具有多沟槽的双极结型晶体管 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59215741A (ja) | 1983-05-24 | 1984-12-05 | Mitsubishi Electric Corp | 半導体集積回路装置の製造方法 |
| JPS6089969A (ja) | 1983-10-24 | 1985-05-20 | Nippon Telegr & Teleph Corp <Ntt> | 半導体装置及びその製造方法 |
| JPH0691098B2 (ja) * | 1985-04-08 | 1994-11-14 | 株式会社日立製作所 | 半導体装置 |
| JPS6372159A (ja) | 1986-09-16 | 1988-04-01 | Hitachi Ltd | 半導体集積回路装置 |
| JPS63258067A (ja) | 1987-04-15 | 1988-10-25 | Fujitsu Ltd | 半導体装置およびその製造方法 |
| JPS63266877A (ja) | 1987-04-24 | 1988-11-02 | Hitachi Ltd | 半導体集積回路 |
| JPS63302559A (ja) | 1987-06-02 | 1988-12-09 | Hitachi Ltd | バイポ−ラトランジスタ装置 |
| JPH01232738A (ja) | 1988-03-14 | 1989-09-18 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPH01251658A (ja) | 1988-03-31 | 1989-10-06 | Fujitsu Ltd | 半導体装置の製造方法 |
| JP2666384B2 (ja) | 1988-06-30 | 1997-10-22 | ソニー株式会社 | 半導体装置の製造方法 |
| US5128740A (en) | 1988-11-17 | 1992-07-07 | Hitachi, Ltd. | Semiconductor integrated circuit device with isolation grooves and protruding portions |
| JPH02137233A (ja) | 1988-11-17 | 1990-05-25 | Hitachi Ltd | 半導体集積回路装置の製造方法 |
| JPH03155638A (ja) | 1989-11-14 | 1991-07-03 | Hitachi Ltd | 半導体集積回路装置及びその製造方法 |
| JPH05235012A (ja) | 1992-02-24 | 1993-09-10 | Nec Corp | 半導体集積回路装置 |
| JPH06318602A (ja) | 1993-05-10 | 1994-11-15 | Toshiba Corp | 半導体装置及び半導体装置の製造方法 |
-
1996
- 1996-10-21 JP JP8278321A patent/JP2959491B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-23 US US09/045,794 patent/US6329699B2/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6476452B2 (en) | 1999-03-01 | 2002-11-05 | Nec Corporation | Bipolar/BiCMOS semiconductor device |
| JP2010114292A (ja) * | 2008-11-07 | 2010-05-20 | Seiko Npc Corp | 縦型バイポーラトランジスタ及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6329699B2 (en) | 2001-12-11 |
| US20010013635A1 (en) | 2001-08-16 |
| JP2959491B2 (ja) | 1999-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5365090A (en) | Hetero bipolar transistor and method of manufacturing the same | |
| JP3127101B2 (ja) | Ｓｏｉ電界効果トランジスタおよびその製造方法 | |
| US6191457B1 (en) | Integrated circuit structure having a bipolar transistor with a thick base oxide and a field effect transistor with a thin gate oxide | |
| JP2531355B2 (ja) | バイポ―ラトランジスタおよびその製造方法 | |
| JP2959491B2 (ja) | 半導体装置及びその製造方法 | |
| JP2002533924A (ja) | 半導体部材とその製造方法 | |
| JP2003303830A (ja) | 半導体装置及びその製造方法 | |
| JP2587444B2 (ja) | Ｃｍｏｓ技術を用いたバイポーラ・トランジスタとその製造方法 | |
| JP2000260952A (ja) | 半導体装置 | |
| US10825922B2 (en) | Semiconductor device and method of manufacturing a semiconductor device | |
| US5574306A (en) | Lateral bipolar transistor and FET | |
| JP2654607B2 (ja) | 半導体装置の製造方法 | |
| JPH07273330A (ja) | 半導体装置及びその製造方法 | |
| JP2809025B2 (ja) | バイポーラトランジスタ | |
| EP0724298B1 (en) | Semiconductor device with bipolar transistor and fabrication method thereof | |
| US20020048892A1 (en) | Bipolar transistor with trenched-groove isolation regions | |
| JP3207561B2 (ja) | 半導体集積回路およびその製造方法 | |
| JP3247106B2 (ja) | 集積回路の製法と集積回路構造 | |
| JPH07211908A (ja) | Ｍｏｓ−ｆｅｔ製造方法 | |
| JP3047871B2 (ja) | 半導体装置およびその製造方法 | |
| JP2633374B2 (ja) | 半導体装置およびその製造方法 | |
| JP2712889B2 (ja) | 半導体装置の製造方法 | |
| JP2536616B2 (ja) | 半導体装置 | |
| JPS6217860B2 (ja) | ||
| JPH07176605A (ja) | 半導体素子の分離領域およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990629 |