JPH05235012A

JPH05235012A - 半導体集積回路装置

Info

Publication number: JPH05235012A
Application number: JP7208892A
Authority: JP
Inventors: Shinya Nishio; 信哉西尾
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-02-24
Filing date: 1992-02-24
Publication date: 1993-09-10

Abstract

(57)【要約】【目的】二層多結晶シリコン自己整合型バイポーラト
ランジスタを用いた半導体集積回路装置において、該装
置で発生するトランジスタの結晶欠陥（転位）に起因す
る電源間電流リークを防止すること。【構成】上記の自己整合型バイポーラトランジスタに
おいて、エミッタ開口部201を分割し、その短辺Ｗと長
辺Ｌの比を１：８未満とすること。【効果】エミッタ開口部の短辺と長辺の比を１：８未
満とすることにより、結晶欠陥（転位）の発生を防止
し、構成要素であるトランジスタリークを防止すること
ができる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、二層多結晶シリコン自己整合型バイポーラ
トランジスタを用いた半導体集積回路装置に関する。

【０００２】

【従来の技術】近年のコンピュータなどの半導体集積回
路装置を多用する情報関連機器の高速化により、半導体
装置に対するより一層の高速化が求め続けられている。

【０００３】従来のバイポーラトランジスタでは、ホト
リソグラフィ技術を用い、半導体基板上に真性ベース領
域、外部ベース領域、エミッタ領域を重ね合わせて順次
形成していた。このため、トランジスタのサイズは、ホ
トリソグラフィ技術の解像度や位置合わせ精度によって
大きく制限されており、ベース抵抗の削減やベース−コ
レクタ間容量の削減に限界があり、大幅な高速化は実現
されなかった。

【０００４】そこで、真性ベース領域とベース電極間の
距離を大幅に縮小することによりベース抵抗を削減し、
また、ベース−コレクタ間容量の低減も同時に実現する
外部ベースとエミッタ拡散層の自己整合型バイポーラト
ランジスタが従来から提案されている（例えば、特公昭
55−27469号公報参照）。

【０００５】（従来の二層多結晶シリコン自己整合型バ
イポーラトランジスタの構造について）以下にこの自己
整合型バイポーラトランジスタの一つである二層多結晶
シリコン自己整合型バイポーラトランジスタの構造を図
４を用いて説明する。図４は、従来の二層多結晶シリコ
ン自己整合型バイポーラトランジスタの断面図であり、
アルミ配線は省略してある。

【０００６】従来のこの種自己整合型バイポーラトラン
ジスタは、図４に示すように、ｐ形シリコン基板２３上
にｎ型埋め込み層２２、ｎ形エピタキシャル層２４が形
成されている。このｎ形エピタキシャル層２４上に絶縁
膜403が設けられており、この絶縁膜403にコレクタ用と
エミッタ用の開口部がそれぞれ設けられている。

【０００７】コレクタ用開口部直下には、コレクタ高濃
度領域２８が設けられており、このコレクタ高濃度領域
２８を介してコレクタ引出し用電極である多結晶シリコ
ン膜２１とｎ形埋め込み層２２を接合している。また、
エミッタ用開口部には、外部ベース１７、真性ベース１
８、エミッタ２０及びベース引出し電極用多結晶シリコ
ン膜１２Ａ、絶縁膜２５、エミッタ引出し電極用多結晶
シリコン膜１９が自己整合的に形成されている。

【０００８】更に、個々のトランジスタを電気的に分離
するため、絶縁分離溝が設けられ、絶縁溝内には、絶縁
膜２６、多結晶シリコン２７が埋設されている。このよ
うに、一つの開口部に、外部ベース１７、真性ベース１
８、エミッタ２０を自己整合的に形成するため、極めて
小型化することができる。

【０００９】（二層多結晶シリコン自己整合型バイポー
ラトランジスタの従来の製造法について）次に、二層多
結晶シリコン自己整合型バイポーラトランジスタの従来
の製造法を図５、図６を用いて説明する。図５〜図６
は、該トランジスタの製造法（従来法）の一例を示す主
要工程における製造工程順断面図である。なお、簡単化
のため、コレクタの形成やアルミ配線は省略して図示し
た。

【００１０】まず、図５工程Ａに示すように、半導体基
板１上に厚さ数百ｎｍ（ナノメータ）の酸化シリコン膜
１１、ほう素などのｐ型不純物を添加した厚さ数百ｎｍ
の多結晶シリコン膜１２、厚さ数百ｎｍの窒化シリコン
膜１３を順次堆積し、トランジスタのエミッタを形成し
ようとする半導体基板１上の所望の位置にホトリソグラ
フィ技術を用い、幅１μｍ程度、長さ数μｍ程度のエミ
ッタ開口部１４を形成する。この時、酸化シリコン膜１
１を数百ｎｍだけサイドエッチする。

【００１１】次に、図５工程Ｂに示すように、半導体基
板１上に堆積した膜及びエミッタ開口部１４の側壁並び
に同底部を覆うように、不純物を添加していない厚さ数
百ｎｍの多結晶シリコン膜１５を堆積する。続いて、80
0℃〜1000℃の高温熱処理を行い、多結晶シリコン膜１
２中のｐ形不純物を多結晶シリコン膜１５の一部を介し
て半導体基板１中に導入し、外部ベース１７を形成す
る。

【００１２】次に、ウエットエッチング法などの等方性
エッチングを用い、図５工程Ｃに示すように、酸化シリ
コン膜１１をサイドエッチした部分（多結晶シリコン膜
１２のオーバハング部分）に多結晶シリコン１５Ａが残
るように多結晶シリコン膜１５をエッチングする。この
多結晶シリコン１５Ａと多結晶シリコン膜１２とによ
り、次工程Ｄに示すベース引出し電極用の多結晶シリコ
ン膜１２Ａを形成する。続いて、イオン注入法により、
ほう素等のｐ形不純物を真性ベース領域を形成しようと
する部分（開口部１４Ａの部分）の半導体基板１中に導
入し、真性ベース１８を形成する（図５工程Ｃ）。

【００１３】次に、上記工程Ｃに示す半導体基板１上の
堆積膜及び開口部１４Ａの側壁並びに同底部に、図６工
程Ｄに示すように、厚さ数百ｎｍの酸化シリコン膜１６
を堆積する。その後、リアクティブイオンエッチング法
などの異方性エッチングにより酸化シリコン膜１６をエ
ッチングし、図６工程Ｅに示すように、開口部１４Ｂの
側壁のみに酸化シリコン膜１６Ａが残るようにする。

【００１４】次に、上記工程Ｅに示す半導体基板１上に
堆積した膜上及び開口部１４Ｂの側壁並びに同底部に、
図６工程Ｆに示すように、ヒ素などのｎ形不純物を添加
した多結晶シリコン膜１９を堆積した後、800℃〜1000
℃の高温熱処理により、多結晶シリコン膜１９中のｎ形
不純物を半導体基板１中に導入し、エミッタ２０を形成
する。その後、多結晶シリコン膜１９をホトリソグラフ
ィ技術を用い、所望の形状に加工してエミッタ引出し用
電極を形成する。

【００１５】上記従来法では、エミッタ引出し電極用多
結晶シリコン（多結晶シリコン膜１９）とベース引出し
電極用多結晶シリコン（多結晶シリコン膜１２Ａ）の距
離は、わずかに酸化シリコン膜１６Ａの厚さ分だけであ
る。以上のようにして図４に示すような前記した二層多
結晶シリコン型バイポーラトランジスタが実現されてい
る。

【００１６】（従来のエミッタ開口部の形状）従来の半
導体集積回路装置は、回路上で必要な電流駆動能力を得
るために必要に応じた様々な大きさのエミッタ開口部を
持った二層多結晶シリコン自己整合型バイポーラトラン
ジスタを用いて構成されている。そして、大電流駆動用
として、大面積のトランジスタを得る場合、回路上のパ
ラメータの変動を最小にするため、エミッタ開口部の幅
（短辺）を一定とし、長さ（長辺）を変えることによ
り、トランジスタの大きさを制御するのが一般的であ
る。

【００１７】この従来のエミッタ開口部について、図７
を用いて説明する。図７は、前記した従来法によって製
造された二層多結晶シリコン自己整合型バイポーラトラ
ンジスタにおける従来のエミッタ開口部及びコレクタ開
口部の形状を示す上面図である。図７において、エミッ
タ開口部701の短辺をＷ、長辺をＬで表わしている。

【００１８】従来のエミッタ開口部701としては、短辺
Ｗを１μｍ程度で一定とし、長辺Ｌをこの短辺Ｗと同程
度からＷの十数倍程度の範囲で変化させている。そし
て、大電流駆動のため大面積のトランジスタを得る場
合、回路上のパラメータの変動を最小にするために、従
来のトランジスタでは、図７に示す短辺Ｗと長辺Ｌの比
が1：10のもの、ないし、1：10以上のものが存在する。
なお、図７中の702はコレクタ開口部、703は絶縁膜、70
4は絶縁分離溝である。

【００１９】

【発明が解決しようとする課題】本発明者等は、前記の
ような方法で得た二層多結晶シリコン自己整合型バイポ
ーラトランジスタを用いて製造した半導体集積回路装置
について、調査研究を重ねたところ、この半導体集積回
路装置において、電源間に電流リークが観測された。

【００２０】そして、本発明者等の調査研究の結果、電
源間電流リークの原因は、特定の形状をしたトランジス
タのコレクタ・エミッタリークによるものであり、その
エミッタ開口部701の短辺Ｗと長辺Ｌ（図７参照）の比
が大きいもので発生しやすいことが判明した。また、リ
ークが発生しているトランジスタを透過型電子顕微鏡に
より観察したところ、結晶欠陥（ここでは転位）が発生
していることが確認された。この事実から、結晶欠陥に
よってトランジスタにリークが発生するものであること
が判明した。

【００２１】この結晶欠陥の発生原因について調査研究
をしたところ、二層多結晶シリコン自己整合型バイポー
ラトランジスタの特徴である極めて隣接したベース引出
し電極用及びエミッタ引出し電極用の両多結晶シリコン
が、エミッタ領域を形成するための高温熱処理により、
再結晶化（又は半導体基板表面でのエピタキシャル化）
することによるストレスが原因であるということが判明
した。このように、従来の二層多結晶シリコン自己整合
型バイポーラトランジスタによって構成される集積回路
装置では、場合によってはコレクタ・エミッタリークが
発生するという問題点があった。

【００２２】そこで、本発明は、上記問題点を解消する
半導体集積回路装置を提供することを目的とする。詳細
には、本発明は、二層多結晶シリコン自己整合型バイポ
ーラトランジスタを用いた半導体集積回路装置におい
て、発生するトランジスタの結晶欠陥（転位）に起因す
る電源間電流リークを防止する半導体集積回路装置を提
供することを目的とする。

【００２３】

【課題を解決するための手段】そして、本発明は、エミ
ッタ開口部の短辺と長辺との比を１：８未満にすること
を特徴とし、これによって、上記目的を達成した半導体
集積回路装置を提供するものである。

【００２４】即ち、本発明は、「半導体集積回路装置を
構成する外部ベース拡散領域とエミッタ拡散領域が自己
整合で形成され、それぞれの拡散層領域が多結晶シリコ
ン膜によって引出された構造を有するバイポーラトラン
ジスタにおいて、エミッタ開口部の短辺と長辺との比が
１：８未満であることを特徴とする半導体集積回路装
置」を要旨とするものである。

【００２５】以下、本発明を図３に基づいて詳細に説明
する。図３は、エミッタ開口部の形状とリーク発生率と
の関係を示す図であり、リークが発生するトランジスタ
の形状を２つの半導体集積回路装置について定量的に評
価した図である。図３において、横軸のエミッタ開口部
形状として示すＬ／Ｗは、エミッタ開口部の長辺（長
さ）Ｌ／同短辺（幅）Ｗを表わす。

【００２６】この図３から明らかなように、エミッタ開
口部の短辺Ｗと長辺Ｌの比が１：８未満のトランジスタ
では、リークが発生していないことが理解できる。この
現象は、トランジスタの大きさ（エミッタ開口部の面
積）には関係なく、その形状（エミッタ開口部の短辺Ｗ
と長辺Ｌの比）により決定される。従って、エミッタ開
口部の短辺Ｗと長辺Ｌの比を１：８未満とすることによ
り、リークの発生（結晶欠陥の発生）を防止することが
できる。

【００２７】

【実施例】次に、本発明の実施例を挙げ、本発明をより
詳細に説明する。（第１実施例）第１実施例を図１に基づいて以下説明す
るが、この第１実施例において、二層多結晶シリコン自
己整合型バイポーラトランジスタの製造方法について
は、前記した従来法と変わらないので、ここでは省略す
る。

【００２８】図１は、本発明の第１実施例を示す図であ
って、半導体集積回路を構成する二層多結晶シリコン自
己整合型バイポーラトランジスタのエミッタ開口部及び
コレクタ開口部の形状の一例を示す上面図であり、101
はエミッタ開口部、102はコレクタ開口部、103は絶縁膜
、104は絶縁分離溝である。

【００２９】図７に基づいて説明した従来のこの種バイ
ポーラトランジスタとして、前記したとおり、エミッタ
開口部の短辺Ｗと長辺Ｌの比が1：10又は1：10以上のも
のが存在する。この第１実施例では、その短辺Ｗと長辺
Ｌの比が1：5となる２つのトランジスタに分割した構造
のものである。

【００３０】この２つのトランジスタを電極引出し用の
多結晶シリコン膜又はアルミ配線で並列に接続すること
により、電極駆動能力を低下させることなく、エミッタ
開口部の短辺Ｗと長辺Ｌの比を結晶欠陥（転位）が発生
しにくい1：8未満にすることができる。なお、この第１
実施例では、トランジスタを２つに分割したものを例示
したが、分割数は３つ以上でも構わない。また、エミッ
タ開口部の長辺Ｌを等分割せずに、例えば1：3、1：3、
1：4のように不等分割することもできる。

【００３１】（第２実施例）第２実施例を図２に基づい
て以下説明するが、この第２実施例においても、二層多
結晶シリコン自己整合型バイポーラトランジスタの製造
方法については、前記した従来法と変わらないので、こ
こでは省略する。

【００３２】図２は、本発明の第２実施例を示す図であ
って、半導体集積回路を構成する二層多結晶シリコン自
己整合型バイポーラトランジスタのエミッタ開口部及び
コレクタ開口部の形状の一例を示す上面図であり、201
はエミッタ開口部、202はコレクタ開口部、203は絶縁膜
、204は絶縁分離溝である。この第２実施例では、図２
に示すように、エミッタ開口部201のみを分割した構造
のものである。

【００３３】前記第１実施例では、絶縁分離溝104によ
ってトランジスタを２つの島領域に完全に分離するもの
であり、この構造によれば、トランジスタを形成する領
域が絶縁分離溝104の幅分だけ増加してしまうものであ
る。結晶欠陥（転位）の発生を防止するためには、前記
したとおり、エミッタ開口部の短辺と長辺の比だけが問
題となるので、必ずしもトランジスタ全体を分割する必
要はない。

【００３４】従って、図２のようにエミッタ開口部201
のみを分割した構造のものでも同様の効果が得られるこ
とになる。この第２実施例では、前記第１実施例に比べ
てトランジスタを形成する領域を小さくすることができ
るというメリットがある。

【００３５】なお、第１及び第２実施例において、「二
層多結晶シリコン自己整合型バイポーラトランジスタの
製造方法については、前記した従来法と変わらない」と
して省略したが、前記図５〜図６の工程Ａ〜Ｆからなる
製造例は、二層多結晶シリコン自己整合型バイポーラト
ランジスタの構造や製造方法の一例にすぎず、本発明の
対象とする半導体集積回路装置における二層多結晶シリ
コン自己整合型バイポーラトランジスタの製造法、構成
要素としての材料、構造は、前記工程Ａ〜Ｆからなる製
造例に限定されるものではない。

【００３６】また、本発明は、自己整合型バイポーラト
ランジスタのみによって構成される半導体集積回路装置
のみならず、ＭＯＳトランジスタとバイポーラトランジ
スタを同一基板上に形成するＢｉＣＭＯＳ型半導体集積
回路装置についても同様に適用することができ、これも
本発明に包含されるものである。要するに、本発明は、
ベース引出し電極用の多結晶シリコンとエミッタ引出し
電極用の多結晶シリコンとが極めて隣接する構造の全て
の二層多結晶シリコン自己整合型バイポーラトランジス
タに関するものであり、この種バイポーラトランジスタ
の技術的範囲を逸脱しない限り、その構造、製造法を含
めて種々変更することができ、これらは、すべて本発明
に包含されるものである。

【００３７】

【発明の効果】以上説明したように、本発明の半導体集
積回路装置では、回路を構成する二層多結晶シリコン自
己整合型バイポーラトランジスタのエミッタ開口部の短
辺と長辺の比を１：８未満とすることにより、結晶欠陥
（転位）の発生を防止し、構成要素であるトランジスタ
リークを防止することができる効果が生ずる。

【００３８】また、本発明によれば、回路全体における
電源間の電流リークの発生を抑制できるため、半導体集
積回路装置の歩留まりを向上させ得る効果が生ずる。な
お、歩留まり向上の程度は、回路の構成や種類により異
なるけれども、ある種の半導体集積回路装置では、約30
％の歩留まり向上が認められた。

【図面の簡単な説明】

【図１】本発明の第１実施例を示す図であって、半導体
集積回路に用いる二層多結晶シリコン自己整合型バイポ
ーラトランジスタのエミッタ開口部及びコレクタ開口部
の形状の一例を示す上面図。

【図２】本発明の第２実施例を示す図であって、半導体
集積回路に用いる二層多結晶シリコン自己整合型バイポ
ーラトランジスタのエミッタ開口部及びコレクタ開口部
の形状の一例を示す上面図。

【図３】エミッタ開口部の形状とリーク発生率との関係
を示す図。

【図４】従来の二層多結晶シリコン自己整合型バイポー
ラトランジスタの断面図。

【図５】半導体集積回路における二層多結晶シリコン自
己整合型バイポーラトランジスタの従来の製造法を示す
主要工程Ａ〜Ｃからなる製造工程順断面図。

【図６】図５に続く主要工程Ｄ〜Ｆからなる製造工程順
断面図。

【図７】半導体集積回路における二層多結晶シリコン自
己整合型バイポーラトランジスタの従来のエミッタ開口
部及びコレクタ開口部の形状を示す上面図。

【符号の説明】

１半導体基板１１酸化シリコン膜１２多結晶シリコン膜１２Ａ多結晶シリコン膜（ベース引出し電極）１３窒化シリコン膜１４エミッタ開口部１４Ａ開口部１４Ｂ開口部１５多結晶シリコン膜１５Ａ多結晶シリコン１６酸化シリコン膜１６Ａ酸化シリコン膜１７外部ベース１８真性ベース１９多結晶シリコン膜（エミッタ引出し電極）２０エミッタ２１多結晶シリコン膜（コレクタ取り出し電極）２２ｎ形埋め込み層２３ｐ形シリコン基板２４ｎ形エピタキシャル層２５絶縁膜２６絶縁膜２７多結晶シリコン２８コレクタ高濃度領域１０１エミッタ開口部１０２コレクタ開口部１０３絶縁膜１０４絶縁分離溝２０１エミッタ開口部２０２コレクタ開口部２０３絶縁膜２０４絶縁分離溝４０３絶縁膜７０１エミッタ開口部７０２コレクタ開口部７０３絶縁膜７０４絶縁分離溝

Claims

【特許請求の範囲】

【請求項１】半導体集積回路装置を構成する外部ベー
ス拡散領域とエミッタ拡散領域が自己整合で形成され、
それぞれの拡散層領域が多結晶シリコン膜によって引出
された構造を有するバイポーラトランジスタにおいて、
エミッタ開口部の短辺と長辺との比が１：８未満である
ことを特徴とする半導体集積回路装置。
【請求項２】前記構造を有するバイポーラトランジス
タにおいて、２以上のトランジスタに分割してなること
を特徴とする請求項１に記載の半導体集積回路装置。
【請求項３】前記構造を有するバイポーラトランジス
タにおいて、エミッタ開口部のみを分割してなることを
特徴とする請求項１に記載の半導体集積回路装置。