CN109872969A

CN109872969A - 半导体器件制造方法及半导体器件

Info

Publication number: CN109872969A
Application number: CN201711249358.8A
Authority: CN
Inventors: 高旭; 郑世远; 徐萍
Original assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp; Semiconductor Manufacturing International Beijing Corp
Priority date: 2017-12-01
Filing date: 2017-12-01
Publication date: 2019-06-11

Abstract

本发明公开了一种半导体器件制造方法及半导体器件。该方法在相邻MOS晶体管之间的沟槽底部预留间隔层，通过该间隔层改变沟槽底部的深宽比，不仅有效避免了在沟槽底部容易造成第二层多晶硅残余的问题，防止相邻两个MOS晶体管之间因沟槽底部有第二侧层多晶硅残余而导致半导体器件内部发生短路现象；而且采用本半导体器件制造方法也不会破坏第二层多晶硅的结构。与现有技术相比较，本半导体器件制造方法优化了工艺过程，增加了第二侧层多晶硅蚀刻的工艺窗口，提升了半导体器件的质量。

Description

半导体器件制造方法及半导体器件

技术领域

本发明涉及一种半导体器件制造方法，同时也涉及由该制造方法制作的半导体器件，属于半导体制造技术领域。

背景技术

随着集成电路的迅速发展，芯片的集成度越来越高，元器件的尺寸越来越小，因元器件的高密度、小尺寸引发的各种效应对半导体器件的制造工艺过程影响也日益突出，常需要针对小尺寸元器件进行新的工艺改进。

金属氧化物半导体晶体管(即MOS晶体管)是集成电路中一种重要的基本元器件，其主要由半导体衬底、第一层多晶硅、第二层多晶硅、第一层多晶硅的侧壁间隔层、源/漏掺杂区和隔离区组成。现有的MOS晶体管制造方法为：在衬底上制作每个MOS晶体管的源/漏掺杂区及相邻MOS晶体管之间的隔离区，然后制作第一层多晶硅后，制作第一层多晶硅的侧壁间隔层，最后制作第二层多晶硅。在制作第一层多晶硅、第一层多晶硅的侧壁间隔层及第二层多晶硅的过程中，需要先淀积第一层多晶硅、第一层多晶硅的侧壁间隔层及第二层多晶硅，然后采用蚀刻技术将淀积的第一层多晶硅、第一层多晶硅的侧壁间隔层及第二层多晶硅蚀刻出规定的图形，并将多余部分(包括第一层多晶硅、第一层多晶硅的侧壁间隔层及第二层多晶硅)进行清除。

采用上述半导体制造方法制造的MOS晶体管常常因相邻两个MOS晶体管之间的沟槽底部有第二层多晶硅残余，导致MOS晶体管通电后内部出现短路现象而烧毁元器件，使得制造的元器件的优良率较低。因此，需要对现有的半导体器件制造方法进行改进，进一步提高半导体器件的质量。

发明内容

本发明所要解决的首要技术问题在于提供一种半导体器件制造方法。

本发明所要解决的另一技术问题在于提供由该制造方法制作的半导体器件。

为了实现上述目的，本发明采用下述的技术方案：

根据本发明实施例的第一方面，提供一种半导体器件制造方法，包括如下步骤：

步骤S1：根据半导体器件中的每个MOS晶体管的类型，在衬底上制作对应于每个MOS晶体管的源极和漏极；

步骤S2：制作对应于每个MOS晶体管的第一层多晶硅，并在第一层多晶硅的两侧和相邻两个MOS晶体管之间所形成的沟槽底部制作间隔层；

步骤S3：制作对应于每个MOS晶体管的连接孔和第二层多晶硅；

步骤S4：相邻两个MOS晶体管之间形成有沟槽，蚀刻掉位于所述沟槽底部的间隔层外表面的第二多晶硅层，形成半导体器件。

其中较优地，步骤S1中，制作对应于每个MOS晶体管的源极和漏极的方法包括如下步骤：

步骤S101：根据半导体器件中的每个MOS晶体管的类型，在衬底上制作对应于每个MOS晶体管的有源区；并在相邻MOS晶体管有源区之间制作隔离区；

步骤S102：根据半导体器件中的每个MOS晶体管的类型，分别在每个MOS晶体管的有源区注入离子，形成每个MOS晶体管的源极和漏极。

其中较优地，步骤S101中，每个所述MOS晶体管的所述有源区及相邻两个所述MOS晶体管所述有源区之间的隔离区的制作方法包括如下步骤：

步骤S1010：采用化学气相淀积的方法在衬底的上表面淀积第一氧化层；

步骤S1011：在衬底上蚀刻出多个具有一定深度的沟槽；

步骤S1012：对蚀刻出的每个沟槽进行侧墙氧化，淀积出侧墙层；

步骤S1013：在蚀刻出的每个沟槽内淀积第二氧化层，并进行平坦化处理，形成每个MOS晶体管的有源区及相邻两个MOS晶体管有源区之间的隔离区。

其中较优地，步骤S2中，制作对应于每个MOS晶体管的第一层多晶硅的方法包括如下步骤：

步骤S201：在第一氧化层上表面及其周围区域上依次淀积初始多晶硅层和氮化硅层，并在氮化硅层表面涂布光刻胶后，蚀刻出多个规定的图形。

其中较优地，步骤S2中，间隔层的制作方法包括如下步骤：

步骤S202：在蚀刻出的每个第一层多晶硅和氮化硅层图形的两侧及正对隔离区的位置淀积初始间隔层，并在所述初始间隔层的表面涂布光刻胶后，蚀刻出规定的图形；

步骤S203：将除蚀刻出的第一层多晶硅和氮化硅层图形和间隔层图形以外的第一氧化层清除。

其中较优地，步骤S3中，制作对应于每个MOS晶体管的连接孔和第二层多晶硅的方法包括如下步骤：

步骤S301：在由蚀刻出的每个第一层多晶硅和氮化硅层图形和间隔层图形的上表面所围合的图形的表面涂布光刻胶，并蚀刻出连接孔，并清除多余的光刻胶；

步骤S302：在由蚀刻出的每个第一层多晶硅和氮化硅层图形的上表面和多个间隔层图形的上表面所围合的图形的表面淀积第二层多晶硅；

步骤S303：在第二层多晶硅表面涂布底部防反射涂层后淀积低温氧化层，并在低温氧化层表面涂布光刻胶；

步骤S304：将第二层多晶硅蚀刻出多个规定图形。

其中较优地，步骤S4中，蚀刻掉位于相邻两个所述MOS晶体管之间所形成的沟槽底部的所述间隔层外表面的所述第二多晶硅层后，将多余的底部防反射涂层、低温氧化层、光刻胶清除，形成半导体器件。

其中较优地，步骤S1012中，采用化学机械抛光技术分别对所述第二氧化层进行平坦化处理。

其中较优地，所述第一氧化层、所述第二氧化层、所述第一层多晶硅、所述氮化硅层、所述间隔层、所述第二层多晶硅及所述低温氧化层均采用化学气相淀积方法形成。

根据本发明实施例的第二方面，提供一种半导体器件，由上述的半导体器件制造方法制作而成。

本发明所提供的半导体器件制造方法，通过在相邻MOS晶体管之间的沟槽底部预留间隔层，通过该间隔层改变沟槽底部的深宽比，不仅有效避免了在沟槽底部容易造成第二层多晶硅残余的问题，防止相邻两个MOS晶体管之间因沟槽底部有第二侧层多晶硅残余而导致半导体器件内部发生短路现象；而且本半导体器件制造方法也不会破坏第二层多晶硅的结构。因此，与现有技术相比较，本半导体器件制造方法优化了工艺过程，增加了第二侧层多晶硅蚀刻的工艺窗口，提升了半导体器件的质量。

附图说明

图1为本发明所提供的半导体器件制造方法的流程简图；

图2为本发明所提供的半导体器件制造方法的流程详图；

图3～图13依次示出了本发明的半导体器件的主要制造工艺步骤的剖面结构示意图，其中：

图3为在衬底上淀积第一氧化层的剖面结构示意图；

图4为在衬底上蚀刻出多个具有一定深度的沟槽的剖面结构示意图；

图5为对蚀刻出的每个沟槽淀积出侧墙层的剖面结构示意图；

图6为在蚀刻出的每个沟槽内淀积第二氧化层，形成每个MOS晶体管的有源区及相邻两个MOS晶体管有源区之间的隔离区的剖面结构示意图；

图7为形成每个MOS晶体管的源极和漏极的剖面结构示意图；

图8A为在第一氧化层上及其周围区域上依次淀积初始多晶硅层和氮化硅层的剖面结构示意图；

图8B为将初始多晶硅层和氮化硅层蚀刻出多个规定的图形的剖面结构示意图；

图9A为在蚀刻出的每个第一层多晶硅和氮化硅层图形的两侧及正对隔离区的位置淀积初始间隔层的剖面结构示意图；

图9B为将初始间隔层蚀刻出多个规定的图形的剖面结构示意图；

图10为清除多余的第一氧化层的剖面结构示意图；

图11为在由蚀刻出的每个第一层多晶硅和氮化硅层图形的上表面和多个间隔层图形的上表面所围合的图形的表面淀积第二层多晶硅的剖面结构示意图；

图12为在第二层多晶硅表面涂布底部防反射涂层后淀积低温氧化层的剖面结构示意图；

图13为将第二层多晶硅蚀刻出多个规定图形，形成本发明的半导体器件的剖面结构示意图。

具体实施方式

下面结合附图和具体实施例对本发明的技术内容做进一步的详细说明。

在本发明中，半导体器件制作在衬底上且具有多个MOS晶体管，例如，半导体器件可以具有多个PMOS晶体管，半导体晶体管还可以具有多个NMOS晶体管，半导体晶体管还可以具有多个PMOS晶体管和NMOS晶体管。下面以本半导体器件具有两个NMOS晶体管为例，并结合图1～图13所示，对本发明所提供的半导体器件制造方法进行详细说明。其中，下面所提到的蚀刻技术主要指干法蚀刻技术，但也不限于此。

如图1所示，本发明所提供的半导体器件制造方法包括如下具体步骤：

如图2所示，制作对应于每个MOS晶体管的源极和漏极的方法包括如下步骤：

由于MOS晶体管包括PMOS晶体管和NMOS晶体管，并且PMOS晶体管具N型有源区(也称N型阱区),NMOS晶体管具有P型有源区(也称P型阱区)，无论是PMOS晶体管还是NMOS晶体管，N型有源区和P型有源区均包括源区和漏区。因此，需要判断出半导体器件中的每个MOS晶体管的类型，并根据每个MOS晶体管的类型，在衬底上制作对应于每个MOS晶体管的有源区。为了隔离相邻两个MOS晶体管之间的有源区，需要在相邻两个MOS晶体管的有源区之间制作隔离区。每个MOS晶体管的有源区及相邻两个MOS晶体管有源区之间的隔离区的制作方法为：

如图3所示，采用化学气相淀积(Chemical Vapor Deposition-CVD)方法在衬底的上表面淀积第一氧化层9。

步骤S1011：在衬底上蚀刻出多个具有一定深度的沟槽；

如图4所示，在衬底4上采用蚀刻技术蚀刻出一定深度的第一沟槽1、第二沟槽2及第三沟槽3。

如图5所示，分别将步骤S101中蚀刻出的第一沟槽1、第二沟槽2及第三沟槽3进行侧墙氧化，淀积出侧墙层5。

如图6所示，可以采用化学气相淀积(Chemical Vapor Deposition-CVD)方法在第一沟槽1、第二沟槽2及第三沟槽3内淀积第二氧化层6，并采用化学机械抛光技术(ChemicalMechanical Polishing-CMP)分别对每个沟槽的第二氧化层6进行平坦化处理，使得第一沟槽1及第一沟槽1内的侧墙层5和第二氧化层6形成源区或漏区，第二沟槽2及第二沟槽2内的侧墙层5和第二氧化层6形成漏区或源区，第三沟槽3及第三沟槽3内的侧墙层5和第二氧化层6形成隔离区。例如，MOS晶体管为PMOS晶体管时，第一沟槽1及第一沟槽1内的侧墙层5和第二氧化层6形成源区，第二沟槽2及第二沟槽2内的侧墙层5和第二氧化层6形成漏区，第三沟槽3及第三沟槽3内的侧墙层5和第二氧化层6形成隔离区。MOS晶体管为NMOS晶体管时，第一沟槽1及第一沟槽1内的侧墙层5和第二氧化层6形成漏区，第二沟槽2及第二沟槽2内的侧墙层5和第二氧化层6形成源区，第三沟槽3及第三沟槽3内的侧墙层5和第二氧化层6形成隔离区。

在本发明的一个实施例中，以MOS晶体管为NMOS晶体管为例，如图7所示，分别在第一沟槽1及第一沟槽1内的侧墙层5和第二氧化层6形成的漏区与第二沟槽2及第二沟槽2内的侧墙层5和第二氧化层6形成的源区内注入N+离子，分别形成NMOS晶体管的第一N+掺杂区7和第二N+掺杂区8，第一N+掺杂区7形成NMOS晶体管的漏极，第二N+掺杂区8形成NMOS晶体管的源极。若MOS晶体管为PMOS晶体管(图中为示出)时，分别在第一沟槽1及第一沟槽1内的侧墙层5和第二氧化层6形成的漏区与第二沟槽2及第二沟槽2内的侧墙层5和第二氧化层6形成的源区内注入P+离子，分别形成NMOS晶体管的第一P+掺杂区和第二P+掺杂区，第一P+掺杂区形成NMOS晶体管的源极，第二P+掺杂区形成PMOS晶体管的漏极。

制作对应于每个MOS晶体管的第一层多晶硅，并在第一层多晶硅的两侧和相邻两个MOS晶体管之间所形成的沟槽底部制作间隔层的方法包括如下步骤：

步骤S201：在第一氧化层上表面及其周围区域上依次淀积初始多晶硅层和氮化硅层，并在氮化硅层表面涂布光刻胶后，蚀刻出多个规定的图形；

如图8A所示，采用化学气相淀积(Chemical Vapor Deposition-CVD)方法在第一氧化层9上表面及其周围区域上依次淀积初始多晶硅层10和氮化硅层11，在氮化硅层11表面涂布光刻胶(光掩模)后，采用蚀刻技术将初始多晶硅层10和氮化硅层11蚀刻出多个规定的图形(如图8B所示)，从而得到对应于每个MOS晶体管的第一层多晶硅。

步骤S202：在蚀刻出的每个第一层多晶硅和氮化硅层图形的两侧及正对隔离区的位置淀积初始间隔层，并在初始间隔层的表面涂布光刻胶后，蚀刻出规定的图形；

如图9A所示，采用化学气相淀积(Chemical Vapor Deposition-CVD)方法在蚀刻出的每个第一层多晶硅和氮化硅层图形的两侧及正对隔离区的位置淀积初始间隔层12，在初始间隔层12的表面涂布光刻胶(光掩模)后，采用蚀刻技术将初始间隔层12蚀刻出规定的图形(如图9B所示)，从而在第一层多晶硅的两侧和相邻两个MOS晶体管之间所形成的沟槽底部形成间隔层。

如图10所示，除被蚀刻出的第一层多晶硅图形遮盖的第一氧化层9以外，将多余的第一氧化层9清除。

制作对应于每个MOS晶体管的连接孔和第二层多晶硅的方法包括如下步骤：

步骤S301：在由蚀刻出的每个第一层多晶硅和氮化硅层图形和间隔层图形的上表面所围合的图形的表面涂布光刻胶，并蚀刻出连接孔后，清除多余的光刻胶；

在蚀刻出的第一层多晶硅和氮化硅层图形和间隔层图形的上表面所围合的图形的表面涂布光刻胶(光掩模)，并采用蚀刻技术蚀刻出连接孔后，清除多余的光刻胶。

如图11所示，在由蚀刻出的每个第一层多晶硅和氮化硅层图形的上表面和多个间隔层图形的上表面所围合的图形的表面采用化学气相淀积(Chemical Vapor Deposition-CVD)方法淀积第二层多晶硅13。

如图12所示，在第二层多晶硅13表面涂布预定厚度的底部防反射涂层14后，采用化学气相淀积方法淀积低温氧化层15，并在低温氧化层15表面涂布光刻胶(光掩模)。

步骤S304：将第二层多晶硅蚀刻出多个规定图形。

如图13所示，采用蚀刻技术将第二层多晶硅13蚀刻出多个规定图形。

如图13所示，在相邻两个MOS晶体管之间形成有沟槽16，蚀刻掉位于沟槽16底部的间隔层12外表面的第二多晶硅层后，将多余的底部防反射涂层14、低温氧化层15及光刻胶清除，形成半导体器件。在该半导体器件中，在相邻两个MOS晶体管之间所形成的沟槽16的底部会残余部分间隔层12，由于该间隔层12的含量微乎其微，因此可以保留在半导体器件上，也可以蚀刻掉该间隔层12。通过沟槽16的底部的间隔层12改变了沟槽16的深宽比，有效避免了在沟槽16底部容易造成第二层多晶硅残余的问题，从而防止相邻两个MOS晶体管之间因沟槽16底部有第二侧层多晶硅残余而导致半导体器件内部发生短路现象。因此，提高了所制造的半导体器件的优良率。

本发明所提供的半导体器件制造方法，通过在相邻MOS晶体管之间的沟槽底部预留间隔层，通过该间隔层改变沟槽底部的深宽比，不仅有效避免了在沟槽底部容易造成第二层多晶硅残余的问题，防止相邻两个MOS晶体管之间因沟槽底部有第二侧层多晶硅残余而导致半导体器件内部发生短路现象；而且采用本半导体器件制造方法也不会破坏第二层多晶硅的结构。因此，与现有技术相比较，本半导体器件制造方法优化了工艺过程，增加了第二侧层多晶硅蚀刻的工艺窗口，提升了半导体器件的质量。

以上对本发明所提供的半导体器件制造方法及半导体器件进行了详细的说明。对本领域的一般技术人员而言，在不背离本发明实质精神的前提下对它所做的任何显而易见的改动，都将属于本发明专利权的保护范围。

Claims

1.一种半导体器件制造方法，其特征在于包括如下步骤：

2.如权利要求1所述的半导体器件制造方法，其特征在于：

步骤S1中，制作对应于每个MOS晶体管的源极和漏极的方法包括如下步骤：

3.如权利要求2所述的半导体器件制造方法，其特征在于：

步骤S101中，每个所述MOS晶体管的所述有源区及相邻两个所述MOS晶体管所述有源区之间的隔离区的制作方法包括如下步骤：

步骤S1011：在衬底上蚀刻出多个具有一定深度的沟槽；

4.如权利要求1或3所述的半导体器件制造方法，其特征在于：

步骤S2中，制作对应于每个MOS晶体管的第一层多晶硅的方法包括如下步骤：

5.如权利要求4所述的半导体器件制造方法，其特征在于：

步骤S2中，间隔层的制作方法包括如下步骤：

6.如权利要求5所述的半导体器件制造方法，其特征在于：

步骤S3中，制作对应于每个MOS晶体管的连接孔和第二层多晶硅的方法包括如下步骤：

步骤S304：将第二层多晶硅蚀刻出多个规定图形。

7.如权利要求1所述的半导体器件制造方法，其特征在于：

步骤S4中，蚀刻掉位于相邻两个所述MOS晶体管之间所形成的沟槽底部的所述间隔层外表面的所述第二多晶硅层后，将多余的底部防反射涂层、低温氧化层、光刻胶清除，形成半导体器件。

8.如权利要求7所述的半导体器件制造方法，其特征在于：

步骤S1012中，采用化学机械抛光技术分别对所述第二氧化层进行平坦化处理。

9.如权利要求6所述的半导体器件制造方法，其特征在于：

所述第一氧化层、所述第二氧化层、所述第一层多晶硅、所述氮化硅层、所述间隔层、所述第二层多晶硅及所述低温氧化层均采用化学气相淀积方法形成。

10.一种半导体器件，其特征在于由权利要求1～9任意一项所述的半导体器件制造方法制造而成。