CN105304488B - 一种鳍式场效应晶体管的形成方法 - Google Patents
一种鳍式场效应晶体管的形成方法 Download PDFInfo
- Publication number
- CN105304488B CN105304488B CN201410233841.7A CN201410233841A CN105304488B CN 105304488 B CN105304488 B CN 105304488B CN 201410233841 A CN201410233841 A CN 201410233841A CN 105304488 B CN105304488 B CN 105304488B
- Authority
- CN
- China
- Prior art keywords
- fin
- layer
- field effect
- effect transistor
- formula field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，半导体衬底表面具有至少一个鳍部；在半导体衬底上形成栅极结构，栅极结构横跨至少一个鳍部，并覆盖鳍部的侧壁与顶部；在栅极结构两侧的鳍部内形成源区和漏区；在半导体衬底和栅极结构上形成填充层；在填充层内形成第一通孔，第一通孔的底部露出至少一个鳍部的源区或漏区；对第一通孔底部露出的鳍部上半部分进行处理，以使鳍部顶面为光滑规则弧面；对鳍部上半部分进行处理后，去除鳍部上半部分，鳍部下半部分的顶面为光滑规则弧面；在鳍部下半部分上形成半导体材料层。采用本发明中的鳍式场效应晶体管的形成方法能够提高鳍式场效应晶体管的性能。
Description
技术领域
本发明涉及半导体领域，尤其涉及鳍式场效应晶体管的形成方法。
背景技术
集成电路即IC技术的不断进步，集成在同一芯片上的元器件数量已从最初的几十几百个进化到现在的数以百万计。目前IC的性能和复杂度远非当初所能想象。为了满足复杂度和电路密度的要求(即：集成到确定区域内的器件数量)，最小的特征尺寸，也就是公知的器件的“几何线宽”随着工艺技术的革新而越来越小。
随着晶体管的尺寸的不断缩小，对于更小型的晶体管的需求日益增强，因此在晶体管技术中发展出了鳍式场效应晶体管。
现有技术中，PMOS鳍式场效应晶体管的形成方法如下：
参考结合图1至图4，提供半导体衬底，所述半导体衬底为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层100、位于底部硅层上的绝缘层101、位于绝缘层101上的顶部硅层。所述顶部硅层用于形成至少一个鳍部102。
接着，继续结合参考图1至图4，在所述绝缘层101和所述鳍部102上依次形成氧化硅层104、栅极材料层和图案化的第一掩膜层，所述图案化第一掩膜层定义栅极的大小。第一掩膜层为双层结构，底部为氧化硅层108，顶部为氮化硅层109。然后以图案化的第一掩膜层为掩膜依次刻蚀栅极材料层、部分氧化硅层104，形成栅极结构，栅极结构包括栅氧层105及位于栅氧层105上的栅极106。形成栅极106后，第一掩膜层仍然存在，并且，在绝缘层101和鳍部102上仍然覆盖有剩余的氧化硅层104。
接着，继续结合参考图1至图4，在栅极结构的周围形成侧墙107。
接着，结合参考图5和图6，在剩余的氧化硅层104、第一掩膜层和侧墙107上形成有机绝缘涂层(ODL)110，然后在有机绝缘涂层110上依次形成富含Si的抗反射涂层(Si-ARC)111和图案化的光刻胶层112，图案化的光刻胶层112上具有两个贯穿其厚度的开口113。
接着，结合参考图7和图8，沿图案化的光刻胶层中的开口113刻蚀有机绝缘涂层110，在有机绝缘涂层110中形成两个第一通孔114。其中一个第一通孔114的底部露出至少一个所述鳍部102的源区，另一个第一通孔114的底部露出至少一个所述鳍部102的漏区。
结合参考图9和图10，对第一通孔114底部露出的鳍部102进行干法刻蚀，以去除第一通孔114底部露出的鳍部102的上半部分。
结合参考图10和图11，去除第一通孔114底部露出的鳍部102的上半部分后，生成鳍部102的下半部分，在鳍部的下半部分上形成锗硅层116，形成源极和漏极。
接着，结合参考图9和图11，去除有机绝缘涂层(ODL)110，之后，在剩余的氧化硅层104、第一掩膜层和侧墙107上形成低k介质层117，在所述低k介质层117中形成第二通孔，所述第二通孔的底部露出锗硅层116。
最后，在第二通孔内填充钨金属，形成钨导电插塞118，所述钨导电插塞118与锗硅层116电连接。
采用现有技术的方法形成的PMOS鳍式场效应晶体管的性能不佳。
发明内容
本发明解决的问题是采用现有技术的方法形成的PMOS鳍式场效应晶体管的性能不佳。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有至少一个鳍部；
在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
在所述栅极结构两侧的所述鳍部内形成源区和漏区；
在所述半导体衬底和栅极结构上形成填充层；
在所述填充层内形成第一通孔，所述第一通孔的底部露出至少一个所述鳍部的源区或漏区；
对所述第一通孔底部露出的鳍部上半部分进行处理，以使所述鳍部顶面为光滑规则弧面；
对鳍部上半部分进行所述处理后，去除鳍部上半部分，鳍部下半部分的顶面为光滑规则弧面；
在所述鳍部下半部分上形成半导体材料层。
可选的，在所述半导体衬底上形成栅极结构的方法包括：
在所述半导体衬底上形成栅介质材料层和位于栅介质材料层上的栅极材料层；
在所述栅极材料层上形成图案化的第一掩膜层；
以所述图案化的第一掩膜层为掩膜，刻蚀所述栅极材料层和部分厚度的栅介质材料层，形成栅介质层和位于其上的栅极，所述栅极的顶部具有图案化的第一掩膜层，所述栅介质层和位于其上的栅极为栅极结构，未被所述栅极结构覆盖的鳍部侧壁与顶部具有剩余厚度的栅介质材料层。
可选的，对所述第一通孔底部露出的鳍部上半部分进行处理包括：去除覆盖在鳍部上半部分的侧壁处的剩余厚度的栅介质材料层。
可选的，采用气体对所述第一通孔底部露出的鳍部上半部分进行处理，所述气体为C4F8，稀释气体为氩气。
可选的，对所述鳍部上半部分进行处理的工艺条件包括：C4F8的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50w～500W；偏置功率为：0～200W；占空比为10％～90％。
可选的，所述去除鳍部上半部分的方法为湿法腐蚀。
可选的，采用四甲基氢氧化铵溶液进行所述湿法腐蚀，所述四甲基氢氧化铵溶液的质量百分比浓度为5～50％，温度为0℃～150℃。
可选的，形成所述第一通孔之后，且在所述鳍部下半部分表面形成半导体材料层之前，以对所述第一通孔底部露出的鳍部上半部分进行处理和去除所述处理后的鳍部上半部分为一个循环进行重复。
可选的，所述第一掩膜层可以为单层结构或多层结构，所述第一掩膜层为单层结构时，所述第一掩膜层为氧化硅层；所述第一掩膜层为双层结构时，所述第一掩膜层的底部为氧化硅层，顶部为氮化硅层。
可选的，所述在填充层内形成第一通孔的方法包括：
在所述填充层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的开口；
沿所述第二掩膜层的开口刻蚀所述填充层，在所述填充层内形成第一通孔。
可选的，所述第二掩膜层为氧化硅层。
可选的，所述第二掩膜层的厚度为100埃～300埃，形成所述第二掩膜层的方法为原子层沉积。
可选的，所述填充层的材料为有机绝缘涂层、底部抗反射涂层、有机图形涂层或零摩擦碳涂层。
可选的，所述鳍式场效应晶体管的类型为PMOS时，所述半导体材料层为锗硅；所述鳍式场效应晶体管的类型为NMOS时，所述半导体材料层为碳化硅。
可选的，包括：在所述鳍部下半部分表面形成半导体材料层后，还包括下列步骤：
去除所述填充层，在所述半导体衬底、栅极结构和半导体材料层上形成介质层；
在所述介质层上形成第二通孔，所述第二通孔的底部露出所述半导体材料层；
采用金属层填充所述第二通孔，形成金属插塞。
可选的，所述介质层的材料为氧化硅、氮化硅、低k介质层或超低k介质层。
可选的，所述低k介质层的介质常数小于3，所述超低k介质层的介质常数小于2.6。
与现有技术相比，本发明的技术方案具有以下优点：
之所以对第一通孔底部露出的鳍部上半部分进行处理，以使鳍部顶面为光滑规则弧面，是为后续的去除鳍部上半部分，使鳍部下半部分的顶面形成规则的、光滑均匀的弧面做准备。在规则的、光滑均匀的弧面上形成半导体材料层的形状规则，能够更好的对后续形成鳍式场效应晶体管施加压应力或拉应力，从而提高后续形成的鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的鳍式场效应晶体管的性能。
再者，以第一通孔底部露出两个或两个以上的鳍部的源区为例进行说明。在具有规则、光滑均匀的弧面的鳍部顶部上形成的半导体材料的形状规则，不会发生相邻的鳍部上的半导体材料相连生长的现象，从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接。
附图说明
图1是现有技术中的用于形成鳍式场效应晶体管的半导体衬底与栅极结构、侧墙的立体结构示意图；
图2是图1的平面结构示意图；
图3是图1沿AA方向的剖面结构示意图；
图4是图1沿BB方向的剖面结构示意图；
图5、图7、图9和图11为沿图1中的AA方向形成的鳍式场效应晶体管的各步骤的剖面结构示意图；
图6、图8、图10和图12为沿图1中的BB方向形成的鳍式场效应晶体管的各步骤的剖面结构示意图；
图13是本发明中的一实施例的用于形成鳍式场效应晶体管的半导体衬底与栅极结构、侧墙的立体结构示意图；
图14是图13的平面结构示意图；
图15是图13沿CC方向的剖面结构示意图；
图16是图13沿DD方向的剖面结构示意图；
图18、图20、图22、图25、图27和图29为沿图13中的CC方向形成的鳍式场效应晶体管的各步骤的剖面结构示意图；
图19、图21、图23、图26、图28和图30为沿图13中的DD方向形成的鳍式场效应晶体管的各步骤的剖面结构示意图；
图17是图18和图19的平面结构示意图；
图24是本发明的另一实施例中的与图23所示步骤相同的剖面结构示意图。
具体实施方式
采用现有技术的方法形成的PMOS鳍式场效应晶体管的性能不佳的原因如下：
结合参考图5和图6，形成栅极结构后，鳍部102的顶部和侧壁都覆盖有剩余的氧化硅层104。结合参考图7和图8，形成第一通孔114后，第一通孔114底部露出的鳍部102顶部的剩余的氧化硅层104会被去除，鳍部102侧壁的剩余的氧化硅层104仍然存在。采用干法刻蚀的方法去除第一通孔114底部露出的鳍部102的上半部分时，由于鳍部102的特征尺寸非常小，再加上受鳍部102侧壁的剩余的氧化硅层104的影响，使得去除鳍部102上半部分的工艺非常难控制，这样，结合参考图9和图10，鳍部下半部分顶部为向上凸出的尖锐的棱角或者为向下凹陷的锥形凹坑115(参考图9)。鳍部下半部分顶面的形状非常不规则且不均匀，具有棱角和凹坑，在该鳍部下半部分上形成锗硅层116时，锗硅层116的形状也会非常不规则，从而影响锗硅层对后续形成的PMOS鳍式场效应晶体管施加的应力大小，不利于提高PMOS鳍式场效应晶体管的载流子迁移率，进而会影响PMOS鳍式场效应晶体管的性能。
当第一通孔114的底部露出两个以上的鳍部时，每个剩余高度鳍部顶部的形状不规则，在不规则形状的鳍部顶部形成锗硅层116时，会发生相邻的鳍部上的锗硅层116相连生长的现象。后续形成的器件中，容易出现源极之间短路连接或漏极之间的短路连接，从而进一步影响后续形成的PMOS鳍式场效应晶体管的性能。
再者，结合参考图5和图7，以图案化的光刻胶层112为掩膜依次刻蚀富含Si的抗反射涂层111和有机绝缘涂层110，在有机绝缘涂层110形成第一通孔114的过程中，图案化的光刻胶层112和富含Si的抗反射涂层111的厚度会逐渐减薄。理想状态下，当第一通孔114的底部露出鳍部102的表面时，图案化的光刻胶层112和富含Si的抗反射涂层111正好被完全消耗。但是实际工艺操作过程中，参考图7，当刻蚀有机绝缘涂层110形成的第一通孔114的底部露出鳍部102的表面时，图案化的光刻胶层112已经被消耗完毕，而富含Si的抗反射涂层111仍然残留有一定的厚度。
结合参考图7和图9，在有机绝缘涂层110中形成第一通孔的实际工艺操作过程中，是需要把富含Si的抗反射涂层111消耗干净，才能停止刻蚀操作。然而，受制作方法和设备的限制，即使将富含Si的抗反射涂层111制作成最薄的厚度也会发生下列三种情况：
(1)为了将厚度较大的富含Si的抗反射涂层111消耗干净，刻蚀形成第一通孔的时间会过长，与富含Si的抗反射涂层111的刻蚀选择比相差不大的第一掩膜层、侧墙都会被损伤，从而会增加后续形成的器件的漏电流。严重时，会将栅极106露出，后续形成的器件中，源极、漏极会与栅极106短路连接。
(2)绝缘层101与富含Si的抗反射涂层111的刻蚀选择比也相差不大。当第一通孔114的底部露出两个或两个以上的鳍部时，上述过长的刻蚀时间会造成第一通孔114底部露出的绝缘层101损伤，从而影响绝缘层101的隔离效果，进而影响后续形成的器件的性能。
(3)实际工艺操作过程中，消耗富含Si的抗反射涂层111时，会发生刻蚀偏移(etchbias)现象，产生刻蚀偏移量。当刻蚀偏移量小于或等于50nm时，所产生的误差不会影响后续形成的器件的性能。但是，富含Si的抗反射涂层111如果过厚，过长的消耗时间会大大增加刻蚀偏移量至远超过50nm。则，第一通孔114的位置也会发生较大偏移，定义NMOS鳍式场效应晶体管和PMOS鳍式场效应晶体管的界限会发生较大偏移。第一通孔114的位置发生较大偏移时，刻蚀形成第一通孔的过程中，更容易损伤侧墙和第一掩膜层。另外，定义NMOS鳍式场效应晶体管和PMOS鳍式场效应晶体管的界限发生较大偏移时，形成的NMOS鳍式场效应晶体管和PMOS鳍式场效应晶体管的数量会不符合要求，例如后续形成的SRAM(静态存储器)的良率不高。
为了解决上述技术问题，本发明提供了一种鳍式场效应晶体管的形成方法，采用本发明的形成方法能够提高后续形成的鳍式场效应晶体管的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
首先，结合参考图13至图16，提供半导体衬底，所述半导体衬底表面具有至少一个鳍部202。
本实施例中，半导体衬底为绝缘体上硅(SOI)。绝缘体上硅包括底部硅层200、位于底部硅层上的绝缘层201、位于绝缘层201上的顶部硅层。所述顶部硅层用于形成至少一个鳍部202，绝缘层201起到半导体器件之间的绝缘作用。鳍部202位于半导体的绝缘层201上。具体地，形成鳍部202的方法，包括：在所述顶部硅层上形成图案化的光刻胶层，所述图案化的光刻胶层定义出待形成的鳍部位置；以所述图案化的光刻胶层为掩膜刻蚀顶部硅层，至暴露绝缘层201，之后去除图案化的光刻胶层，在绝缘层上形成鳍部202。
其他实施例中，所述半导体衬底也可以为硅衬底。鳍部的形成方法如下：在硅衬底上形成图案化的光刻胶层，所述图案化的光刻胶层定义出待形成的鳍部位置；以所述图案化的光刻胶层为掩膜刻蚀硅衬底形成凸出结构，然后在凸出结构之间形成高度相同的并且低于凸出结构的绝缘层，所述高于绝缘层的凸出结构为鳍部。
本实施例中，在形成鳍部202后，形成横跨至少一个所述鳍部202的栅介质层205和位于栅介质层205上的栅极206。栅介质层205及位于栅介质层205上的栅极206为栅极结构。栅极结构覆盖鳍部202的侧壁与顶部。本实施例中，栅介质层205的材料为氧化硅，栅极206的材料为多晶硅、无定形硅等公知材料。具体形成方法如下：
在所述绝缘层201和所述鳍部202上依次形成栅介质材料层204、栅极材料层和图案化的第一掩膜层，所述图案化第一掩膜层定义栅极的大小。本实施例中，第一掩膜层为双层结构，底部为氧化硅层208，顶部为氮化硅层209。然后以图案化的第一掩膜层为掩膜依次刻蚀栅极材料层、部分厚度的栅介质材料层204，形成栅介质层205及位于栅介质层205上的栅极206，也就是说，形成了栅极结构。形成栅极结构后，第一掩膜层仍然存在，并且，在未被栅极结构覆盖的绝缘层201和鳍部202上仍然覆盖有很薄的剩余的栅介质材料层204。剩余的栅介质材料层204的作用为：刻蚀形成栅介质层205和栅极206的过程中，保护绝缘层201和鳍部202不受损伤。
其他实施例中，第一掩膜层还可以为单层结构。材料为氧化硅。
本实施例中，形成栅极206后，在栅极结构的周围形成横跨鳍部202的侧墙207。侧墙207定义了待形成的源极、漏极的位置。另外，侧墙207也作为后续源极上形成的源极接触插塞与栅极结构之间、漏极上形成的漏极接触插塞与栅极结构之间的隔离层。具体的，侧墙207的材料为氮化硅或氮氧化硅，可以为单层结构，也可以为叠层结构。形成侧墙207的方法，包括：沉积侧墙材料层，覆盖半导体的绝缘层201、鳍部202、第一掩膜层；回刻侧墙材料层，保留栅介质层205和栅极206周围的侧墙材料层，为侧墙207。
继续结合参考图13至图16，在侧墙207两侧的鳍部202中进行离子注入，形成源区和漏区(未示出)。
在具体实施例中，形成源区和漏区的方法为本领域技术人员所熟知，在此不再详述。对离子注入的类型，可以根据待形成的鳍式场效应晶体管的类型确定：若待形成的晶体管为P型晶体管，则注入的离子为P型离子，如硼等五价元素的离子；若待形成的晶体管为N型晶体管，则注入的离子为N型离子，如磷、砷等三价元素的离子。
接着，结合参考图17至图19，在剩余的栅介质材料层204、第一掩膜层和侧墙207上形成填充层210。形成填充层210的原因如下：相邻的鳍部202之间是低于鳍部202的绝缘层201，而剩余的栅介质材料层204的厚度较薄，因此剩余的栅介质材料层204会随着鳍部202、绝缘层201的高度不同而凹凸不平。填充层210可以填补剩余的栅介质材料层204的凹陷部分。也就是说，填充层210可以填充剩余的栅介质材料层204之间的空隙，起到平坦化剩余的栅介质材料层204的作用，后续工艺中，在其上形成的第二掩膜层可以形成在平坦的表面上，从而保证第二掩膜层中的图形转移至填充层上的精度。
所述填充层210的材料为有机材料。具体可以为有机绝缘涂层(ODL)、底部抗反射涂层(BRAC)、有机图形涂层(OPL)或零摩擦碳涂层(NFC)。填充层210的形成方法为旋涂、滴涂、刷涂等本领域技术人员公知的技术。
接着，继续参考图17至图19，在填充层210上依次形成第二掩膜层211和图案化的光刻胶层212。
本实施例中，图案化的光刻胶层212上具有贯穿其厚度的开口213。附图只是示意出两个开口213。本实施例中，对开口213的个数不受限制。沿图案化的光刻胶层212的开口213刻蚀第二掩膜层211，形成图案化的第二掩膜层211，图案化的第二掩膜层211也具有贯穿其厚度的开口213。图案化的第二掩膜层用来定义在填充层210内形成的第一通孔的位置和尺寸。
参考图20和图21，形成图案化的第二掩膜层211后，沿第二掩膜层的开口213刻蚀填充层210，在填充层210内形成第一通孔214。图20和图21所示的第一通孔214的个数为两个。一个第一通孔214的底部露出了一个所述鳍部的源区，另一个第一通孔214的底部露出了一个所述鳍部的漏区。
其他实施例中，一个第一通孔的底部可以露出两个或两个以上的源区，另一个第一通孔的底部可以露出两个或两个以上的漏区。相对于一个第一通孔露出一个源区和一个第一通孔露出一个漏区的工艺，在不影响后续形成的鳍式场效应晶体管性能的前提下，前者可以减少工艺步骤，提高生产效率。
本实施例中，之所以形成第二掩膜层211的原因如下：
第一通孔214的深宽比大，在刻蚀形成第一通孔214的过程中，如果仅使用光刻胶层做掩膜层时，没有形成第一通孔214之前，光刻胶就会被消耗完全，因此，无法形成第一通孔214。
本实施例中，第二掩膜层211的材料为氧化硅。形成第二掩膜层211的方法为原子层沉积(Atomic Layer Deposition，ALD)。采用原子层沉积的方法可以形成厚度小的第二掩膜层211，至少比现有技术中的富含Si的抗反射涂层的厚度小很多。本实施例中，第二掩膜层211的厚度为100～200埃。之所以形成上述厚度的第二掩膜层211，原因如下：
(1)上述第二掩膜层211的厚度既可以形成符合要求的第一通孔，而且，刻蚀填充层210形成第一通孔214后，该厚度的第二掩膜层211也正好被消耗干净，不会在填充层210上形成残留。这样，刻蚀形成第一通孔的时间不会过长，与第二掩膜层211的刻蚀选择比相差不大的第一掩膜层、侧墙都不会被损伤，从而减少后续形成的器件的漏电流，还可以进一步避免栅极206露出的情况，从而可以进一步避免后续形成的源极金属插塞与栅极短路连接的情况。
(2)绝缘层201与第二掩膜层211的刻蚀选择比也相差不大。第二掩膜层211的厚度既可以形成符合要求的第一通孔，而且，刻蚀填充层210形成第一通孔214后，该厚度的第二掩膜层211也正好被消耗干净，不会在填充层210上形成残留。这样，刻蚀形成第一通孔的时间不会过长。上述恰到好处的刻蚀时间不会造成第一通孔214底部露出的绝缘层201损伤，从而可以提高绝缘层201的隔离效果，进一步提高后续形成的鳍式场效应晶体管的性能。
(3)实际工艺操作过程中，由于第二掩膜层211的厚度较薄，刻蚀形成第一通孔214的时间不会过长，由此产生的刻蚀偏移量也会小于等于50nm。从而可以减小第一通孔的偏移量，进而减小损伤侧墙207与第一掩膜层的几率，提高后续形成的鳍式场效应晶体管的性能。本实施例中，上述厚度的第二掩膜层的形成，还可以避免定义NMOS鳍式场效应晶体管和PMOS鳍式场效应晶体管的界限发生较大偏移时，使后续NMOS鳍式场效应晶体管和PMOS鳍式场效应晶体管的数量符合要求，例如，可以提高后续形成的SRAM(静态存储器)的良率。
需要说明的是，第二掩膜层211的厚度如果太小，则起不到掩膜层的作用，无法形成尺寸符合要求的第一通孔214。
继续结合参考图20和图21，形成第一通孔214后，第一通孔214底部露出的鳍部202顶部的剩余的栅介质材料层204会被去除，该鳍部202侧壁的剩余的栅介质材料层204仍然存在。
接着，参考图22和图23，对第一通孔214底部露出的鳍部202上半部分进行处理，以使所述鳍部顶面为光滑规则弧面。之后，去除鳍部上半部分，鳍部下半部分的顶面仍为光滑规则弧面。
其中，鳍部上半部分的高度与鳍部下半部分的高度可以相同，也可以不同。
现有技术中，直接采用干法刻蚀的方法去除第一通孔底部露出的鳍部的上半部分。由于鳍部的特征尺寸非常小，再加上受鳍部侧壁的剩余的氧化硅层的影响，使得去除鳍部上半部分的工艺非常难控制，这样，结合参考图9和图10，鳍部下半部分顶部为向上凸出的尖锐的棱角或者会形成向下凹陷的锥形凹坑115(参考图9)。鳍部下半部分顶面的形状非常不规则且不均匀，具有棱角和凹坑，在该鳍部下半部分上形成锗硅层116时，锗硅层116的形状也会非常不规则，从而影响锗硅层对后续形成的PMOS鳍式场效应晶体管施加的应力大小，不利于提高PMOS鳍式场效应晶体管的载流子迁移率，进而会影响PMOS鳍式场效应晶体管的性能。
当第一通孔的底部露出两个以上的鳍部时，每个剩余高度鳍部顶部的形状不规则，在不规则形状的鳍部顶部形成锗硅层时，会发生相邻的鳍部上的锗硅层相连生长的现象。后续形成的器件中，容易出现源极之间的短路连接或漏极之间的短路连接，从而进一步影响后续形成的PMOS鳍式场效应晶体管的性能。
本实施例中，先采用气体对第一通孔214底部露出的鳍部上半部分进行处理，处理气体为C4F8，稀释气体为氩气。具体工艺条件为：C4F8的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50w～500W；偏置功率为：0～200W；占空比为10％～90％。
采用上述气体和上述条件对第一通孔214底部露出的鳍部上半部分进行处理的目的为：先将第一通孔214底部露出的鳍部202上半部分侧壁处的剩余的栅介质材料层204去除，这样，之前被该剩余的栅介质材料层204包围的鳍部202会露出。而且，露出的鳍部202的顶面呈向下凹陷的、只有一个弧度的规则弧面215，该顶面均匀光滑。例如，露出的一个鳍部202的顶部形成一个规则的碗状凹坑，该碗状凹坑的内侧壁均匀光滑(参考图23)。其他实施例中，露出的鳍部的顶面也可以呈向上凸起的、只有一个弧度的规则弧面，该顶面均匀光滑(参考图24)。上述处理的具体工艺条件需要精确控制，任何一项不符合要求，都不能实现使露出的鳍部202的顶面呈规则的、光滑均匀的弧面。
对第一通孔214底部露出的鳍部上半部分进行处理后，采用湿法腐蚀的方法去除鳍部的上半部分，以使鳍部的高度降低。之所以将第一通孔214底部露出的鳍部的高度降低，原因如下：后续在鳍部下半部分上形成半导体材料，相对于在原始高度鳍部上形成半导体材料，前者的半导体材料层与半导体衬底之间的距离更近，可以更好的对后续形成鳍式场效应晶体管施加压应力或拉应力，从而提高后续形成的鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的鳍式场效应晶体管的性能。
本实施例中，湿法腐蚀剂为四甲基氢氧化铵溶液(TetramethylammoniumHydroxide，TMAH)，所述四甲基氢氧化铵溶液的质量百分比浓度为5～50％，温度为0～150℃。
本实施例中，之所以采用上述条件的湿法腐蚀剂，原因如下：可以以非常温和的方式降低第一通孔214底部露出的鳍部的高度，并且，上述鳍部的高度被降低后，鳍部下半部分的顶面仍然为规则的、光滑均匀的弧面。
之所以对第一通孔底部露出的鳍部上半部分进行处理，以使鳍部顶面为光滑规则弧面，是为后续的去除鳍部上半部分，使鳍部下半部分的顶面形成规则的、光滑均匀的弧面做准备。在规则的、光滑均匀的弧面上形成半导体材料层的形状规则，能够更好的对后续形成鳍式场效应晶体管施加压应力或拉应力，从而提高后续形成的鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的鳍式场效应晶体管的性能。
再者，以第一通孔底部露出两个或两个以上的鳍部的源区为例进行说明。在具有规则、光滑均匀的弧面的鳍部顶部上形成的半导体材料的形状规则，不会发生相邻的鳍部上的半导体材料相连生长的现象，从而可以避免后续形成的源极金属插塞之间或者漏极金属插塞之间的短路连接。
本实施例中，湿法腐蚀去除未被剩余的栅介质材料层204包围的鳍部的上半部分后，还可以继续进行对鳍部下半部分中的上半部分进行处理，鳍部下半部分侧壁处的剩余栅介质材料层204进一步去除。接着，继续对下半部分中的露出的鳍部进行湿法腐蚀，以进一步降低剩余鳍部的高度。如此循环下去，直至使最终剩余鳍部的高度为300埃～400埃(以特征尺寸为28nm的晶体管为例)。后续工艺中，在该高度的鳍部上形成的半导体材料层与半导体衬底之间的距离最为合适，因此，可以对后续形成的鳍式场效应晶体管施加最佳效果的压应力或拉应力。
其他实施例中，不以上述两个步骤为一个循环进行重复也属于本发明的保护范围。所述两个步骤为：对所述第一通孔底部露出的鳍部上半部分进行处理和去除鳍部上半部分。
接着，参考图25和图26，在鳍部下半部分上形成半导体材料层216。
本实施例中，后续形成的鳍式场效应晶体管为PMOS晶体管，则半导体材料层216为锗硅。具体形成方法为外延生长。具体包括：采用低压化学气相沉积(LPCVD)或者超高真空化学气相沉积(UHVCVD)反应器，选择性外延生长的温度为400℃～700℃，选择性外延生长的反应气体包括硅源气体，为SiH4、SiH2Cl2或Si2H6。外延生长的反应气体还包括载气，所述载气包括氢气或氯化氢中一种或两种。本实施例中，硅源气体的流量为1sccm～1000sccm，氯化氢气体的流量为10sccm～200sccm，外延生长的压强为1Torr～100Torr。
本实施例中，正因为最终剩余高度的鳍部顶部具有规则、光滑均匀的弧面，在该鳍部顶部形成的锗硅材料层的形状也规则和均匀对称。这样，锗硅材料层能够更好的对后续形成鳍式场效应晶体管施加压应力或拉应力，从而提高后续形成的鳍式场效应晶体管的载流子的迁移率，进一步提高后续形成的鳍式场效应晶体管的性能。更进一步的，如果一个第一通孔底部露出两个或两个以上的鳍部时，在具有规则、光滑均匀的弧面的鳍部顶部上形成的锗硅层的形状规则，不会发生相邻的鳍部上的半导体材料相连生长的现象，从而可以避免后续形成的源极金属插塞之间的短路连接。另外，在每个最终剩余高度的鳍部上形成的锗硅层的形状和大小几乎相同。则每一个鳍部上的锗硅层对后续形成鳍式场效应晶体管施加的压应力与拉应力会几乎相同，从而提高后续形成的鳍式场效应晶体管的可靠性。
其他实施例中，后续形成的鳍式场效应晶体管为NMOS晶体管时，则半导体材料为碳化硅。
结合参考图27和图28，形成半导体材料层216之后，去除填充层210。本实施例中，去除填充层210的方法为灰化。
去除填充层210后，在剩余的栅介质材料层204、半导体材料层216、第一掩膜层上形成介质层217。本实施例中，介质层217的材料为氧化硅、氮化硅、低k介质层或超低k介质层，所述低k介质层的介质常数小于3，所述超低k介质层的介质常数小于2.6。形成介质层的方法为沉积。具体为本领域技术人员熟知技术，在此不再赘述。
接着，继续参考图29和图30，在所述介质层上形成第二通孔，所述第二通孔的底部露出所述半导体材料层216。
形成第二通孔的方法为：在所述介质层上形成图案化的第三掩膜层，所述图案化的第三掩膜层用于定义第二通孔的大小和位置。接着，以所述第三掩膜层为掩膜，对介质层217进行刻蚀，形成第二通孔，第二通孔的底部露出半导体材料层216。
接着，采用金属层填充所述第二通孔，形成金属插塞218。本实施例中，所述金属为钨或铜。具体填充方法为本领域技术人员熟知技术。
需要说明的是，其他实施例中，第二掩膜层为富含Si的抗反射涂层，也属于本发明的保护范围，但是后续形成的器件性能没有本实施例的效果好。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (17)
1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面具有至少一个鳍部；
在所述半导体衬底上形成栅极结构，所述栅极结构横跨至少一个所述鳍部，并覆盖所述鳍部的侧壁与顶部；
在所述栅极结构两侧的所述鳍部内形成源区和漏区；
在所述半导体衬底和栅极结构上形成填充层；
在所述填充层内形成第一通孔，所述第一通孔的底部露出至少一个所述鳍部的源区或漏区；
对所述第一通孔底部露出的鳍部上半部分进行处理，以使所述鳍部顶面为光滑规则弧面；
对鳍部上半部分进行所述处理后，去除鳍部上半部分，鳍部下半部分的顶面为光滑规则弧面；
在所述鳍部下半部分上形成半导体材料层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，在所述半导体衬底上形成栅极结构的方法包括：
在所述半导体衬底上形成栅介质材料层和位于栅介质材料层上的栅极材料层；
在所述栅极材料层上形成图案化的第一掩膜层；
以所述图案化的第一掩膜层为掩膜，刻蚀所述栅极材料层和部分厚度的栅介质材料层，形成栅介质层和位于其上的栅极，所述栅极的顶部具有图案化的第一掩膜层，所述栅介质层和位于其上的栅极为栅极结构，未被所述栅极结构覆盖的鳍部侧壁与顶部具有剩余厚度的栅介质材料层。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，对所述第一通孔底部露出的鳍部上半部分进行处理包括：去除覆盖在鳍部上半部分的侧壁处的剩余厚度的栅介质材料层。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，采用气体对所述第一通孔底部露出的鳍部上半部分进行处理，所述气体为C4F8，稀释气体为氩气。
5.如权利要求4所述的鳍式场效应晶体管的形成方法，其特征在于，对所述鳍部上半部分进行处理的工艺条件包括：C4F8的流量为5sccm～200sccm；氩气的流量为10sccm～500sccm；处理压力为：10～200mTorr，处理频率为0.1Hz～1000Hz；源功率为50w～500W；偏置功率为：0～200W；占空比为10％～90％。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述去除鳍部上半部分的方法为湿法腐蚀。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，采用四甲基氢氧化铵溶液进行所述湿法腐蚀，所述四甲基氢氧化铵溶液的质量百分比浓度为5～50％，温度为0℃～150℃。
8.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，形成所述第一通孔之后，且在所述鳍部下半部分表面形成半导体材料层之前，以对所述第一通孔底部露出的鳍部上半部分进行处理和去除所述处理后的鳍部上半部分为一个循环进行重复。
9.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一掩膜层可以为单层结构或多层结构，所述第一掩膜层为单层结构时，所述第一掩膜层为氧化硅层；所述第一掩膜层为双层结构时，所述第一掩膜层的底部为氧化硅层，顶部为氮化硅层。
10.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述在填充层内形成第一通孔的方法包括：
在所述填充层上形成第二掩膜层，所述第二掩膜层内具有贯穿其厚度的开口；
沿所述第二掩膜层的开口刻蚀所述填充层，在所述填充层内形成第一通孔。
11.如权利要求10所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二掩膜层为氧化硅层。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二掩膜层的厚度为100埃～300埃，形成所述第二掩膜层的方法为原子层沉积。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述填充层的材料为有机绝缘涂层、底部抗反射涂层、有机图形涂层或零摩擦碳涂层。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述鳍式场效应晶体管的类型为PMOS时，所述半导体材料层为锗硅；所述鳍式场效应晶体管的类型为NMOS时，所述半导体材料层为碳化硅。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，包括：在所述鳍部下半部分表面形成半导体材料层后，还包括下列步骤：
去除所述填充层，在所述半导体衬底、栅极结构和半导体材料层上形成介质层；
在所述介质层上形成第二通孔，所述第二通孔的底部露出所述半导体材料层；
采用金属层填充所述第二通孔，形成金属插塞。
16.如权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，所述介质层的材料为氧化硅、氮化硅、低k介质层或超低k介质层。
17.如权利要求16所述的鳍式场效应晶体管的形成方法，其特征在于，所述低k介质层的介电常数小于3，所述超低k介质层的介电常数小于2.6。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410233841.7A CN105304488B (zh) | 2014-05-29 | 2014-05-29 | 一种鳍式场效应晶体管的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410233841.7A CN105304488B (zh) | 2014-05-29 | 2014-05-29 | 一种鳍式场效应晶体管的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105304488A CN105304488A (zh) | 2016-02-03 |
| CN105304488B true CN105304488B (zh) | 2018-07-10 |
Family
ID=55201580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410233841.7A Active CN105304488B (zh) | 2014-05-29 | 2014-05-29 | 一种鳍式场效应晶体管的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105304488B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113745108A (zh) * | 2020-05-27 | 2021-12-03 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446974A (zh) * | 2010-10-13 | 2012-05-09 | 台湾积体电路制造股份有限公司 | Finfet及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7518196B2 (en) * | 2005-02-23 | 2009-04-14 | Intel Corporation | Field effect transistor with narrow bandgap source and drain regions and method of fabrication |
| US20060202266A1 (en) * | 2005-03-14 | 2006-09-14 | Marko Radosavljevic | Field effect transistor with metal source/drain regions |
-
2014
- 2014-05-29 CN CN201410233841.7A patent/CN105304488B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102446974A (zh) * | 2010-10-13 | 2012-05-09 | 台湾积体电路制造股份有限公司 | Finfet及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105304488A (zh) | 2016-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10157783B2 (en) | Semiconductor devices, FinFET devices and methods of forming the same | |
| US8603893B1 (en) | Methods for fabricating FinFET integrated circuits on bulk semiconductor substrates | |
| US8753940B1 (en) | Methods of forming isolation structures and fins on a FinFET semiconductor device | |
| US8846513B2 (en) | Semiconductor device comprising replacement gate electrode structures and self-aligned contact elements formed by a late contact fill | |
| US8617940B2 (en) | SOI device with a buried insulating material having increased etch resistivity | |
| CN105097649B (zh) | 半导体结构的形成方法 | |
| CN110098175A (zh) | 半导体器件及其制造方法 | |
| CN103972067A (zh) | 具有取代栅极结构的集成电路及其制造方法 | |
| CN104051333A (zh) | 包含接触结构有形成于接触蚀刻中止层之侧壁上之保护层的半导体装置 | |
| US20230119318A1 (en) | Semiconductor device structure with cap layer | |
| CN103050407B (zh) | 嵌入式晶体管 | |
| CN104752218B (zh) | 半导体器件的形成方法 | |
| CN104517901B (zh) | Cmos晶体管的形成方法 | |
| US11637180B2 (en) | Transistor gate structures and methods of forming the same | |
| CN110880472A (zh) | 具有浅沟槽隔离结构的半导体器件及其制备方法 | |
| TW201924068A (zh) | 具有接觸增強層之ｆｄｓｏｉ半導體裝置及製造方法 | |
| CN107017203A (zh) | 半导体元件的制造方法 | |
| CN105304488B (zh) | 一种鳍式场效应晶体管的形成方法 | |
| US8673696B2 (en) | SOI semiconductor device comprising a substrate diode with reduced metal silicide leakage | |
| US8481374B2 (en) | Semiconductor element comprising a low variation substrate diode | |
| CN105336676B (zh) | 接触插塞的形成方法 | |
| CN106486370A (zh) | 半导体器件的形成方法 | |
| CN104752328B (zh) | 导电插塞的形成方法 | |
| CN110690218A (zh) | 半导体器件及其形成方法 | |
| TWI756018B (zh) | 半導體元件及半導體方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |