CN110690218A - 半导体器件及其形成方法 - Google Patents

半导体器件及其形成方法 Download PDF

Info

Publication number
CN110690218A
CN110690218A CN201810729569.XA CN201810729569A CN110690218A CN 110690218 A CN110690218 A CN 110690218A CN 201810729569 A CN201810729569 A CN 201810729569A CN 110690218 A CN110690218 A CN 110690218A
Authority
CN
China
Prior art keywords
substrate
region
forming
layer
mask layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810729569.XA
Other languages
English (en)
Other versions
CN110690218B (zh
Inventor
周飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201810729569.XA priority Critical patent/CN110690218B/zh
Priority to US16/502,295 priority patent/US11062962B2/en
Publication of CN110690218A publication Critical patent/CN110690218A/zh
Priority to US17/340,620 priority patent/US11658076B2/en
Application granted granted Critical
Publication of CN110690218B publication Critical patent/CN110690218B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823878—Complementary field-effect transistors, e.g. CMOS isolation region manufacturing related aspects, e.g. to avoid interaction of isolation region with adjacent structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/6681—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET using dummy structures having essentially the same shape as the semiconductor body, e.g. to provide stability
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Element Separation (AREA)

Abstract

一种半导体器件及其形成方法，其中半导体器件包括：半导体衬底，所述半导体衬底包括第一区域，所述第一区域包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区，所述第一中间区半导体衬底表面高于第一边缘区半导体衬底表面；位于第一区域中间区半导体衬底表面的多个分立的第一鳍部；位于半导体衬底第一中间区和第二中间区表面的隔离结构，所述隔离结构表面平坦，且覆盖第一鳍部部分侧壁表面。所述半导体器件的自发热效应较小，性能得到提高。

Description

半导体器件及其形成方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种半导体器件及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。器件作为最基本的半导体器件，目前正被广泛应用，传统的平面器件对沟道电流的控制能力变弱，产生短沟道效应而导致漏电流，最终影响半导体器件的电学性能。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有技术形成的半导体器件的性能较差。
发明内容
本发明解决的技术问题是提供一种半导体器件及其形成方法，以提高半导体器件的性能。
为解决上述技术问题，本发明提供一种半导体器件，包括：半导体衬底，所述半导体衬底包括第一区域，所述第一区域包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区，所述第一中间区半导体衬底表面高于第一边缘区半导体衬底表面；位于第一区域中间区半导体衬底表面的多个分立的第一鳍部；位于半导体衬底第一中间区和第二中间区表面的隔离结构，所述隔离结构表面平坦，且覆盖第一鳍部部分侧壁表面。
可选的，所述半导体衬底还包括第二区域，第一区域和第二区域所形成的半导体器件的类型相反；所述半导体器件还包括：位于第二区域半导体衬底表面的若干分立的第二鳍部；所述隔离结构还覆盖第二鳍部部分侧壁表面。
可选的，所述第二鳍部的个数大于1个。
可选的，所述第二区域半导体衬底包括第二中间区和第二边缘区，所述第二中间区半导体衬底表面高于第二边缘区半导体衬底表面。
可选的，所述第一鳍部顶部表面距离第一边缘区半导体衬底表面的距离为1000埃～1500埃。
可选的，所述第一鳍部顶部表面距离第一中间区半导体衬底表面的距离为600埃～900埃
可选的，所述隔离结构顶部表面距离第一边缘区半导体衬底表面的距离为500埃～600埃。
可选的，所述第一区域内所形成的半导体器件的类型相同。
本发明还提供一种半导体器件的形成方法，包括：提供基底，所述基底包括第一区域，所述第一区域包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区；对第一中间区的基底进行第一刻蚀，在第一中间区的基底内形成第一凹槽；形成第一凹槽后，刻蚀第一边缘区的基底，形成第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面，所述第一凹陷与相邻第一凹槽之间的基底以及相邻第一凹陷之间的基底形成第一鳍部，第一凹槽底部、第一凹陷底部和第一鳍部底部的基底形成第一区域半导体衬底；在第一区域半导体衬底表面形成隔离结构，所述隔离结构覆盖第一鳍部部分侧壁表面。
可选的，所述基底还包括第二区域，第一区域和第二区域所形成的半导体器件的类型相反；在所述第二区域基底内形成若干分立的第二鳍部和第二区域半导体衬底；所述隔离结构还覆盖第二鳍部部分侧壁表面。
可选的，所述第二区域半导体衬底包括第二中间区和第二边缘区，所述第二中间区半导体衬底表面高于第二边缘区半导体衬底表面。
可选的，所述第一区域内所形成的半导体器件的类型相同。
可选的，所述第一凹槽的形成方法包括：在所述基底表面形成第一掩膜层，所述第一掩膜层暴露出部分基底表面；以所述第一掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽。
可选的，所述第一掩膜层的形成方法包括：在基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分基底表面；在所述基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，暴露出第一辅助图形层顶部表面；去除所述第一辅助图形层，暴露出部分基底表面，形成所述第一掩膜层。
可选的，形成第一辅助图形层后，形成所述初始第一掩膜层之前，还包括在所述第一辅助图形层侧壁和相邻第一辅助图形层之间形成第二掩膜层，所述第二掩膜层位于基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽；所述第一掩膜层的形成方法包括：在所述基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部表面、第二掩膜层顶部表面和侧壁表面；平坦化所述初始第一掩膜层，暴露出第一辅助图形层顶部表面和第二掩膜层顶部表面；去除所述第一辅助图形层，暴露出部分基底表面和第二掩膜层侧壁表面，形成所述第一掩膜层。
可选的，所述第一辅助图形层的材料包括：无定型碳或无定型硅。
可选的，所述第一凹陷的形成方法包括：在所述第一中间区基底表面形成图形层；在所述第一凹槽内形成第一牺牲层；以所述第一牺牲层和图形层为掩膜，刻蚀第一边缘区域的基底，形成所述第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面。
可选的，所述第一凹陷的形成方法包括：在所述第一凹槽内形成第一牺牲层；以所述第一牺牲层和第二掩膜层为掩膜，刻蚀第一边缘区域的基底，形成所述第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面。
可选的，所述第一牺牲层的形成方法包括：在基底上和第一凹槽内形成第一牺牲材料层，所述第一牺牲材料层还覆盖第二掩膜层侧壁；回刻蚀所述第一牺牲材料层，直至暴露出基底表面，在第一凹槽内形成第一牺牲层。
可选的，所述隔离结构顶部表面距离第一边缘区半导体衬底表面的距离为500埃～600埃。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体器件，半导体衬底包括第一中间区和第一边缘区，第一中间区半导体衬底表面高于第一边缘区半导体衬底表面，第一鳍部位于第一中间区，隔离结构覆盖第一鳍部部分侧壁表面，隔离结构表面平坦，则隔离结构位于第一中间区的厚度较薄，隔离结构位于第一边缘区域的厚度较厚。第一边缘区的隔离结构较厚，能实现第一区域内的半导体器件与周围半导体器件之间的场隔离，第一中间区的隔离结构较薄，覆盖的第一鳍部侧壁较少，第一鳍部上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应，且高于隔离结构的第一鳍部的高度相同，半导体器件性能稳定，所述结构提高了半导体器件的性能。
本发明技术方案提供的半导体器件的形成方法，在基底内形成第一凹槽和第一凹陷从而形成第一区域半导体衬底，所述第一凹陷底部表面低于第一凹槽底部表面，第一凹槽底部和第一凹陷底部有深度差；在第一区域半导体衬底表面形成隔离结构，隔离结构表面平坦，则第一区域半导体衬底表面的隔离结构有高度差，覆盖第一凹陷的隔离结构较厚，覆盖第一凹槽的隔离结构较薄，即第一中间区的隔离结构较薄，第一边缘区的隔离结构较厚。第一边缘区的隔离结构较厚，能实现第一区域内的半导体器件与周围半导体器件之间的场隔离，第一中间区的隔离结构较薄，覆盖的第一鳍部侧壁较少，第一鳍部上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应，且高于隔离结构的第一鳍部的高度相同，半导体器件性能稳定，所述方法提高了半导体器件的性能。
附图说明
图1至图2是一种SRAM器件的结构示意图；
图3至图13是本发明一实施例中半导体器件形成过程的结构示意图。
具体实施方式
正如背景技术所述，现有技术的半导体器件的性能较差。
图1至图2是一种SRAM器件的结构示意图，图2为沿图1中A-A1方向的剖面图，图1是图2的俯视结构示意图，包括：半导体衬底100，位于半导体衬底100上的第一鳍部110、第二鳍部120和第三鳍部130，第二鳍部120位于第一鳍部110和第三鳍部130之间；位于半导体衬底100表面的隔离结构101，所述隔离结构101覆盖第一鳍部110、第二鳍部120和第三鳍部130侧壁；横跨第一鳍部110、第二鳍部120和第三鳍部130的栅极结构，位于栅极结构两侧的源漏掺杂区，位于栅极结构两侧的源漏掺杂区表面的导电结构。
其中，第一鳍部用于形成上拉晶体管，第二鳍部120和第三鳍部130用于形成下拉晶体管，所述上拉晶体管为P型晶体管，所述下拉晶体管为N型晶体管。由于第一鳍部110所形成的晶体管类型和第二鳍部120以及第三鳍部130所形成的晶体管类型不同，不同晶体管类型之间需要场隔离，为了不影响所形成的SRAM器件的性能，隔离结构101的厚度需要较厚，以防止不同晶体管之间漏电。然而，过厚的隔离结构101容易导致散热性能不佳，导致自发热效应严重，进而影响所形成的SRAM器件的性能。
本发明中，通过形成中间区域表面高于边缘区域表面的半导体衬底，在中间区域半导体衬底上形成鳍部，在半导体衬底表面形成覆盖鳍部部分侧壁的隔离结构，所形成的隔离结构中间区域较薄，边缘区域较厚，所述隔离结构边缘区域较厚能实现不同类型半导体器件之间的场隔离；中间区域较薄，覆盖的第一鳍部侧壁较少，能够将中间区鳍部产生的热量迅速传导出去，从而减小器件的自发热效应，所述方法提高了半导体器件的性能。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图3至图13是本发明一实施例中半导体器件形成过程的结构示意图。
请参考图3，提供基底201。
所述基底201包括第一区域A，所述第一区域A包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且围绕所述第一中间区。
所述第一区域A内所形成的半导体器件的类型相同，即第一区域A内所形成的半导体器件均为P型器件或者均为N型器件。
本实施例中，所述基底201的材料为单晶硅。所述基底201还可以是多晶硅或非晶硅。所述基底201的材料还可以为锗、锗化硅、砷化镓等半导体材料。所述基底201还能够是绝缘体上半导体结构，所述绝缘体上半导体结构包括绝缘体及位于绝缘体上的半导体材料层，所述半导体材料层的材料包括硅、锗、硅锗、砷化镓或铟镓砷等半导体材料。
本实施例中，所述基底201还包括第二区域B，所述第二区域B和第一区域A相邻，所述第一区域A和所述第二区域B所形成的半导体器件的类型不同。
第一区域A用于形成P型器件，第二区域B用于形成N型器件；第一区域A用于形成N型器件，第二区域B用于形成P型器件。
本实施例中，所述第一区域A用于形成N型晶体管，第二区域B用于形成P型晶体管。
在一实施例中，所述第二区域B基底包括第二中间区和第二边缘区，述第一边缘区位于所述第一中间区两侧。
本实施例中，所述第二区域B基底201不分区。
本实施例中，所述基底201表面具体保护层202。所述保护层202位于第一区域A和第二区域B的基底201表面。
所述保护层202保护基底201。
所述保护层202的材料包括氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述保护层202的材料为氧化硅。
在一实施例中，所述保护层202的材料为氮化硅。
对第一中间区的基底进行第一刻蚀，在第一中间区的基底内形成第一凹槽。
所述第一凹槽的形成方法包括：在所述基底表面形成第一掩膜层，所述第一掩膜层暴露出部分基底表面；以所述第一掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽。
在一实施例中，所述第一掩膜层的形成方法包括：在基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分基底表面；在所述基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，暴露出第一辅助图形层顶部表面；去除所述第一辅助图形层，暴露出部分基底表面，形成所述第一掩膜层。
本实施例中，在基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分基底表面；形成第一辅助图形层后，在所述第一辅助图形层侧壁和相邻第一辅助图形层之间形成第二掩膜层，所述第二掩膜层位于基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽。具体的形成方法请参考图4至图7。
参考图4，在所述基底201上形成第一辅助图形层203。
具体的，在所述保护层202表面形成第一辅助图形层203。
所述第一辅助图形层203为后续形成第一掩膜层提供辅助，所述第一辅助图形层203为决定了后续形成的第一凹槽的位置和形状。
在同一区域中，相邻第一辅助图形层203之间的距离相等。
本实施例中，所述第一辅助图形层203还位于第二区域B的基底201表面。
所述第一辅助图形层203的形成方法包括：在基底201上形成第一辅助图形化膜(未图示)；在所述第一辅助图形化膜表面形成第二图形化层(未图示)，所述第二图形化层暴露出部分保护层202表面；以所述第二图形化层为掩膜刻蚀所述第一辅助图形化膜，直至暴露出基底201表面，在所述基底201表面形成所述第一辅助图形化层203。
在一实施例中，所述第一辅助图形层203仅位于第一中间区的基底201表面。
在另一实施例中，所述第一辅助图形层203还位于第二区域B的第二中间区的基底201表面。
所述第一辅助图形化膜的材料包括：无定型碳或无定型硅。
本实施例中，所述第一辅助图形化膜的材料为无定型碳。
所述相邻第一辅助图形层203之间的距离决定了后续形成的第一鳍部或第二鳍部的尺寸，且第一辅助图形层203的尺寸决定了后续形成的相邻第一鳍部之间的距离。
参考图5，形成第一辅助图形层203后，在所述第一辅助图形层203侧壁和相邻第一辅助图形层203之间形成第二掩膜层204。
所述第二掩膜层204位于相邻第一辅助图形层203之间和第一辅助图形层203侧壁。
所述第二掩膜层204在为后续形成第一鳍部的掩膜层，且在形成第一凹槽时保护基底表面。
所述第二掩膜层204决定了后续形成的第一鳍部的位置和形状。
所述第二掩膜层204的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
本实施例中，所述第二掩膜层204的材料为：氮化硅。
在一实施例中，所述第二掩膜层204的材料为氮氧化硅。
本实施例中，所述第二掩膜层204还位于第二区域B的基底201表面。
所述第二掩膜层204的形成方法包括：在所述基底上形成初始第二掩膜层(未图示)，所述初始第二掩膜层覆盖保护层202表面以及第一辅助图形层203顶部表面和侧壁表面，且填充满相邻第一辅助图形层203之间的开口；回刻蚀所述初始第二掩膜层，在相邻第一辅助图形层203之间和第一辅助图形层203侧壁形成所述第二掩膜层204。
在一实施例中，所述第二掩膜层204仅位于第二中间区的基底201表面。
在另一实施例中，所述第二掩膜层204还位于第二区域B的第二中间区的基底201表面。
本实施例中，相邻第一辅助图形层203之间距离相等，所述第二掩膜层204在沿平行于基底表面方向和垂直于第一鳍部延伸方向的宽度相等。
在一实施例中，相邻第一辅助图形层203之间距离不相等，所述第二掩膜层204在沿平行于基底表面方向和垂直于鳍部延伸方向的宽度不相等，后续形成的第一鳍部沿平行于基底表面方向和垂直于第一鳍部延伸方向的宽度不相等。
参考图6，形成第二掩膜层204后，在基底201上形成第一掩膜层205，所述第一掩膜层205覆盖保护层202顶部表面和第二掩膜层204侧壁表面，暴露出第二掩膜层204和第一辅助图形层203顶部表面。
所述第二掩膜层204和第一掩膜层205为形成第一凹槽时的掩膜层。
本实施例中，所述第一掩膜层205还位于第二区域B的基底201表面。
所述第一掩膜层205的形成方法包括：在所述基底201表面形成初始第一掩膜层(未图示)，所述初始第一掩膜层覆盖第一辅助图形层203顶部表面、第二掩膜层204顶部表面和侧壁表面；回刻蚀所述初始第一掩膜层，暴露出第一辅助图形层203顶部表面和第二掩膜层204顶部表面，形成所述第一掩膜层205。
所述第一掩膜层205的材料包括：有机材料。
在一实施例中，所述第一掩膜层205仅位于第一中间区的基底201表面。
在另一实施例中，所述第一掩膜层205位于第二区域B的第二中间区的基底201表面。
参考图7，形成第一掩膜层205后，以所述第二掩膜层204和第一掩膜层205为掩膜，刻蚀基底201，在第一中间区基底201内形成第一凹槽207。
所述第一凹槽207底部表面低于基底201顶部表面。
所述第一凹槽207底部表面距离基底201顶部表面的距离为后续形成的第一鳍部的高度。
本实施例中，所述第一凹槽207底部表面距离基底201顶部表面的距离为600埃～900埃。
刻蚀基底201前，还包括：去除基底201表面的第一辅助图形层203和部分保护层202，暴露出部分基底201表面和第二掩膜层204侧壁表面。
本实施例中，仅在第一区域A的第一中间区基底201内形成第一凹槽207，去除第一区域A的基底201表面的第一辅助图形层203和部分保护层202。
在一实施例中，还包括：在第二区域B的第二中间区基底201内形成第二凹槽。
本实施例中，去除第一区域A的第一辅助图形层203后，还包括去除第一区域A内的第二掩膜层204和第一掩膜层205暴露出的保护层202。
去除第一区域A的第一辅助图形层203的工艺为各向异性的干法刻蚀工艺。
本实施例中，去除第一区域A的第一辅助图形层203的干法刻蚀工艺的参数包括：采用的气体包括CF4气体、O2和He气体，CF4气体的流量为20sccm～300sccm，O2的流量为50sccm～800sccm，He的流量为10sccm～60sccm，腔室压强为1mtorr～200mtorr，源射频功率为500瓦～2000瓦，偏置电压为100伏～300伏，时间为20秒～2000秒。
去除第一区域A的第二掩膜层204和第一掩膜层205暴露出的保护层202的工艺为各向异性的干法刻蚀工艺。
本实施例中，去除第一区域A的第一辅助图形层203之前，还包括：在第二区域B的表面形成第三图形化层206，所述第三图形化层206覆盖第二区域B内的第一掩膜层205、第二掩膜层204和第一辅助图形层203的顶部表面。
在一实施例中，不形成所述第三图形化层206，去除第一区域A的第一辅助图形层203的同时，去除第二区域B内的第二辅助图形层203，在第二区域B的第二中间区基底201内形成第二凹槽。
参考图8，形成第一凹槽207后，去除所述第一掩膜层205，暴露出第二掩膜层204顶部和侧壁表面。
本实施例中，去除所述第一掩膜层205前，还包括去除第二区域B上的第三图形化层206。
去除第二区域B上的第三图形化层206的工艺包括灰化工艺或者湿法工艺。
本实施例中，去除所述第一掩膜层205前；还包括：去除第二区域B内的第一辅助图形层203，暴露出第二掩膜层204侧壁表面和保护层202顶部表面。
去除第二区域B内的第一辅助图形化层203的工艺包括干法刻蚀，所述干法刻蚀的参数包括：采用的气体包括CF4气体、O2和He气体，CF4气体的流量为20sccm～300sccm，O2的流量为50sccm～800sccm，He的流量为10sccm～60sccm，腔室压强为1mtorr～200mtorr，源射频功率为500瓦～2000瓦，偏置电压为100伏～300伏，时间为20秒～2000秒。
去除所述第一掩膜层205的工艺为干法刻蚀工艺。
本实施例中，所述灰化工艺的参数包括：采用的气体包括CH4、H2和N2，CH4的流量为15sccm～200sccm，H2的流量为300sccm～900sccm，N2的流量为20sccm～150sccm，源射频功率为800瓦～2200瓦，偏置电压为80伏～200伏，腔室压强为10mtor～2000mtorr，时间为10秒～500秒。
所述第二掩膜层204为后续形成第一鳍部或第二鳍部时的掩膜层。
本实施例中，所述第二掩膜层204还位于第二区域B内。
形成第一凹槽207后，刻蚀第一边缘区的基底，形成第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面，所述第一凹陷与相邻第一凹槽之间的基底以及相邻第一凹陷之间的基底构成第一鳍部，第一凹槽底部、第一凹陷底部和第一鳍部底部的基底构成第一区域半导体衬底。所述第一凹陷的形成方法请参考图9和图10。
参考图9，去除第一掩膜层205后，在第一凹槽207内形成第一牺牲层208。
所述第一牺牲层208在后续形成第一凹陷时保护第一凹槽底部的基底201。
所述第一牺牲层208的材料为有机材料。
所述第一牺牲层208的形成方法包括：在基底201上和第一凹槽207内形成第一牺牲材料层(未图示)，所述第一牺牲材料层还覆盖第二掩膜层204侧壁和顶部表面；回刻蚀所述第一牺牲材料层，直至暴露出基底201上的保护层202表面，在第一凹槽207内形成所述第一牺牲层208。
本实施例中，仅在第一区域A的第一中间区形成第一牺牲层208.
在一实施例中，在第二区域B的第二中间区形成有第二凹槽，则在第一凹槽207内形成第一牺牲层208的同时，在第二凹槽内形成第二牺牲层。
参考图10，以所述第一牺牲层208和第二掩膜层204为掩膜，刻蚀第一边缘区的基底201，形成所述第一凹陷209，所述第一凹陷209底部表面低于第一凹槽207底部表面。
所述第一凹陷209与相邻第一凹槽207之间的基底201以及相邻第一凹槽207之间的基底201构成第一鳍部211；第一凹槽207底部、第一凹陷209底部和第一鳍部211底部的基底201构成第一区域半导体衬底。
所述第一区域A的半导体衬底位于第一中间区的表面高于位于第一边缘区的表面。
所述第一中间区的半导体衬底表面高于第一边缘区的半导体衬底表面，后续形成的隔离结构覆盖第一中间区域的半导体衬底表面，第一边缘区的隔离结构厚度较厚，能够实现不同类型半导体器件之间的场隔离；位于第一中间区的隔离结构厚度较薄，后续形成的第一鳍部位于第一中间区，第一鳍部上形成的半导体器件距离基底较近，容易让热量向基底传导，散热较快，从而减小半导体器件的自发热效应，且高于隔离结构的第一鳍部的高度相同，半导体器件性能稳定，所述结构提高了半导体器件的性能。
所述第一区域A的半导体衬底位于第一中间区的表面与位于第一边缘区的表面的高度差为400埃～600埃。
所述第一鳍部211顶部表面距离第一边缘区半导体衬底表面的距离为1000埃～1500埃。
所述第一鳍部211顶部表面距离第一中间区半导体衬底表面的距离为第一鳍部的高度，所述距离为600埃～900埃。
本实施例中，还包括第二区域B，第二区域B上具有第二掩膜层204，以所述第一牺牲层208和第二掩膜层204为掩膜，刻蚀第一边缘区的基底201的同时，也刻蚀第二区域B内的基底201，在第二区域B内形成第二凹陷210。
所述相邻第二凹陷210之间的基底201构成第二鳍部212。
所述第二区域B内第二鳍部212底部的基底201和第二凹陷底部的基底201构成第二区域半导体衬底。
本实施例中，第二鳍部212底部表面和第二凹陷底部表面齐平，则第二区域B的半导体衬底为平面结构。
本实施例中，所述第一凹陷209和第二凹陷在同一工艺步骤中形成，所述第一凹陷209底部表面和第二凹陷210底部表面齐平。
在一实施例中，所述第二区域B包括第二中间区和第二边缘区，在所述第二区域B的第二中间区形成第二凹槽；在所述第二凹槽内形成第二牺牲层；所述第二掩膜层204还位于第二区域B上，以所述第一牺牲层208和第二掩膜层204为掩膜，刻蚀第一边缘区的基底201的同时，在第二区域B内，以第二牺牲层208和位于第二区域B上的第二掩膜层204为掩膜，刻蚀第二区域B内第二边缘区的基底201，在第二区域B内形成第二凹陷210。
所述第二凹陷与相邻第二凹槽之间的基底201以及相邻第二凹槽之间的基底201构成第二鳍部212。
所述第二区域B内的第二凹槽底部、第二凹陷底部和第二鳍部底部的基底201构成第二区域半导体衬底。
所述第二区域A的半导体衬底位于第二中间区的表面高于位于第二边缘区的表面。
第二鳍部的高度为第二凹陷底部表面到基底201顶部表面的距离，所述距离过大时，在刻蚀形成第二凹陷和第二鳍部时，靠近第二区域边缘区的第二鳍部形状有待改善，为保证形成的第二鳍部形貌良好，常用的方法是在所需形成的第二鳍部外另外形成一个牺牲鳍部，形成所需的第二鳍部和牺牲鳍部后，去除牺牲鳍部，从而形成需要的第二鳍部。
本实施例中，以所述第二鳍部212的个数为一个为例进行说明，为保证第二鳍部的形貌，首先形成两个第二鳍部212。
本实施例中，所述第二鳍部的形成方法包括：所述第一辅助图形层203还位于第二区域B的基底上(参考图7)；所述第二区域B内的第二掩膜层204位于第二区域B内的第一辅助图形层203两侧；以第一牺牲层208和第二掩膜层为掩膜，刻蚀第一边缘区的基底201的同时，刻蚀第二区域B内的基底201，形成所述第二凹陷210，所述相邻第二凹陷210之间的基底201构成第二鳍部212和牺牲鳍部213，位于第二区域B内边缘部分的鳍部为牺牲鳍部213。
参考图11，形成第二凹陷210后，去除第二区域B内边缘部分的牺牲鳍部213。
去除第二区域B内边缘部分的牺牲鳍部213的方法包括：在半导体衬底上形成掩膜层(未图示)，所述掩膜层覆盖第一区域A内的第二掩膜层204侧壁和顶部表面、第二区域B内第二鳍部212顶部的第二掩膜层204顶部和侧壁表面，填充满第一凹陷209和第二凹陷210，暴露出第二区域B内边缘部分的牺牲鳍部213顶部的第二掩膜层204的顶部表面；以所述掩膜层为掩膜，刻蚀所述牺牲鳍部213，形成凹槽，所述凹槽底部表面和第二区域B内的半导体衬底表面齐平。
形成凹槽后，去除所述掩膜层。
所述掩膜层的材料包括有机材料。
去除所述掩膜层的工艺包括灰化工艺。
参考图12，去除第二区域B内边缘部分的牺牲鳍部213后，去除第一牺牲层208，暴露出第一鳍部211的侧壁表面、第二鳍部212侧壁表面以及半导体衬底200顶部表面。
本实施例中，去除第一牺牲层208的工艺为灰化工艺，所述灰化工艺的参数包括：采用的气体包括N2和H2，N2的流量为2000sccm～4000sccm，H2的流量为300sccm～1000sccm，腔室压强为200mtorr～900mtorr，源射频功率为1000瓦～2700瓦，温度为100摄氏度～350摄氏度。
本实施例中，去除掩膜层的同时去除第一牺牲层208。
参考图13，在第一区域A的半导体衬底表面形成隔离结构220，所述隔离结构220覆盖第一鳍部211部分侧壁表面。
所述隔离结构220还位于第二区域B的半导体衬底表面，覆盖部分第二鳍部212侧壁。
所述隔离结构220的形成步骤包括：在所述半导体衬底200上形成初始隔离膜(未图示)，所述初始隔离膜覆盖第一鳍部211顶部和第二鳍部212顶部的第二掩膜层204顶部表面；平坦化所述初始隔离膜，直至暴露出第一鳍部211和第二鳍部212顶部表面；回刻蚀所述初始隔离膜，形成隔离结构220。
所述隔离结构220顶部表面距离第一边缘区半导体衬底表面的距离为500埃～600埃。
第一区域A和第二区域B所形成的半导体器件的类型不同，由于第一区域A半导体衬底包括第一中间区和第一边缘区，第一中间区半导体衬底表面高于第一边缘区半导体衬底表面，第一鳍部位于第一中间区，隔离结构220覆盖第一鳍部部分侧壁表面，则隔离结构覆盖第一中间区半导体衬底表面，且隔离结构位于第一中间区的厚度较薄，隔离结构位于第一边缘区域的厚度较厚。第一边缘区的隔离结构较厚，能够很好的隔离第一区域A和第二区域B，第一中间区的隔离结构较薄，覆盖的第一鳍部211侧壁较少，第一鳍部21上形成的半导体器件距离半导体衬底较近，容易让热量向半导体衬底传导，散热较快，从而减小半导体器件的自发热效应，且高于隔离结构的第一鳍部的高度相同，半导体器件性能稳定，从而提高了半导体器件的性能。
所述初始隔离膜的材料包括氧化硅或氮化硅。
在本实施例中，所述初始隔离膜的材料为氧化硅。所述初始隔离膜的形成工艺为流体化学气相沉积工艺(Flowable Chemical Vapor Deposition，简称FCVD)。所述流体化学气相沉积的工艺方法包括：在所述半导体衬底200上形成含硅的前驱体，所述含硅的前驱体填充所述第一凹槽207、第一凹陷209、第二凹陷209，覆盖第一鳍部211顶部和侧壁以及第二鳍部212顶部和侧壁；对所述含硅的前驱体进行氧化处理形成初始隔离材料膜(图未示)；对所述初始隔离材料膜进行退火处理形成初始隔离膜。
在其他实施例中，所述初始隔离膜还能够采用等离子体增强化学气相沉积工艺(PECVD)或者高深宽比化学气相沉积工艺(HARP)。
在一实施例中，形成第二鳍部212和牺牲鳍部213后，在半导体衬底200表面形成隔离结构，所述隔离结构220覆盖部分第一鳍部211侧壁表面和部分第二鳍部212侧壁表面。
形成隔离结构220前，还包括去除第一牺牲层208和第一鳍部211顶部的第二掩膜层204和保护层202，去除第二区域B内牺牲鳍部213、第二区域B内第二掩膜层204和第二鳍部212顶部的保护层202，暴露出第二鳍部212的顶部表面。
所述隔离结构220形成方法包括：在半导体衬底200上形成第一隔离膜(未图示)，所述第一隔离膜填充满第一凹陷和第二凹陷，覆盖第二掩膜层204的顶部表面和侧壁表面以及第一牺牲层的顶部表面；平坦化所述第一隔离膜，直至暴露出第一鳍部211和第二鳍部212的顶部表面，形成在半导体衬底上第一隔离层，所述第一隔离层覆盖第一鳍部211和第二鳍部212侧壁；在所述第一隔离层表面形成图形化层(未图示)，所述图形化层暴露出第一隔离层表面和第二区域B最边缘部分的第二鳍部212顶部表面，以所述图形化层为掩膜，刻蚀第一隔离层和第二区域B最边缘部分的第二鳍部212，直至暴露出半导体衬底200顶部表面；刻蚀第一隔离层和第二区域B最边缘部分的第二鳍部212后，去除第一牺牲层208，暴露出第一鳍部211的顶部和部分侧壁表面；去除第一牺牲层208后，在所述半导体衬底上形成第二隔离膜(未图示)，所述第二隔离膜覆盖第一隔离层顶部表面、第一鳍部211侧壁和顶部表面以及第二区域B最边缘部分的半导体衬底表面；平坦化所述第二隔离膜，直至暴露出第一鳍部顶部表面和第二鳍部顶部表面；回刻蚀所述第二隔离膜和第一隔离层，形成所述隔离结构220。
本实施例还提供一种半导体器件，参考图13，包括：半导体衬底200，所述半导体衬底200包括第一区域A，所述第一区域A包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区，所述第一中间区半导体衬底200表面高于第一边缘区半导体衬底200表面；位于第一中间区半导体衬底200表面的多个分立的第一鳍部211；位于半导体衬底200第一中间区和第二中间区表面的隔离结构220，所述隔离结构220覆盖第一鳍部211部分侧壁表面。
所述第一区域A内所形成的半导体器件的类型相同。
所述半导体衬底200还包括第二区域B，第一区域A和第二区域B所形成的半导体器件的类型相反；所述半导体器件还包括：位于第二区域B半导体衬底200表面的若干分立的第二鳍部212；所述隔离结构220还覆盖第二鳍部212部分侧壁表面。
所述第二鳍部212的个数大于1个时，所述第二区域B半导体衬底200包括第二中间区和第二边缘区，所述第二中间区半导体衬底200表面高于第二边缘区半导体衬底200表面。
所述第一鳍部211顶部表面距离第一边缘区半导体衬底200表面的距离为1000埃～1500埃。
所述第一鳍部211顶部表面距离第一中间区半导体衬底200表面的距离为600埃～900埃
所述隔离结构220顶部表面距离第一边缘区半导体衬底200表面的距离为500埃～600埃。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体器件，其特征在于，包括：
半导体衬底，所述半导体衬底包括第一区域，所述第一区域包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区，所述第一中间区半导体衬底表面高于第一边缘区半导体衬底表面；
位于第一中间区半导体衬底表面的多个分立的第一鳍部；
位于半导体衬底第一中间区和第二中间区表面的隔离结构，所述隔离结构表面平坦，且覆盖第一鳍部部分侧壁表面。
2.根据权利要求1所述的半导体器件，其特征在于，所述半导体衬底还包括第二区域，第一区域和第二区域所形成的半导体器件的类型相反；所述半导体器件还包括：位于第二区域半导体衬底表面的若干分立的第二鳍部；所述隔离结构还覆盖第二鳍部部分侧壁表面。
3.根据权利要求1所述的半导体器件，其特征在于，所述第二鳍部的个数大于1个。
4.根据权利要求3所述的半导体器件，其特征在于，所述第二区域半导体衬底包括第二中间区和第二边缘区，所述第二中间区半导体衬底表面高于第二边缘区半导体衬底表面。
5.根据权利要求1所述的半导体器件，其特征在于，所述第一鳍部顶部表面距离第一边缘区半导体衬底表面的距离为1000埃～1500埃。
6.根据权利要求5所述的半导体器件，其特征在于，所述第一鳍部顶部表面距离第一中间区半导体衬底表面的距离为600埃～900埃。
7.根据权利要求5所述的半导体器件，其特征在于，所述隔离结构顶部表面距离第一边缘区半导体衬底表面的距离为500埃～600埃。
8.根据权利要求1所述的半导体器件，其特征在于，所述第一区域内所形成的半导体器件的类型相同。
9.一种半导体器件的形成方法，其特征在于，包括：
提供基底，所述基底包括第一区域，所述第一区域包括第一中间区和第一边缘区，所述第一边缘区与第一中间区相邻，且所述第一边缘区围绕所述第一中间区；
对第一中间区的基底进行第一刻蚀，在第一中间区的基底内形成第一凹槽；
形成第一凹槽后，刻蚀第一边缘区的基底，形成第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面，所述第一凹陷与相邻第一凹槽之间的基底以及相邻第一凹陷之间的基底形成第一鳍部，第一凹槽底部、第一凹陷底部和第一鳍部底部的基底形成第一区域半导体衬底；
在第一区域半导体衬底表面形成隔离结构，所述隔离结构覆盖第一鳍部部分侧壁表面。
10.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述基底还包括第二区域，第一区域和第二区域所形成的半导体器件的类型相反；在所述第二区域基底内形成若干分立的第二鳍部和第二区域半导体衬底；所述隔离结构还覆盖第二鳍部部分侧壁表面。
11.根据权利要求10所述的半导体器件的形成方法，其特征在于，所述第二区域半导体衬底包括第二中间区和第二边缘区，所述第二中间区半导体衬底表面高于第二边缘区半导体衬底表面。
12.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述第一区域内所形成的半导体器件的类型相同。
13.根据权利要求12所述的半导体器件的形成方法，其特征在于，所述第一凹槽的形成方法包括：在所述基底表面形成第一掩膜层，所述第一掩膜层暴露出部分基底表面；以所述第一掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽。
14.根据权利要求13所述的半导体器件的形成方法，其特征在于，所述第一掩膜层的形成方法包括：在基底上形成第一辅助图形层，所述第一辅助图形层覆盖部分基底表面；在所述基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部和侧壁；回刻蚀所述初始第一掩膜层，暴露出第一辅助图形层顶部表面；去除所述第一辅助图形层，暴露出部分基底表面，形成所述第一掩膜层。
15.根据权利要求14所述的半导体器件的形成方法，其特征在于，形成第一辅助图形层后，形成所述初始第一掩膜层之前，还包括：在所述第一辅助图形层侧壁和相邻第一辅助图形层之间形成第二掩膜层，所述第二掩膜层位于基底表面，覆盖第一辅助图形层侧壁表面；以第一掩膜层和所述第二掩膜层为掩膜刻蚀所述基底，在第一中间区的基底内形成第一凹槽；所述第一掩膜层的形成方法包括：在所述基底表面形成初始第一掩膜层，所述初始第一掩膜层覆盖第一辅助图形层顶部表面、第二掩膜层顶部表面和侧壁表面；平坦化所述初始第一掩膜层，暴露出第一辅助图形层顶部表面和第二掩膜层顶部表面；去除所述第一辅助图形层，暴露出部分基底表面和第二掩膜层侧壁表面，形成所述第一掩膜层。
16.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第一辅助图形层的材料包括：无定型碳或无定型硅。
17.根据权利要求14所述的半导体器件的形成方法，其特征在于，所述第一凹陷的形成方法包括：在所述第一中间区基底表面形成图形层；在所述第一凹槽内形成第一牺牲层；以所述第一牺牲层和图形层为掩膜，刻蚀第一边缘区域的基底，形成所述第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面。
18.根据权利要求15所述的半导体器件的形成方法，其特征在于，所述第一凹陷的形成方法包括：在所述第一凹槽内形成第一牺牲层；以所述第一牺牲层和第二掩膜层为掩膜，刻蚀第一边缘区域的基底，形成所述第一凹陷，所述第一凹陷底部表面低于第一凹槽底部表面。
19.根据权利要求18所述的半导体器件的形成方法，其特征在于，所述第一牺牲层的形成方法包括：在基底上和第一凹槽内形成第一牺牲材料层，所述第一牺牲材料层还覆盖第二掩膜层侧壁；回刻蚀所述第一牺牲材料层，直至暴露出基底表面，在第一凹槽内形成第一牺牲层。
20.根据权利要求9所述的半导体器件的形成方法，其特征在于，所述隔离结构顶部表面距离第一边缘区半导体衬底表面的距离为500埃～600埃。
CN201810729569.XA 2018-07-05 2018-07-05 半导体器件及其形成方法 Active CN110690218B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201810729569.XA CN110690218B (zh) 2018-07-05 2018-07-05 半导体器件及其形成方法
US16/502,295 US11062962B2 (en) 2018-07-05 2019-07-03 Semiconductor device and fabrication method thereof
US17/340,620 US11658076B2 (en) 2018-07-05 2021-06-07 Semiconductor device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810729569.XA CN110690218B (zh) 2018-07-05 2018-07-05 半导体器件及其形成方法

Publications (2)

Publication Number Publication Date
CN110690218A true CN110690218A (zh) 2020-01-14
CN110690218B CN110690218B (zh) 2022-07-05

Family

ID=69102319

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810729569.XA Active CN110690218B (zh) 2018-07-05 2018-07-05 半导体器件及其形成方法

Country Status (2)

Country Link
US (2) US11062962B2 (zh)
CN (1) CN110690218B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11264268B2 (en) * 2018-11-29 2022-03-01 Taiwan Semiconductor Mtaiwananufacturing Co., Ltd. FinFET circuit devices with well isolation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN105336584A (zh) * 2014-08-05 2016-02-17 三星电子株式会社 细微图案化方法以及利用该方法制造半导体器件的方法
CN106057892A (zh) * 2015-04-02 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN106057869A (zh) * 2015-04-15 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN106206576A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 包括应力诱导层的集成电路（ic）器件
CN107393921A (zh) * 2016-05-17 2017-11-24 三星电子株式会社 半导体器件及其制造方法
US9991131B1 (en) * 2017-02-27 2018-06-05 Globalfoundries Inc. Dual mandrels to enable variable fin pitch

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105097686B (zh) * 2014-04-25 2018-04-13 中芯国际集成电路制造(上海)有限公司 鳍片式场效应晶体管及其制造方法
KR102235614B1 (ko) * 2014-09-17 2021-04-02 삼성전자주식회사 집적회로 소자 및 그 제조 방법
US10396000B2 (en) * 2015-07-01 2019-08-27 International Business Machines Corporation Test structure macro for monitoring dimensions of deep trench isolation regions and local trench isolation regions
CN108933105B (zh) * 2017-05-24 2020-11-03 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
US10685966B2 (en) * 2018-05-16 2020-06-16 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuits with contacting gate structures
US11164746B2 (en) * 2018-06-26 2021-11-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing semiconductor devices and a semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103515390A (zh) * 2012-06-29 2014-01-15 台湾积体电路制造股份有限公司 包括具有不同鳍轮廓的finfet的集成电路
CN105336584A (zh) * 2014-08-05 2016-02-17 三星电子株式会社 细微图案化方法以及利用该方法制造半导体器件的方法
CN106057892A (zh) * 2015-04-02 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN106057869A (zh) * 2015-04-15 2016-10-26 三星电子株式会社 半导体器件及其制造方法
CN106206576A (zh) * 2015-05-28 2016-12-07 三星电子株式会社 包括应力诱导层的集成电路（ic）器件
CN107393921A (zh) * 2016-05-17 2017-11-24 三星电子株式会社 半导体器件及其制造方法
US9991131B1 (en) * 2017-02-27 2018-06-05 Globalfoundries Inc. Dual mandrels to enable variable fin pitch

Also Published As

Publication number Publication date
US20210296186A1 (en) 2021-09-23
US20200013683A1 (en) 2020-01-09
CN110690218B (zh) 2022-07-05
US11658076B2 (en) 2023-05-23
US11062962B2 (en) 2021-07-13

Similar Documents

Publication Publication Date Title
US10177146B2 (en) Semiconductor structure with improved punch-through and fabrication method thereof
US11049973B2 (en) Semiconductor device and fabrication method thereof
CN107785315B (zh) 半导体结构的形成方法
CN109979986B (zh) 半导体器件及其形成方法
CN111900088B (zh) 半导体器件及其形成方法
US11955550B2 (en) Semiconductor device
US11742414B2 (en) Semiconductor device with fins
CN107799462B (zh) 半导体结构的形成方法
CN110690218B (zh) 半导体器件及其形成方法
US20230118901A1 (en) Semiconductor device
CN108573870B (zh) 鳍式场效应管及其形成方法
CN111769046B (zh) 半导体结构及其形成方法
CN110556338B (zh) 半导体器件及其形成方法
CN109887845B (zh) 半导体器件及其形成方法
CN108155100B (zh) 半导体器件的形成方法
CN108155148B (zh) 半导体结构的形成方法
US10651092B2 (en) Semiconductor device and fabrication method thereof
CN112928024B (zh) 半导体结构及其形成方法
CN112928023B (zh) 半导体结构及其形成方法
US11482603B2 (en) Semiconductor device and fabrication method thereof
CN113113486B (zh) 半导体器件及其形成方法
CN113113485B (zh) 半导体器件及其形成方法
CN107492501B (zh) 鳍式场效应管的形成方法
CN109994548B (zh) 半导体结构及其形成方法
CN113497034A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant