CN106057892A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN106057892A
CN106057892A CN201610202916.4A CN201610202916A CN106057892A CN 106057892 A CN106057892 A CN 106057892A CN 201610202916 A CN201610202916 A CN 201610202916A CN 106057892 A CN106057892 A CN 106057892A
Authority
CN
China
Prior art keywords
active fin
fin
isolation layer
active
device isolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610202916.4A
Other languages
English (en)
Other versions
CN106057892B (zh
Inventor
金柱然
尹钟密
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN106057892A publication Critical patent/CN106057892A/zh
Application granted granted Critical
Publication of CN106057892B publication Critical patent/CN106057892B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823406—Combination of charge coupled devices, i.e. CCD, or BBD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

本发明公开了一种半导体器件及其制造方法，其可提高高集成度集成电路器件中的多栅极晶体管的操作性能。该半导体器件包括在半导体衬底的第一区上突出并且沿着第一方向延伸的第一有源鳍单元。第一有源鳍单元包括具有左轮廓和右轮廓的至少一个第一有源鳍，所述左轮廓和右轮廓关于在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面的第一中心线彼此对称。第二有源鳍单元在半导体衬底的第二区上突出，并且包括两个第二有源鳍，每个第二有源鳍具有左轮廓和右轮廓，所述左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称。

Description

半导体器件及其制造方法
相关申请的交叉引用
本申请要求于2015年4月2日在韩国知识产权局提交的韩国专利申请No.10-2015-0046860的利益，该韩国专利申请的公开以引用方式全文并入本文中。
技术领域
本文中示例性地描述的实施例涉及半导体器件，并且更具体地说，涉及包括有源鳍的半导体器件及其制造方法。
背景技术
近年来，半导体器件的缩小快速地发展。另外，由于半导体器件不仅需要高操作速度而且需要精确操作，已多方面地进行研究以优化包括在半导体器件中的晶体管的结构。具体地说，提出了多栅极晶体管作为用于增大集成电路(IC)器件的密度的缩放技术。在多栅极晶体管中，有源鳍形成在衬底上，并且栅极形成在有源鳍上。由于多栅极晶体管使用三维(3D)沟道，因此容易缩放多栅极晶体管。另外，即使栅极长度不增大，也可提高电流控制能力。此外，可有效地抑制由于漏极电压可影响沟道区的电势的短沟道效应(SCE)。
发明内容
本文中示例性地描述的实施例针对一种具有提高高集成度集成电路(IC)器件中的多栅极晶体管的操作性能的结构的半导体器件、以及一种制造该半导体器件的方法。
根据一个实施例，提供了一种包括半导体衬底的半导体器件。第一有源鳍单元在半导体衬底的第一区上突出，并且沿着第一方向延伸。第一有源鳍单元包括至少一个第一有源鳍，它们中的每一个具有关于第一中心线彼此对称的左轮廓和右轮廓，所述第一中心线在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面。第二有源鳍单元在半导体衬底的第二区上突出，并且沿着第一方向延伸。第二有源鳍单元包括两个第二有源鳍，它们中的每一个具有关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称的左轮廓和右轮廓。第一有源鳍和第二有源鳍中的每一个包括由器件隔离层包围的下有源鳍和从器件隔离层突出的上有源鳍。将第一中心线和第二中心线中的每一个限定为与下有源鳍的在半导体衬底的顶表面以上的相同高度处的左点和右点大致等距地布置的直线。
根据另一实施例，提供了一种包括半导体衬底的半导体器件。第一有源鳍单元在半导体衬底的第一区上突出，并且沿着第一方向延伸。第一有源鳍单元包括一个第一有源鳍，该第一有源鳍具有关于第一中心线对称的左轮廓和右轮廓，所述第一中心线在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面。第二有源鳍单元在半导体衬底的第二区上突出，并且沿着第一方向延伸。第二有源鳍单元包括两个第二有源鳍，它们中的每一个具有关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线不对称的左轮廓和右轮廓。第三有源鳍单元在半导体衬底的第三区上突出，并且沿着第一方向延伸。第三有源鳍单元包括至少一个第三有源鳍，它们中的每一个具有关于在所述切割表面上垂直于半导体衬底的顶表面的第三中心线对称的左轮廓和右轮廓。第一有源鳍、第二有源鳍和第三有源鳍中的每一个包括由器件隔离层包围的下有源鳍和从器件隔离层突出的上有源鳍。将第一中心线、第二中心线和第三中心线中的每一个限定为与下有源鳍的在半导体衬底的顶表面以上的相同高度处的左点和右点大致等距地布置的直线。
根据另一实施例，提供了一种制造半导体器件的方法。所述方法包括：在半导体衬底上形成多个牺牲层图案。所述牺牲层图案沿着第一方向延伸，并且沿着垂直于第一方向的第二方向布置。在牺牲层图案中的每一个的两个侧壁上布置间隔件，然后去除牺牲层图案。通过利用间隔件作为掩模蚀刻半导体衬底来形成多个第一沟槽和多个有源鳍。形成第一绝缘层以填充第一沟槽和覆盖有源鳍，并且随后将其平面化。通过利用覆盖第一绝缘层的预定区和有源鳍的光掩模图案来蚀刻第一绝缘层、有源鳍和半导体衬底，从而形成多个第二沟槽。通过第二沟槽限定包括一个第一有源鳍或者至少三个有源鳍的第一有源鳍单元和包括两个第二有源鳍的第二有源鳍单元。形成第二绝缘层以填充第二沟槽并覆盖有源鳍和第一绝缘层，然后将其平面化。通过蚀刻第一绝缘层和第二绝缘层的一些部分使有源鳍的上部突出。第一有源鳍单元的至少一个第一有源鳍突出，以使得第一有源鳍的左轮廓和右轮廓关于第一中心线彼此对称，所述第一中心线在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面。第二有源鳍单元的所述两个第二有源鳍中的每一个突出，以使得第二有源鳍中的每一个的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称。
根据另一实施例，提供了一种制造半导体器件的方法。所述方法包括：在半导体衬底上形成多个牺牲层图案。所述牺牲层图案沿着第一方向延伸，并且沿着垂直于第一方向的第二方向布置。在牺牲层图案中的每一个的两个侧壁上布置间隔件，然后去除牺牲层图案。通过利用间隔件作为掩模蚀刻半导体衬底来形成多个第一沟槽和多个有源鳍。形成第一绝缘层以填充第一沟槽和覆盖有源鳍，并且随后将其平面化。通过利用覆盖第一绝缘层的预定区和有源鳍的光掩模图案来蚀刻第一绝缘层、有源鳍和半导体衬底，从而形成多个第二沟槽。通过第二沟槽限定包括一个第一有源鳍的第一有源鳍单元、包括两个第二有源鳍的第二有源鳍单元和包括至少三个第三有源鳍的第三有源鳍单元。形成第二绝缘层以填充第二沟槽，并且覆盖有源鳍和第一绝缘层，然后将其平面化。通过蚀刻第一绝缘层和第二绝缘层的一些部分使有源鳍的上部突出。第一有源鳍单元的第一有源鳍突出以使得第一有源鳍的左轮廓和右轮廓关于在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面的第一中心线彼此对称。第二有源鳍单元的所述两个第二有源鳍中的每一个突出以使得第二有源鳍中的每一个的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称。第三有源鳍单元的第三有源鳍中的至少一个突出以使得所述至少一个第三有源鳍的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第三中心线彼此对称。
附图说明
将从以下结合附图的详细描述中更加清楚地理解本发明的示例性实施例，附图中：
图1是根据示例性实施例的半导体器件的透视图；
图2是沿着图1所示的半导体器件的线I-I'截取的剖视图；
图3A和图3B是图2所示的半导体器件的区M1和M2的放大视图；
图4A和图4B是图2所示的半导体器件的区M1和M2的放大视图；
图4C是用于说明平均坡度的概念示图；
图5A和图5B是图2所示的半导体器件的区M1和M2的放大视图；
图5C是用于说明平均曲率的概念示图；
图6A和图6B是图2所示的半导体器件的第一器件隔离层和外侧第二器件隔离层的放大视图；
图7是图2所示的半导体器件的第一区的最外侧有源鳍的剖视图；
图8是根据示例性实施例的半导体器件的剖视图，其对应于图2所示的半导体器件的剖视图；
图9A至图9C是图8所示的半导体器件的区M3的放大视图；
图10是根据示例性实施例的半导体器件的剖视图，其对应于图2所示的半导体器件的剖视图；
图11是根据示例性实施例的半导体器件的透视图；
图12A是沿着图11所示的半导体器件的部分II-II'截取的剖视图；
图12B是沿着图11所示的半导体器件的部分III-III'截取的剖视图；
图13A至图20B是根据示例性实施例的制造图1所示的半导体器件的工艺的平面视图和剖视图，其中图13A、图14A、图15A、图16A、图17A、图18A、图19A和图20A是图1所示的半导体器件的平面视图，而图13B、图14B、图15B、图16B、图17B、图18B、图19B和图20B是对应于图2所示的半导体器件的剖视图的剖视图，它们分别是沿着图13A、图14A、图15A、图16A、图17A、图18A、图19A和图20A所示的部分IV-IV'截取的剖视图；
图21和图22分别是根据示例性实施例的半导体器件的电路图和示意布局；
图23和图24是包括根据示例性实施例的半导体器件的电子系统的框图；以及
图25和图26是应用了根据示例性实施例的半导体器件的电子系统的示意图。
具体实施方式
如本文所用，术语“和/或”包括相关所列项之一或多个的任何和所有组合。当诸如“中的至少一个”的表达出现于元件的列表之后时，更改元件的整个列表而不是更改列表中的单独的元件。
现在，将在下文中参照附图更完全地描述本发明的概念的示例性实施例。然而，下面描述的实施例可按照不同的形式实现，并且不应理解为限于本文阐述的本公开。相反，提供这些实施例以使得本公开将是彻底和完整的，并且将把本发明的概念的范围完全传递给本领域技术人员之一。
本文中可使用诸如“在……之上”、“上”、“在……下方”、“下”、“左”、“右”等的空间相对术语以描述附图中所示的一个元件或特征与另一(其他)元件或特征的关系。应该理解，空间相对术语旨在涵盖使用或操作中的器件的除图中所示的取向之外的不同取向。例如，如果图中的器件颠倒，则被描述为“在其它元件或特征之上”的元件将因此被取向为“在其它元件或特征下方”。因此，空间相对术语“在……之上”可涵盖“在……之上”和“在……下方”这两个取向。元件可按照其它方式取向(旋转90度或处于其它取向)，并且可相应地解释本文所用的空间相对描述语。
应该理解，当元件或层被称作“位于”另一元件或层“上”或者“连接至”另一元件或层时，其可直接位于所述另一元件或层上或者直接连接至所述另一元件或层，或者第三元件或层可介于其间。在附图中，为了清楚起见，可夸大层和区的厚度。为了简明起见，省略了对与本发明的概念的实施例无关的组件和加工技术的描述。相同的参考标号始终指代相同的元件。本文使用的用于描述本发明的概念的实施例的术语不旨在限制本发明的概念的范围。
图1是根据示例性实施例的半导体器件100的透视图，图2是沿着图1所示的半导体器件100的线I-I'截取的剖视图。
参照图1和图2，根据当前实施例的半导体器件100可包括半导体衬底101、器件隔离层(例如，第一器件隔离层120a以及第二器件隔离层120b1和120b2)和有源鳍(例如，第一有源鳍110a和第二有源鳍110b)。虽然半导体器件100可包括栅极结构，其可覆盖第一有源鳍110a和第二有源鳍110b的一些部分并且沿着一个方向(例如，沿着“y”方向)延伸，但是为了简明起见省略了栅极结构的示出。
半导体衬底101可包括第一区A和第二区B。第一有源鳍110a和第二有源鳍110b可沿着第一方向(例如，沿着“x”方向)在半导体衬底101上延伸，并且由第一器件隔离层120a以及第二器件隔离层120b1和120b2限定。
在一个实施例中，半导体衬底101可设为基于硅的衬底，诸如块晶圆(bulk wafer)或绝缘体上硅(SOI)晶圆。在其它实施例中，半导体衬底101可包括诸如锗(Ge)的IV族半导体、诸如硅锗(SiGe)或碳化硅(SiC)的IV-IV族化合物半导体、或者诸如砷化镓(GaAs)、砷化铟(InAs)或磷化铟(InP)的III-V族化合物半导体。在其它实施例中，半导体衬底101可设为SiGe晶圆、外延晶圆、抛光晶圆或者退火晶圆等。
半导体衬底101可为p型衬底或者n型衬底。例如，半导体衬底101可为含p型掺杂物的p型衬底或者含n型掺杂物的n型衬底。
第一器件隔离层120a以及第二器件隔离层120b1和120b2可为被构造为限定第一有源鳍110a和第二有源鳍110b并且包围第一有源鳍110a和第二有源鳍110b的下部的相对侧表面的区。另外，器件隔离层120a、120b1和120b2可布置在第一有源鳍110a与第二有源鳍110b之间，并且将第一有源鳍110a和第二有源鳍110b彼此电隔离。第一器件隔离层120a可布置在第一区A中，而第二器件隔离层120b1和120b2可布置在第二区B中。另外，第二器件隔离层120b1和120b2可包括中心第二器件隔离层120b1和外侧第二器件隔离层120b2。
第一器件隔离层120a、中心第二器件隔离层120b1和外侧第二器件隔离层120b2可具有不同的结构。然而，在另一实施例中，第一器件隔离层120a可与中心第二器件隔离层120b1具有实质上相同的结构。例如，外侧第二器件隔离层120b2沿着第二方向(例如，沿着“y”方向)的宽度可大于第一器件隔离层120a或者中心第二器件隔离层120b1沿着第二方向的宽度。另外，外侧第二器件隔离层120b2沿着第三方向(例如，沿着“z”方向)的深度可大于第一器件隔离层120a或者中心第二器件隔离层120b1沿着第三方向(例如，沿着“z”方向)的深度。此外，外侧第二器件隔离层120b2的顶表面可与第一器件隔离层120a或者中心第二器件隔离层120b1的顶表面具有不同的结构。
将参照图6A和图6B更加详细地描述第一器件隔离层120a、中心第二器件隔离层120b1和外侧第二器件隔离层120b2的具体结构。
可通过用绝缘层填充形成在半导体衬底101中的沟槽Tr1、Tr2c和Tr2e来形成器件隔离层120a、120b1和120b2。例如，绝缘层可包括氧化硅层、氮化硅层、氮氧化硅层和它们的组合中的至少一个。具体地说，第一器件隔离层120a可形成在第一沟槽Tr1中，中心第二器件隔离层120b1可形成在中心第二沟槽Tr2c中，并且外侧第二器件隔离层120b2可形成在外侧第二沟槽Tr2e中。
第一有源鳍110a和第二有源鳍110b可沿着第三方向(例如，沿着“z”方向)从半导体衬底101的顶表面Fs突出，并且沿着第一方向(例如，沿着“x”方向)延伸。第一有源鳍110a和第二有源鳍110b可布置在半导体衬底101上以沿着第二方向(y方向)彼此分离开。
第一有源鳍110a可布置在第一区A中，并且第二有源鳍110b可布置在第二区B中。至少三个第一有源鳍110a可布置在第一区A中，而两个第二有源鳍110b可布置在第二区B中。另外，第一有源鳍110a中的每一个可包括第一下有源鳍112a和第一上有源鳍114a。类似地，第二有源鳍110b中的每一个可包括第二下有源鳍112b和第二上有源鳍114b。
第一下有源鳍112a和第二下有源鳍112b的两个侧表面可由器件隔离层120a、120b1和120b2包围。具体地说，第一下有源鳍112a中的每一个的两个侧表面可由第一器件隔离层120a包围，并且两个第二下有源鳍112b中的每一个的两个侧表面可由中心第二器件隔离层120b1和外侧第二器件隔离层120b2包围。
第一上有源鳍114a和第二上有源鳍114b可从器件隔离层120a、120b1和120b2突出。例如，第一上有源鳍114a中的每一个可从第一器件隔离层120a的顶表面突出，并且两个第二上有源鳍114b中的每一个可从中心第二器件隔离层120b1和外侧第二器件隔离层120b2的顶表面突出。
第一上有源鳍114a可与第二上有源鳍114b具有不同的结构。例如，第一上有源鳍114a可具有关于垂直于半导体衬底101的顶表面Fs的第一中心线CL1对称的结构。相反，第二上有源鳍114b可具有关于垂直于半导体衬底101的顶表面Fs的第二中心线CL2不对称的结构。
为了本文中讨论的目的，可将有源鳍110a和110b的中心线CL1和CL2看作是实质上垂直于半导体衬底101的顶表面Fs的直线。此外，中心线CL1和CL2与下有源鳍112a和112b的在半导体衬底101的顶表面Fs上方的相同高度处的左点和右点大致等距(例如，当从实质上垂直于第一方向(例如，“x”方向)的切割表面观看时)。
例如，如图2所示，可以看出，第一中心线CL1是与第一有源鳍110a的第一下有源鳍112a的在半导体衬底101的顶表面Fs上方的相同高度处的左点和右点大致等距的直线。另外，可以看出，第二中心线CL2是与第二有源鳍110b的第二下有源鳍112b的在半导体衬底101的顶表面Fs上方的相同高度处的左点和右点距离相同的直线。
作为参考，由于第二上有源鳍114b关于第二中心线CL2不对称，从第二上有源鳍114b的在半导体衬底101的顶表面Fs上方的相同高度处的左点和右点至第二中心线CL2的距离可不同。
可基于各种标准将第一上有源鳍114a和第二上有源鳍114b中的每一个确定为对称的或不对称的。将参照图3A至图5C更加详细地描述第一上有源鳍114a和第二上有源鳍114b的对称和不对称。
同时，第一下有源鳍112a和第二下有源鳍112b可为实质上对称的结构。例如，第一下有源鳍112a中的每一个可关于对应的第一中心线CL1对称，并且第二下有源鳍112b中的每一个可关于对应的第二中心线CL2对称。
有源鳍110a和110b可包括通过将杂质离子(即，掺杂物)植入半导体衬底101中形成的掺杂物区。例如，有源鳍110a和110b可包括通过将掺杂物以约1x1020/cm3或更大的掺杂物浓度植入半导体衬底101中形成的源极区和漏极区。
在一个实施例中，第一有源鳍110a和第二有源鳍110b可与半导体衬底101由相同的材料形成。因此，第一有源鳍110a和第二有源鳍110b可包括诸如硅、锗等的半导体元件，或者可设为诸如IV-IV族化合物半导体或III-V族化合物半导体的化合物半导体。例如，第一有源鳍110a和第二有源鳍110b可包括IV-IV族化合物半导体，诸如包含碳(C)、硅(Si)、锗(Ge)和锡(Sn)中的至少两个的二元化合物或三元化合物或者通过将二元化合物或三元化合物掺杂IV族元素形成的化合物。另外，第一有源鳍110a和第二有源鳍110b可包括III-V族化合物半导体，例如，通过将至少一种III族元素(铝(Al)、镓(Ga)和铟(In))与一种V族元素(磷(P)、砷(As)和锑(Sb))组合形成的二元化合物、三元化合物或四元化合物中的任一个。将参照图13A至图21B更加详细地描述形成第一有源鳍110a和第二有源鳍110b的方法。
在一个实施例中，外延层可以可选地生长在上有源鳍114a和114b(例如，栅极结构的两个侧表面的外部)上。因此，当上有源鳍114a和114b包括外延层时，上有源鳍114a和114b可根据晶体管的所需沟道类型包括压应力材料或者处于张紧状态的材料。例如，当形成p型晶体管时，上有源鳍114a和114b的外延层可包括压应力材料。例如，当下有源鳍112a和112b由硅形成时，上有源鳍114a和114b的外延层可由比硅具有更大晶格常数的材料(例如，硅锗(SiGe))形成。当形成n型晶体管时，上有源鳍114a和114b的外延层可包括处于张紧状态的材料。例如，当下有源鳍112a和112b由硅形成时，上有源鳍114a和114b可由比硅具有更小晶格常数的材料(例如，碳化硅(SiC))形成。在另一实施例中，当下有源鳍112a和112b由硅形成时，上有源鳍114a和114b的外延层可由硅形成。
在以下描述中，当通过使用术语“第一”和“第二”不能清楚地将元件彼此区分时，由参考字母“a”指示的元件可指形成在第一区A中的结构，而由参考字母“b”指示的元件可指形成在第二区B中的结构。
在半导体器件100中，至少三个第一有源鳍110a可布置在第一区A中，而两个第二有源鳍110b可布置在第二区B中。另外，第一有源鳍110a可具有关于第一中心线CL1对称的结构，而第二有源鳍110b可具有关于第二中心线CL2不对称的结构。通过在半导体衬底101的不同的区中布置不同数量的、具有不同结构的有源鳍，可提高半导体器件100的可靠性和操作性能。例如，具有相同结构的多个第一有源鳍110a可布置在第一区A中，并且第一有源鳍110a中的每一个可具有对称结构，从而当栅极结构形成在第一有源鳍110a上时，可形成具有均一特征的晶体管。另外，两个第二有源鳍110b可布置在第二区B中，各个第二有源鳍110b具有不对称的结构以使得第二有源鳍110b中的每一个的外部具有相对平缓的坡度。因此，当栅极结构形成在第二有源鳍110b上时，可通过减少晶体管的边缘部分的故障来形成具有提高的操作性能的晶体管。
第一区A和第二区B可为电连接区或电隔离区。在一些实施例中，第一区A和第二区B可起相同的作用或不同的作用。例如，第一区A可为逻辑区的一部分，而第二区B可为逻辑区的另一部分。在一些其它实施例中，第一区A可为存储器区和非存储器区中的任一个，而第二区B可为存储器区和非存储器区中的另一个。这里，存储器区可包括静态随机存取存储器(SRAM)区、动态RAM(DRAM)区、磁性RAM(MRAM)区、电阻式RAM(RRAM)区、和/或相变RAM(PRAM)区，而非存储器区可包括逻辑区。
图3A和图3B是图2所示的半导体器件100的区M1和M2的放大视图。图3A是区M1的放大视图，图3B是区M2的放大视图。
参照图3A，第一区A的第一有源鳍110a可包括：第一下有源鳍112a，其具有由第一器件隔离层120a包围的两个侧表面；以及第一上有源鳍114a，其从第一器件隔离层120a突出。可通过比较第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1从第一器件隔离层120a突出的点来确定第一有源鳍110a是否是对称的。
例如，第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1二者可从第一器件隔离层120a突出。这里，左侧表面Sl1可在第一点Hl1处从第一器件隔离层120a突出，而右侧表面Sr1可在第二点Hr1处从第一器件隔离层120a突出。如图3A所示，在半导体衬底101的顶表面Fs以上，第一点Hl1可与第二点Hr1处于实质上相同的高度。因此，可确定第一有源鳍110a具有对称的结构。
在一个实施例中，因为包围第一下有源鳍112a的两个侧表面的第一器件隔离层120a具有实质上相同的结构，所以可认为第一有源鳍110a具有对称的结构。例如，由于第一器件隔离层120a在第一下有源鳍112a的两个侧表面上具有实质上相同的结构(例如，顶表面轮廓)，因此在沿着第三方向(例如，沿着“z”方向)从第一下有源鳍112a延伸的第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1上的突出的第一点Hl1和第二点Hr1可在半导体衬底101的顶表面Fs上方位于实质上相同的高度。
即使第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1上的突出点Hl1和Hr1经测量位于实质上相同的高度，也可将从第一中心线CL1至突出点Hl1和Hr1的距离彼此比较，以提高第一有源鳍110a被确定为对称的精度。例如，如果第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1上的突出点Hl1和Hr1在半导体衬底101的顶表面Fs上方位于相同高度并且从第一中心线CL1至突出点Hl1和Hr1的距离相同，则可确定第一有源鳍110a为对称的。否则，如果第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的突出点Hl1和Hr1位于相同高度而从第一中心线CL1至突出点Hl1和Hr1的距离不同，则可确定第一有源鳍110a为不对称的。
参照图3B，第二区B的第二有源鳍110b可包括：第二下有源鳍112b，其具有由第二器件隔离层120b1和120b2包围的两个侧表面；和第二上有源鳍114b，其从第二器件隔离层120b1和120b2突出。相似地，可通过比较第二上有源鳍114b上的左侧表面Sl2和右侧表面Sr2从第二器件隔离层120b1和120b2突出的点来确定第二有源鳍110b是否为对称的。
现在将详细描述第二有源鳍110b的结构。第二下有源鳍112b的左侧表面可由外侧第二器件隔离层120b2包围，而第二下有源鳍112b的右侧表面可由中心第二器件隔离层120b1包围。另外，第二上有源鳍114b的左侧表面Sl2可在第三点Hl2处从外侧第二器件隔离层120b2突出，而其右侧表面Sr2可在第四点Hr2处从中心第二器件隔离层120b1突出。如图3B所示，第三点Hl2和第四点Hr2可位于半导体衬底101的顶表面Fs上方的不同高度处。例如，第三点Hl2可比第四点Hr2高ΔH。因此，可确定第二有源鳍110b具有不对称的结构。
在一个实施例中，因为包围第二下有源鳍112b的两个侧表面的第二器件隔离层120b1和120b2具有不同的结构，所以可认为第二有源鳍110b具有不对称的结构。例如，布置在第二下有源鳍112b的左侧上的外侧第二器件隔离层120b2可与布置在其右侧上的中心第二器件隔离层120b1具有不同的顶表面轮廓。因此，沿着第三方向(例如，沿着“z”方向)从第二下有源鳍112b延伸的第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2上的突出的第三点Hl2和第四点Hr2可位于半导体衬底101的顶表面Fs上方的不同高度处。
如上面的讨论，当第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2的突出点Hl2和Hr2位于半导体衬底101的顶表面Fs上方的不同高度处时，可确定第二有源鳍110b为不对称的。因此，不必比较从第二中心线CL2至突出点Hl2和Hr2的距离。
将参照图6A和图6B更加详细地描述第一器件隔离层120a、中心第二器件隔离层120b1和外侧第二器件隔离层120b2的具体结构。
图4A和图4B是图2所示的半导体器件100的区M1和M2的放大视图。图4C是用于说明平均坡度的概念示图。
参照图4A，如上所述，第一区A的第一有源鳍110a可包括第一下有源鳍112a和第一上有源鳍114a。可通过比较相对于半导体衬底(参照图2中的101)的顶表面(参照图2中的Fs)测量的第一下有源鳍112a与第一上有源鳍114a之间的连接部分CA的平均坡度来确定第一有源鳍110a是否是对称的。也就是说，可通过比较相对于半导体衬底101的顶表面Fs测量的第一上有源鳍114a的左侧表面Sl1与右侧表面Sr1之间的连接部分CA的平均坡度来确定第一有源鳍110a是否是对称的。
作为参考，如图4C所示，可将平均坡度定义为通过半导体衬底101的顶表面Fs与连接第一上有源鳍114a一开始从器件隔离层120a暴露的下点P1和第一上有源鳍114a的侧表面从直线改变为曲线的上点P2的线段形成的角θ。这里，由于虚线直线平行于半导体衬底101的顶表面Fs，因此虚线直线与半导体衬底101的顶表面Fs可为用于测量平均坡度的相同标准。另外，第一下有源鳍112a的两个侧表面可与半导体衬底的顶表面Fs形成参考角θ1，并且参考角θ1可大于连接部分CA的平均坡度中的每一个，如下面的描述。
具体地说，可如下基于连接部分CA的平均坡度的概念来确定第一有源鳍110a是否为对称的。第一上有源鳍114a的左侧表面Sl1的连接部分CA的平均坡度可具有第一角θl1。另外，第一上有源鳍114a的右侧表面Sr1的连接部分CA的平均坡度可具有第二角θr1。如图4A所示，第一角θl1可实质上等于第二角θr1。因此，可确定第一有源鳍110a具有对称的结构。
现在将描述第一有源鳍110a基于连接部分CA的平均坡度的概念具有对称的结构的原因。与以上参照图3A描述的相似，第一有源鳍110a的两个侧表面上的第一器件隔离层120a的结构(例如，顶表面轮廓)可实质上相同。因此，第一上有源鳍114a一开始从第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1上的器件隔离层120a暴露出来的下点P1很可能将位于相同位置。
在凹进工艺(参照图20A和图20B)之前，当第一有源鳍110a具有关于第一中心线CL1的对称结构时，由于第一有源鳍110a的两个侧表面上的第一器件隔离层120a的顶表面轮廓实质上相同，因此在用于使第一上有源鳍114a突出的凹进工艺中，第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1很可能将具有相同的轮廓。因此，第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1上的上点P2很可能将位于相同位置。
从而，下点P1和上点P2相对于第一上有源鳍114a的左侧表面Sl1的位置可与下点P1和上点P2相对于第一上有源鳍114a的右侧表面Sr1的对应位置相同。因此，第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的平均坡度可相同，并且可确定第一有源鳍110a具有对称的结构。
另外，如参照图3A的描述，即使第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的平均坡度相同，也可进一步将从第一中心线CL1至对应的下点P1或上点P2的距离彼此比较，以提高第一上有源鳍114a被确定为对称的精度。
参照图4B，如上所述，第二区B的第二有源鳍110b可包括第二下有源鳍112b和第二上有源鳍114b。可以如下基于连接部分CA的上述平均坡度来确定第二有源鳍110b是否为不对称的。
第二上有源鳍114b的左侧表面Sl2的连接部分CA的平均坡度可具有第三角θl2。另外，第二上有源鳍114b的右侧表面Sr2的连接部分CA的平均坡度可具有第四角θr2。如图4B所示，第三角θl2可与第四角θr2不同。也就是说，第三角θl2可小于第四角θr2。因此，可将第二有源鳍110b确定为具有不对称的结构。
可基于连接部分CA的平均坡度的概念来分析第二有源鳍110b具有不对称的结构的原因。一开始，如以上参照图3B的描述，第二器件隔离层120b1和120b2可具有不同的结构。例如，外侧第二器件隔离层120b2和中心第二器件隔离层120b1具有不同的顶表面轮廓，从而，第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2的突出点可不同。例如，第二上有源鳍114b的左侧表面Sl2上的下点P1可比第二上有源鳍114b的右侧表面Sr2上的下点P1更高。
接着，假设在凹进工艺之前第二有源鳍110b具有关于第二中心线CL2的对称结构，在用于使第二上有源鳍114b突出的凹进工艺中，第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2也可具有彼此相似的轮廓。因此，第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2上的上点P2可位于彼此相似的位置。因此，由于左侧表面Sl2上的下点P1比右侧表面Sr2上的下点P1位于更高的位置，因此左侧表面Sl2的连接部分CA的平均坡度可小于右侧表面Sr2的连接部分CA的平均坡度。
另外，如可从图2和图6B中看出，由于外侧第二器件隔离层120b2比中心第二器件隔离层120b1具有更大的宽度，因此第二上有源鳍114b的左侧表面Sl2可比其右侧表面Sr2被蚀刻得更多，从而左侧表面Sl2上的上点P2可比右侧表面Sr2上的上点P2位于更低的位置。因此，第二上有源鳍114b的左侧表面Sl2的连接部分CA的平均坡度可小于其右侧表面Sr2的连接部分CA的平均坡度。
作为参考，相对于半导体衬底(参照图2中的101)的顶表面(参照图2中的Fs)测量，第二下有源鳍112b的两个侧表面可具有参考角θ1，并且参考角θ1可比连接部分CA的平均坡度中的每一个更大。另外，第二下有源鳍112b的参考角θ1可实质上等于第一下有源鳍112a的参考角θ1。
如上面的讨论，当第二上有源鳍114b的左侧表面Sl2和右侧表面Sr2的连接部分CA的平均坡度彼此不同时，可确定第二有源鳍110b为不对称的。因此，不必比较从第二中心线CL2至下点P1或上点P2的距离。
图5A和图5B是图2所示的半导体器件100的区M1和M2的放大视图，以及图5C是用于说明平均曲率的概念示图。
参照图5A，可通过比较第一下有源鳍112a与第一上有源鳍114a之间的连接部分CA的平均曲率或者平均曲率半径来确定第一有源鳍110a是否为对称的。例如，可比较第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的连接部分CA的平均曲率或者平均曲率半径以确定第一有源鳍110a是否为对称的。读者应该知道，曲率和曲率半径的测量结果具有互为倒数的关系，从而大曲率对应于小曲率半径，反之亦然。例如，直线的曲率为0，但曲率半径为无穷大。
现在将描述基于连接部分CA的平均曲率的概念确定第一有源鳍110a是否为对称的处理。第一上有源鳍114a的左侧表面Sl1的连接部分CA可具有第一曲率Cl1，并且第一上有源鳍114a的右侧表面Sr1的连接部分CA可具有第二曲率Cr1。如图5A所示，第一曲率Cl1可实质上等于第二曲率Cr1。因此，可确定第一有源鳍110a具有对称的结构。
可能难以通过单个曲率测量结果来限定第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的连接部分CA中的每一个。因此，虽然第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的连接部分CA中的每一个具有弯曲形状，但是可通过具有多个曲率测量结果而非一个曲率测量结果的曲线的和来限定第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的连接部分CA中的每一个。因此，可按照与采用平均坡度的概念的方式相似的方式采用“平均曲率”的概念。
现在将详细描述平均曲率的概念。如图5C所示，可假设先前在确定平均坡度的上下文中描述的下点P1和上点P2是弧线的两个端点。在一个实施例中，可基于连接部分CA上的对应于连接下点P1和上点P2的线段的中心的一点(即，“弧线中心点Ca”)与距下点P1、上点P2和弧线中心点Ca大致等距的另一点(即，“中心点C0”)来确定平均曲率。基于以上定义，可将从中心点C0至下点P1、上点P2和弧线中心点Ca中的每一个的平均距离定义为平均曲率半径，并且可将平均曲率半径的倒数定义为平均曲率。
第一有源鳍110a基于连接部分CA的平均曲率的概念具有对称的结构的原因可与以上基于平均坡度描述的原因相似。也就是说，当测量出上述下点P1和上点P2时，可容易地确定弧线中心点Ca。另外，当第一上有源鳍114a的左侧表面Sl1和右侧表面Sr1的连接部分CA上的对应的下点P1和上点P2位于相同高度时，左侧表面Sl1的连接部分CA很可能可与右侧表面Sr1的连接部分CA具有大约相同的形状。因此，左侧表面Sl1的连接部分CA可与右侧表面Sr1的连接部分CA具有大约相同的平均曲率。
在一个实施例中，即使第一上有源鳍114a的左侧表面Sl1的连接部分CA上的下点P1和上点P2与其右侧表面Sr1的连接部分CA上的下点P1和上点P2位于相同高度，左侧表面Sl1的连接部分CA也可与右侧表面Sr1的连接部分CA具有不同的形状。在这种情况下，左侧表面Sl1的连接部分CA的平均曲率可与右侧表面Sr1的连接部分CA的平均曲率不同。例如，如果第一上有源鳍114a的左侧表面Sl1的连接部分CA上的下点P1和上点P2与其右侧表面Sr1的连接部分CA上的下点P1和上点P2位于相同高度，则左侧表面Sl1和右侧表面Sr2的连接部分CA中的任一个上的弧线中心点Ca比位于它们中的另一个上的弧线中心点Ca位于向内更深的位置。因此，其上的弧线中心点Ca位于向内更深的位置的连接部分CA可比另一连接部分CA具有更大的曲率。
另外，如以上参照图3A的描述，即使第一上有源鳍114a的左侧表面Sl1的连接部分CA的平均曲率等于其右侧表面Sr1的连接部分CA的平均曲率，可进一步将从第一中心线CL1至下点P1或上点P2的距离彼此比较，以提高第一上有源鳍114a被确定为对称的精度。
参照图5B，可基于连接部分CA的上述平均曲率来确定第二有源鳍110b是否为不对称的。
例如，第二上有源鳍114b的左侧表面Sl2的连接部分CA可具有第三曲率Cl2，并且第二上有源鳍114b的右侧表面Sr2的连接部分CA可具有第四曲率Cr2。如图5B所示，第三曲率Cl2可不同于(例如，大于)第四曲率Cr2。因此，可确定第二有源鳍110b具有不对称的结构。
可从参照图4B对平均坡度的描述中推断第二有源鳍110b基于连接部分CA的平均曲率的概念具有不对称的结构的原因，因此省略其详细描述。
当第二上有源鳍114b的左侧表面Sl2的连接部分CA的平均曲率与其右侧表面Sr2的连接部分CA的平均曲率不同时，由于已经将第二有源鳍110b确定为不对称的，因此不必考虑比较从第二中心线CL2至下点P1或上点P2的距离。
图6A和图6B是图2所示的半导体器件100的第一器件隔离层120a和外侧第二器件隔离层120b2的放大视图。具体地说，图6A示出了介于半导体衬底101的第一区A中的两个第一有源鳍110a之间的第一器件隔离层120a，并且图6B示出了半导体衬底101的第二区B中的外侧第二器件隔离层120b2。
参照图6A和图6B，第一器件隔离层120a可布置在两个第一有源鳍110a之间，外侧第二器件隔离层120b2可布置在第二有源鳍110b的右侧上，并且中心第二器件隔离层120b1可布置在第二有源鳍110b的左侧上。为了本文中讨论的目的，当参照图1或图2所示的半导体器件100时，第二有源鳍110b可对应于布置在第二区B的右侧上的第二有源鳍110b。
第一器件隔离层120a可具有沿着第二方向(例如，沿着“y”方向)的第一宽度W1，并且外侧第二器件隔离层120b2可具有沿着第二方向(y方向)的第二宽度W2。第二宽度W2可大于第一宽度W1。例如，第二宽度W2可为第一宽度W1的两倍，但是第二宽度W2和第一宽度W1不限于此。例如，第二宽度W2可小于第一宽度W1的两倍或大于第一宽度W1的两倍。
同时，第一器件隔离层120a可具有沿着第三方向(例如，沿着“z”方向)的第一深度D1，并且外侧第二器件隔离层120b2可具有沿着第三方向(例如，沿着“z”方向)的第二深度D2。第二深度D2可大于第一深度D1。然而，在一些情况下，第二深度D2可等于或小于第一深度D1。
同时，第一器件隔离层120a和外侧第二器件隔离层120b2可具有不同的顶表面轮廓。例如，第一器件隔离层120a的顶表面可比外侧第二器件隔离层120b2的顶表面具有更大的曲率并具有凹形结构。因此，可以推断，第一器件隔离层120a的沿着第二方向的宽度相对小，并且所述两个第一有源鳍110a之间的空间相对窄，从而大量的蚀刻剂可到达第一器件隔离层120a的中心部分，并且第一器件隔离层120a的中心部分在用于使第一上有源鳍114a突出的凹进工艺中可被较大程度地蚀刻。在第一器件隔离层120a的边缘部分中，蚀刻剂可更早到达第一有源鳍110a的侧表面而非第一器件隔离层120a，并且蚀刻第一有源鳍110a的侧表面以使得第一上有源鳍114a的侧表面的坡度可相对大。因此，第一上有源鳍114a从第一器件隔离层120a突出的点可相对低，并且第一上有源鳍114a的连接部分CA可具有相对大的平均坡度(对应于相对小的平均曲率)。
相反，由于外侧第二器件隔离层120b2沿着第二方向具有相对大的宽度，因此可均匀地蚀刻外侧第二器件隔离层120b2的整个顶表面，以使得外侧第二器件隔离层120b2的顶表面可比第一器件隔离层120a的顶表面具有相对更小的曲率，并且也可具有凹形结构。例如，外侧第二器件隔离层120b2的顶表面可具有一定程度的平坦形状。因此，外侧第二器件隔离层120b2的顶表面的边缘部分和第二上有源鳍114b的侧表面可以以相对大的曲率连接。因此，第二上有源鳍114b从外侧第二器件隔离层120b2突出的点可相对高。另外，第二上有源鳍114b靠近外侧第二器件隔离层120b2的连接部分CA可具有相对小的平均坡度(对应于相对大的平均曲率)。器件隔离层120a、120b1和120b2的顶表面轮廓在蚀刻工艺中根据器件隔离层120a、120b1和120b2之间的距离的变化可被称作载荷效应。
如上所述，中心第二器件隔离层120b1可布置在第二有源鳍110b的左侧上，并且中心第二器件隔离层120b1的结构可与第一器件隔离层120a的结构几乎相似。因此，邻近中心第二器件隔离层120b1的第二有源鳍110b的连接部分CA可与第一有源鳍110a的连接部分CA具有几乎相似的结构。然而，在一些情况下，中心第二器件隔离层120b1可与第一器件隔离层120a具有不同的结构。在这种情况下，邻近中心第二器件隔离层120b1的第二有源鳍110b的连接部分CA可与第一有源鳍110a的连接部分CA具有不同的结构。从而，有源鳍110a和110b的连接部分CA的结构可根据它们邻近的器件隔离层的结构(具体地说，器件隔离层沿着第二方向(例如，沿着“y”方向)的宽度)而变化。器件隔离层的顶表面轮廓以及有源鳍110a和110b的侧结构在蚀刻工艺中根据器件隔离层的宽度的变化可被称作载荷效应。
在图6B中，布置在右侧上的有源鳍110c可不是布置在图1或图2所示的半导体器件100的第二区B中的有源鳍。例如，右有源鳍110c可为布置在另一第一区的最外侧部分中的有源鳍、布置在另一第二区中的有源鳍或者布置在包括一个有源鳍的第三区中的有源鳍。这里，第一区、第二区和第三区可如下彼此区分。第一区可为其中布置有至少三个有源鳍的区，第二区可为其中布置有两个有源鳍的区，并且第三区可为其中仅布置一个有源鳍的区。稍后将参照图10更详细地描述第一区、第二区和第三区以及布置在其中的有源鳍的结构。
图7是图2所示的半导体器件100的第一区A的最外侧有源鳍的剖视图。
参照图7，外侧第一器件隔离层120a2可布置在第一区A的最外侧部分中。例如，外侧第一器件隔离层120a2可与第二区B的外侧第二器件隔离层120b2具有相似的结构。因此，外侧第一器件隔离层120a2可比第一器件隔离层120a具有沿着第二方向(例如，沿着“y”方向)的更大的宽度，并且比第一器件隔离层120a具有沿着第三方向(或者z方向)的更大的深度。
另外，与布置在第一有源鳍110al与110ar之间的第一区A的中心的第一有源鳍110a不同，布置在第一区A的最外侧部分中的第一有源鳍110al和110ar可具有不对称的结构。例如，布置在第一区A的左边最外侧部分中的第一有源鳍110al可具有对应于第二区B的左边的第二有源鳍110b的结构，而布置在第一区A的右边最外侧部分中的第一有源鳍110ar可具有对应于第二区B的右边的第二有源鳍110b的结构。
因此，布置在第一区A的左边最外侧部分中的第一有源鳍110al的左侧表面可比其右侧表面的突出点在更高的点突出。另外，布置在左边最外侧部分中的第一有源鳍110al的左侧表面的连接部分CA可比其右侧表面的连接部分CA具有更小的平均坡度和更大的平均曲率。此外，布置在第一区A的右边最外侧部分中的第一有源鳍110ar可具有与布置在其左边最外侧部分中的第一有源鳍110al的结构相对的结构。
图8是根据示例性实施例的半导体器件100a的剖视图，其对应于图2所示的半导体器件100的剖视图。为了简明起见，简化或省略了与图1和图2的描述相同的描述。
参照图8，根据当前实施例的半导体器件100a与图1和2所示的半导体器件100的不同之处可在于，半导体器件100a包括第三区A1而不是第一区A。第二区B和布置在第二区B中的器件隔离层120b1及120b2和第二有源鳍110b与图1和图2所示的半导体器件100中的相同。作为参考，第三区由参考标号‘A1’指示，因为布置在第三区中的有源鳍具有对称的结构。由于相同的原因，布置在第三区A1中的有源鳍被称作第一有源鳍110a1。
第三区A1可包括一个第一有源鳍110a1，并且第一有源鳍110a1的下部的两个侧表面可由外侧第一器件隔离层120a2包围。具体地说，第一有源鳍110a1可包括第一下有源鳍112a1和第一上有源鳍114a1。第一下有源鳍112a1的两个侧表面可由外侧第一器件隔离层120a2包围。第一上有源鳍114a1可从外侧第一器件隔离层120a2突出。
第一有源鳍110a1可具有关于第三中心线CL3的对称结构。因为布置在第一有源鳍110a1的两个侧表面上的外侧第一器件隔离层120a2具有相同的结构，所以第一有源鳍110a1可具有对称的结构。这种情况与因为布置在第一有源鳍110a的两个侧表面上的第一器件隔离层120a具有相同的结构所以第一区A的第一有源鳍110a可具有对称的结构的情况相似。将参照图9A至图9C更加详细地描述第一有源鳍110a1的对称的结构。
图9A至图9C是图8所示的半导体器件100a的区M3的放大视图。
参照图9A，第三区A1的第一有源鳍110a1可包括：第一下有源鳍112a1，其具有由外侧第一器件隔离层120a2包围的两个侧表面；和第一上有源鳍114a1，其从外侧第一器件隔离层120a2突出。可通过比较第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3从外侧第一器件隔离层120a2突出的点来确定第一有源鳍110a1是否为对称的。
例如，第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3二者从外侧第一器件隔离层120a2突出。左侧表面Sl3可在半导体衬底101的顶表面Fs上方的第五点Hl3处从外侧第一器件隔离层120a2突出，并且右侧表面Sr3可在半导体衬底101的顶表面Fs上方的第六点Hr3处从外侧第一器件隔离层120a2突出。如图9A所示，第五点Hl3可与第六点Hr3处于半导体衬底101的顶表面Fs上方的相同高度。因此，可确定第一有源鳍110a1具有对称的结构。
如相对于图3A所示的第一有源鳍110a具有对称的结构的讨论，第一有源鳍110a1可因为相同的原因具有对称的结构。具体地说，因为包围第一有源鳍110a1的两个侧表面的外侧第一器件隔离层120a2具有实质上相同的结构，所以第一有源鳍110a1具有对称的结构。
另外，如参照图3A的描述，即使第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3的突出点Hl3和Hr3位于半导体衬底101的顶表面Fs上方的相同高度处，可进一步将从第三中心线CL3至突出点Hl3和Hr3的距离彼此比较，以提高第一上有源鳍114a1被确定为对称的精度。
参照图9B，可通过比较第一下有源鳍112a1与第一上有源鳍114a1之间的连接部分CA相对于半导体衬底(参照图2中的101)的顶表面(参照图2中的Fs)测量的平均坡度来确定第一有源鳍110a1是否为对称的。这里，平均坡度的概念可与如参照图4A和图4B描述的相同。相对于半导体衬底101的顶表面测量，第一下有源鳍112a1的侧表面可具有参考角θ1，其可大于连接部分CA的平均坡度中的每一个，如下所述。
例如，第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3的连接部分CA的平均坡度可分别具有第五角θl3和第六角θr3。如图9B所示，第五角θl3可实质上等于第六角θr3。因此，可确定第一有源鳍110a1具有对称的结构。
由于第一有源鳍110a1基于连接部分CA的平均坡度的概念具有对称的结构的原因与图4A所示的第一有源鳍110a具有对称的结构的原因相同，因此省略对其的描述。另外，如以上参照图3A的描述，即使第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3的连接部分CA具有相同的平均坡度，可进一步将从第三中心线CL3至对应的下点P1或上点P2的距离彼此比较，以提高第一上有源鳍114a1被确定为对称的精度。
参照图9C，可通过比较第一下有源鳍112a1与第一上有源鳍114a1之间的连接部分CA的平均曲率或平均曲率半径来确定第一有源鳍110a1是否为对称的。这里，平均曲率的概念与如以上参照图5A和图5B描述的相同。
例如，第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3的连接部分CA可分别具有第五曲率Cl3和第六曲率Cr3。如图9C所示，第五曲率Cl3可实质上等于第六曲率Cr3。因此，可确定第一有源鳍110a1具有对称的结构。
由于第一有源鳍110a1基于连接部分CA的平均曲率的概念具有对称的结构的原因与图5A所示的第一有源鳍110a具有对称的结构的原因相同，因此省略对其的描述。另外，如参照图3A的描述，即使第一上有源鳍114a1的左侧表面Sl3和右侧表面Sr3的连接部分CA具有相同的平均曲率，可进一步将从第三中心线CL3至对应的下点P1或上点P2的距离彼此比较，以提高第一上有源鳍114a1被确定为对称的精度。
图10是根据示例性实施例的半导体器件100b的剖视图，其对应于图2所示的半导体器件100的剖视图。为了简明起见，这里简化或省略与图1、图2和图8中的相同的描述。
参照图10，根据当前实施例的半导体器件100b与图1和图2所示的半导体器件100的不同之处可在于，半导体器件100b还包括第三区A1。例如，根据当前实施例的半导体器件100b可包括布置在半导体衬底101上的第一区A、第二区B和第三区A1。
至少三个第一有源鳍110a可布置在第一区A中。第一有源鳍110a中的每一个可包括：第一下有源鳍112a，其具有由第一器件隔离层120a包围的两个侧表面；和第一上有源鳍114a，其从第一器件隔离层120a突出。因为布置在第一有源鳍110a的两个侧表面上的第一器件隔离层120a具有相同结构，所以第一有源鳍110a可具有对称的结构。
两个第二有源鳍110b可布置在第二区B中，并且第二有源鳍110b中的每一个可包括：第二下有源鳍112b，其具有由第二器件隔离层120b1和120b2包围的两个侧表面；和第二上有源鳍114b，其从第二器件隔离层120b1和120b2突出。更具体地说，第二有源鳍110b的第二下有源鳍112b的一个侧表面可由中心第二器件隔离层120b1包围，而其另一个侧表面可由外侧第二器件隔离层120b2包围。中心第二器件隔离层120b1和外侧第二器件隔离层120b2可具有不同的结构(例如，不同的顶部轮廓)。因此，第二有源鳍110b可具有不对称的结构。
对第一区A、第二区B、第一区A的第一有源鳍110a和第一器件隔离层120a以及第二区B的第二有源鳍110b和第二器件隔离层120b1和120b2的具体描述与图1和图2所示的半导体器件100中的相同。
一个第一有源鳍110a1可布置在第三区A1中，并且第一有源鳍110a1可包括：第一下有源鳍112a1，其具有由外侧第一器件隔离层120a2包围的两个侧表面；和第一上有源鳍114a1，其从外侧第一器件隔离层120a2突出。第一有源鳍110a1可由于布置在第一下有源鳍112a的两个侧表面上的外侧第一器件隔离层120a2具有相同的结构的事实而具有对称的结构。
另外，第一有源鳍110a1的左侧表面可与第二区B的左侧上的第二有源鳍110b的左侧表面具有实质上相同的轮廓，并且第一有源鳍110a1的右侧表面可与第二区B的右侧上的第二有源鳍110b的右侧表面具有实质上相同的轮廓。这可以是由于以下事实：包围第一下有源鳍112a1的两个侧表面的外侧第一器件隔离层120a2与包围第二下有源鳍112b的任一个侧表面的外侧第二器件隔离层120b2具有实质上相同的结构。
然而，第一有源鳍110a1的侧面轮廓可不必与第二有源鳍110b的侧面轮廓相关。例如，外侧第一器件隔离层120a2可与外侧第二器件隔离层120b2具有不同的结构。因此，第一有源鳍110a1的侧面轮廓可与第二有源鳍110b的侧面轮廓完全无关。另外，即使外侧第一器件隔离层120a2与外侧第二器件隔离层120b2具有相同结构，第一有源鳍110a1的侧面轮廓也可与第二有源鳍110b的侧面轮廓具有不同的结构。
对第三区A1以及第三区A1的第一有源鳍110a1和外侧第一器件隔离层120a2的具体描述与图8所示的半导体器件100a中的相同。另外，虽然第三区A1布置在第一区A与第二区B之间，但是第三区A1的位置不限于此。例如，第一区A可布置在第三区A1与第二区B之间。可替换地，第二区B可布置在第一区A与第三区A1之间。
图11是根据示例性实施例的半导体器件100c的透视图。图12A是沿着图11所示的半导体器件100c的线II-II截取的剖视图。图12B是沿着图11所示的半导体器件100c的线III-III截取的剖视图。为了简明起见，简化或省略了与图1和图2中的相同描述。
参照图11至图12B，根据当前实施例的半导体器件100c与图1和图2所示的半导体器件100的不同之处可在于布置在栅极结构140a和140b的两个侧表面上的有源鳍的结构方面。另外，根据当前实施例的半导体器件100c可包括栅极结构140a和140b。自然，栅极结构140a和140b可被包括在图1和图2所示的半导体器件100、图8所示的半导体器件100a以及图10所示的半导体器件100b中。
具体地说，与图1和图2所示的半导体器件100相似，根据当前实施例的半导体器件100c可包括布置在半导体衬底101上的第一区A和第二区B。因此，第一有源鳍110a2和第一器件隔离层120a可布置在第一区A中，并且第二有源鳍110b2以及第二器件隔离层120b1和120b2可布置在第二区B中。
对第一区A、第二区B、第一区A的第一器件隔离层120a和第二区B的第二器件隔离层120b1和120b2的描述可与图1和图2所示的半导体器件100中的相同。
同时，有源鳍110a2和110b2可分别包括下有源鳍112a和112b、上有源鳍114a和114b以及外延上有源鳍114a1和114b1。具体地说，第一有源鳍110a2可包括第一下有源鳍112a、第一上有源鳍114a和第一外延上有源鳍114a1，并且第二有源鳍110b2可包括第二下有源鳍112b、第二上有源鳍114b和第二外延上有源鳍114b1。
对下有源鳍112a和112b以及上有源鳍114a和114b的描述与图1和图2所示的半导体器件100中的相同。然而，上有源鳍114a和114b可仅布置在栅极结构140a和140b的下部上，并且外延上有源鳍114a1和114b1可布置在栅极结构140a和140b的两个侧表面的外侧，以替代上有源鳍114a和114b。
外延上有源鳍114a1和114b1可通过以下步骤形成：去除栅极结构140a和140b的两个侧表面的外侧的上有源鳍114a和114b；以及从下有源鳍112a和112b生长外延层。形成在栅极结构140a和140b的两个侧表面上的外延上有源鳍114a1和114b1可根据晶体管的所需沟道类型包括压应力材料或者处于张紧状态的材料。例如，当形成p型晶体管时，形成在栅极结构140a和140b的两个侧表面上的外延上有源鳍114a1和114b1可包括压应力材料。例如，当下有源鳍112a和112b由硅形成时，外延上有源鳍114a1和114b1可由比硅具有更大晶格常数的材料(例如，硅锗(SiGe))形成。当形成n型晶体管时，形成在栅极结构140a和140b的两个侧表面上的外延上有源鳍114a1和114b1可包括处于张紧状态的材料。例如，当下有源鳍112a和112b由硅形成时，外延上有源鳍114a1和114b1可由比硅具有更小晶格常数的材料(例如，碳化硅(SiC))形成。在另一实施例中，当下有源鳍112a和112b由硅形成时，外延上有源鳍114a1和114b1可由硅形成。
如图12B所示，外延上有源鳍114a1和114b1可比上有源鳍114a和114b位于更高的高度。因此，栅极结构140a和140b的两个侧表面的下部的一些部分可由外延上有源鳍114a1和114b1包围。
另外，在根据当前实施例的半导体器件100c中，外延上有源鳍114a1和114b1可具有各种形状之一。例如，在垂直于第一方向(例如，“x”方向)的剖视图上，外延上有源鳍114a1和114b1可具有诸如菱形、圆形、椭圆形或多边形形状的各种形状之一。图11示出了其中外延上有源鳍114a1和114b1中的每一个具有五边形钻石形状的示例。
栅极结构140a和140b可沿着第二方向(例如，沿着“y”方向)跨越有源鳍110a2和110b2而在器件隔离层120a以及120b1和120b2上延伸。虽然图11示出了一个栅极结构140a和140b，但是可沿着第一方向(例如，沿着“x”方向)布置多个栅极结构140a和140b。栅极结构140a和140b可包括布置在第一区A中的第一栅极结构140a和布置在第二区B中的第二栅极结构140b。虽然第一栅极结构140a和第二栅极结构140b二者沿着第二方向延伸，但是第一栅极结构140a和第二栅极结构140b可沿着不同的方向延伸。
第一栅极结构140a和第二栅极结构140b可分别包括栅极绝缘层142a和142b、下金属栅电极144a和144b以及上金属栅电极146a和146b。第一栅极结构140a可被构造为包围第一有源鳍110a2，第二栅极结构140b可被构造为包围第二有源鳍110b2。更具体地说，第一栅极结构140a可包围第一有源鳍110a2的上有源鳍114a的顶部和侧表面的一些部分，并且第二栅极结构140b可包围第二有源鳍110b2的上有源鳍114b的顶部和侧表面的一些部分。
栅极绝缘层142a和142b可分别布置在下金属栅电极144a和144b与有源鳍110a2和110b2之间。栅极绝缘层142a和142b可由选自氧化硅层、氮化硅层、氮氧化硅层、氧化物/氮化物/氧化物(ONO)层或比氧化硅层具有更高的介电常数的高k介电膜的至少一种材料形成。例如，栅极绝缘层142a和142b可具有约10至约25的介电常数。
在具体示例中，栅极绝缘层142a和142b可由诸如氧化铪(HfO2)、氧化锆(ZrO2)、氧化钛(TiO2)和氧化铝(Al2O3)的金属氧化物、它们的硅酸盐或者它们的铝酸盐形成。另外，栅极绝缘层142a和142b可由诸如氮氧化铝(AlON)、氮氧化锆(ZrON)、氮氧化铪(HfON)、氮氧化镧(LaON)和氮氧化钇(YON)的金属氮氧化物、它们的硅酸盐或者它们的铝酸盐形成。此外，栅极绝缘层142a和142b可由钙钛矿式氧化物、铌酸盐或钽铁矿系材料、钨青铜系材料或者铋(Bi)层钙钛矿系材料形成。
可通过利用各种沉积方法形成栅极绝缘层142a和142b，所述沉积方法诸如化学气相沉积(CVD)工艺、低压CVD(LPCVD)工艺、大气压CVD(APCVD)工艺、低温CVD(LTCVD)工艺、等离子体增强的CVD(PECVD)工艺、原子层CVD(ALCVD)工艺、原子层沉积(ALD)工艺或者物理气相沉积(PVD)工艺。同时，如图所示，栅极绝缘层142a和142b不仅可形成在下金属栅电极144a和144b与有源鳍110a2和110b2之间，而且可形成在间隔件130a和130b与下金属栅电极144a和144b之间。
下金属栅电极144a和144b可形成在栅极绝缘层142a和142b上。例如，下金属栅电极144a和144b可由选自TiN、TaN、TaC、TaCN、TiAl和TiAlC中的至少一个形成。下金属栅电极144a和144b可用作功函数控制层和/或势垒金属层。因此，下金属栅电极144a和144b可包括势垒金属层或者除势垒金属层以外形成。可替换地，下金属栅电极144a和144b可用作被构造为有利于另一导电层在金属层上的沉积的润湿层。
可通过利用一个金属层或者至少两个金属层形成上金属栅电极146a和146b。例如，上金属栅电极146a和146b中的每一个可包括势垒金属层和电极金属层。这里，势垒金属层可为包括选自钨(W)、氮化钨(WN)、碳化钨(WC)、钛(Ti)、氮化钛(TiN)、钽(Ta)、氮化钽(TaN)、钌(Ru)、钴(Co)、锰(Mn)、镍(Ni)或镍硼(NiB)的至少一种材料的单层或多层结构。电极金属层可包括选自Al、Cu或W的至少一个。例如，电极金属层可由铜(Cu)、铜锡(CuSn)、铜镁(CuMg)、铜镍(CuNi)、铜锌(CuZn)、铜钯(CuPd)、铜金(CuAu)、铜铼(CuRe)、铜钨(CuW)、钨(W)或W合金形成，但是本发明的概念不限于此。另外，电极金属层可为包括选自铝(Al)、金(Au)、铍(Be)、铋(Bi)、钴(Co)、铜(Cu)、铪(Hf)、铟(In)、锰(Mn)、钼(Mo)、镍(Ni)、铅(Pb)、钯(Pd)、铂(Pt)、铑(Rh)、铼(Re)、钌(Ru)、钽(Ta)、碲(Te)、钛(Ti)、钨(W)、锌(Zn)或锆(Zr)的至少一个的单层或多层结构。可通过利用PVD或CVD工艺形成势垒金属层和电极金属层，但是本发明的概念不限于此。
同时，栅极结构140a和140b可包括介于栅极绝缘层142a和142b与下金属栅电极144a和144b之间和/或下金属栅电极144a和144b与上金属栅电极146a和146b之间的功函数控制层。功函数控制层可由例如氮化钛(TiN)、碳化钽(TaC)、氮化钽(TaN)和钽碳氮化物(TaCN)中的至少一个形成。更具体地说，栅极结构140a和140b可根据将要形成的晶体管的沟道类型包括p型金属栅电极或者n型金属栅电极。例如，当在半导体衬底101上限定第一有源区和第二有源区时，PMOS晶体管形成在第一有源区中，NMOS晶体管形成在第二有源区中，构成PMOS晶体管的栅极结构140a和140b可包括p型金属栅电极，而构成NMOS晶体管的栅极结构140a和140b可包括n型金属栅电极。功函数控制层可仅形成在p型金属栅电极下方而不形成在n型金属栅电极下方。
间隔件130a和130b可形成在栅极结构140a和140b的两个侧表面上。具体地说，间隔件130a和130b可形成在栅极结构140a和140b的栅极绝缘层142a和142b的两个侧表面上。间隔件130a和130b可沿着第二方向(例如，沿着“y”方向)延伸，以包围栅极结构140a和140b的两个侧表面。另外，与栅极结构140a和140b相似，间隔件130a和130b可跨越有源鳍110a2和110b2，并且包围有源鳍110a2和110b2的顶部和侧表面的一些部分。
如图12B所示，间隔件130a和130b可布置在外延上有源鳍114a1和114b1与栅极结构140a和140b之间，并且外延上有源鳍114a1和114b1可包围间隔件130a和130b的下部。例如，间隔件130a和130b可包括例如氧化硅层、氮化硅层、氮氧化硅层或者它们的组合中的至少一个。
在根据当前实施例的半导体器件100c中，形成在第一区A中的第一有源鳍110a2可具有对称的结构，并且形成在第二区B中的第二有源鳍110b2可具有不对称的结构。更具体地说，由第一栅极结构140a包围的第一有源鳍110a2的部分可具有对称的结构，而由第二栅极结构140b包围的第二有源鳍110b2的部分可具有不对称的结构。如上所述，下有源鳍112a和112b以及上有源鳍114a和114b可布置在栅极结构140a和140b下方，并且与参照图1和图2描述的半导体器件100的下有源鳍112a和112b以及上有源鳍114a和114b具有相同的结构。
在根据当前实施例的半导体器件100c中，第一区A的第一有源鳍110a2和第二区B的第二有源鳍110b2可按照不同数量形成以具有不同结构，从而有助于提高整个半导体器件的可靠性和操作性能。
同时，根据当前实施例的半导体器件100c不限于栅极结构140a和140b的上述结构。例如，可将具有上述栅极结构140a和140b之外的各种其它结构的栅极结构应用于根据当前实施例的半导体器件100c。另外，可将具有上述栅极结构140a和140b之外的各种其它结构的栅极结构应用于图1和图2所示的半导体器件100、图8所示的半导体器件100a和图10所示的半导体器件100b。此外，包括外延上有源鳍114a1和114b1的第一有源鳍110a2和110b2的结构不仅可应用于图1和图2所示的半导体器件，而且可应用于图8所示的半导体器件100a和图10所示的半导体器件100b。
图13A至图20B是根据示例性实施例的制造图1所示的半导体器件的工艺的平面视图和剖视图，其中图13A、图14A、图15A、图16A、图17A、图18A、图19A和图20A是图1所示的半导体器件的平面视图，图13B、图14B、图15B、图16B、图17B、图18B、图19B和图20B是对应于图2所示的半导体器件100的剖视图的剖视图，它们分别是沿着图13A、图14A、图15A、图16A、图17A、图18A、图19A和图20A所示的部分IV-IV'截取的剖视图。
参照图13A和图13B，可制备其中限定了第一区A和第二区B的半导体衬底101。例如，半导体衬底101可为例如体硅衬底或SOI衬底。半导体衬底101的具体描述与图1和图2所示的半导体器件100中的描述相同。
硬掩模结构可形成在半导体衬底101上。硬掩模结构可包括其中多个硬掩模堆叠以形成有源鳍的结构。在当前实施例中，硬掩模结构可具有包括不同的薄层的双结构。例如，硬掩模结构可包括氮化硅层150a和150b以及多晶Si层160a和160b。可形成氧化硅层来替代多晶Si层160a和160b。硬掩模结构不限于所述双结构。例如，硬掩模结构可包括至少四个不同的薄层，诸如衬垫氧化物层、氮化硅层、氧化硅层和多晶Si层。
伪掩模图案170a和170b可形成在多晶Si层160a和160b上。伪掩模图案170a和170b可具有沿着第一方向(例如，沿着“x”方向)延伸的线形状。在后续工艺中，具有间隔件形状的掩模图案可形成在伪掩模图案170a和170b的两个侧表面上。因此，考虑到其中应该形成掩模图案的位置，伪掩模图案170a和170b可形成在合适的位置，以沿着第二方向(y方向)具有宽度。例如，伪掩模图案170a和170b沿着第二方向的宽度可对应于掩模图案之间的距离，并且伪掩模图案170a和170b之间的距离可对应于两个掩模图案的宽度与掩模图案之间的距离之和。
伪掩模图案170a和170b可由相对于多晶Si层160a和160b具有蚀刻选择性的材料形成。也就是说，在蚀刻伪掩模图案170a和170b的处理中多晶Si层160a和160b几乎不被蚀刻。例如，伪掩模图案170a和170b可由诸如氮化硅或者氧化硅的材料形成。在另一示例中，可通过利用富碳(C)非晶碳层(ACL)或旋涂硬掩模(SOH)形成伪掩模图案170a和170b。
参照图14A和图14B，间隔件薄层可形成在伪掩模图案170a和170b的表面和硬掩模结构的顶表面上。间隔件薄层可由相对于伪掩模图案170a和170b以及多晶Si层160a和160b中的每一个具有蚀刻选择性的材料形成。也就是说，在蚀刻间隔件薄层的处理中，多晶Si层160a和160b以及伪掩模图案170a和170b几乎不被蚀刻。另外，间隔件薄层可由在蚀刻伪掩模图案170a和170b的处理中几乎不被蚀刻的材料形成。例如，当伪掩模图案170a和170b由氮化硅或者SOH形成时，间隔件薄层可由氧化硅形成。
间隔件薄层可被蚀刻，从而在伪掩模图案170a和170b的两个侧壁上形成具有间隔件形状的第一掩模图案180a和180b。在后续工艺中，第一掩模图案180a和180b可用作用于形成有源鳍的蚀刻掩模图案。因此，第一掩模图案180a和180b可布置为对应于其中将要形成有源鳍的区。另外，第一掩模图案180a和180b的宽度可对应于沿着第二方向(y方向)的第一区A的第一有源鳍的宽度和第二区B的第二有源鳍的宽度。
参照图15A和图15B，可去除伪掩模图案170a和170b。因此，可仅在硬掩模结构上保留具有间隔件形状的第一掩模图案180a1和180b1。同时，在去除伪掩模图案170a和170b之前或之后，可执行将第一掩模图案180a和180b中的每一个切割为多个部分的切割工艺。由于切割第一掩模图案180a和180b的处理在切割形成在第一掩模图案180a和180b下方的有源鳍时结束，因此该处理可被称作鳍切割工艺。同时，可不在当前工艺操作中而在形成有源鳍之后执行鳍切割工艺。
参照图16A和图16B，可利用第一掩模图案180a1和180b1作为蚀刻掩模按次序蚀刻硬掩模结构。由于蚀刻工艺，可形成硬掩模图案。硬掩模图案可包括氮化硅层图案150a1和150b1以及多晶Si层图案160a1和160b1。接着，可利用硬掩模图案作为蚀刻掩模蚀刻半导体衬底101，从而形成沿着第一方向(例如，沿着“x”方向)延伸的第一沟槽Ts。因此，有源鳍110a3和110b3可形成为沿着第一方向(例如，沿着“x”方向)延伸。具体地说，第一有源鳍110a3可形成在第一区A中，并且第二有源鳍110b3可形成在第二区B中。
可在形成有源鳍110a3和110b3的处理中减小硬掩模图案的厚度。例如，多晶Si层图案160a1和160b1的厚度可被减小。
参照图17A和图17B，可形成绝缘层以填充第一沟槽Ts，并且覆盖有源鳍110a3和110b3。例如，绝缘层可包括氧化硅层，但是绝缘层的材料不限于此。可利用可流动化学气相沉积(FCVD)工艺执行填充第一沟槽Ts的处理。FCVD工艺可为通过利用可流动沉积材料填充诸如沟槽的间隙的处理。可通过利用材料之间的表面张力由绝缘材料填充宽度为约20nm或更小的间隙。
在形成绝缘层以填充第一沟槽Ts并且覆盖有源鳍110a3和110b3之后，可将绝缘层平面化以在有源鳍110a3和110b3之间形成第一绝缘层120a3和120b3。例如，可通过利用化学机械抛光(CMP)工艺来执行平面化工艺。由于平面化工艺，有源鳍110a3和110b3的顶表面可从第一绝缘层120a3和120b3的顶表面暴露出来。也就是说，有源鳍110a3和110b3的侧表面可由第一绝缘层120a3和120b3包围。
参照图18A和图18B，在平面化工艺之后，覆盖预定区的光掩模图案190a和190b可形成在半导体衬底101的所得结构上。可形成光掩模图案190a和190b以限制包括在预定区中的有源鳍的数量。例如，第一光掩模图案190a可形成为覆盖第一区A的预定区中的至少三个有源鳍110a3，而第二光掩模图案190b可形成为覆盖第二区B的预定区中的两个有源鳍110b3。
由于由光掩模图案190a和190b限制有源鳍110a3和110b3的数量，因此可在后续处理中确定有源鳍中的每一个是否由于光掩模图案190a和190b的形状而具有对称的结构。换句话说，当光掩模图案190a和190b中的每一个形成为覆盖一个有源鳍或者至少三个有源鳍时，可随后确定被覆盖的有源鳍中的每一个为对称的有源鳍；而当光掩模图案190a和190b中的每一个形成为覆盖两个有源鳍时，可随后确定被覆盖的有源鳍中的每一个为不对称的有源鳍。
参照图19A和图19B，可利用光掩模图案190a和190b作为蚀刻掩模来蚀刻布置在光掩模图案190a和190b下方的半导体衬底101、有源鳍110a3和110b3以及第一绝缘层120a3和120b3，从而形成第二沟槽Td。第二沟槽Td中的每一个可对应于图1和图2所示的半导体器件100的外侧第二沟槽Tr2e。同时，第一沟槽Ts中的每一个可对应于图1和图2所示的半导体器件100的第一沟槽Tr1或中心第二沟槽Tr2c。因此，第二沟槽Td的深度和第二沟槽Td的沿着第二方向(例如，沿着“y”方向)的宽度可分别大于第一沟槽Ts的深度和第一沟槽Ts的沿着第二方向(y方向)的宽度。在一些情况下，第二沟槽Td的深度和第二沟槽Td的沿着第二方向(y方向)的宽度可分别小于第一沟槽Ts的深度和第一沟槽Ts的沿着第二方向(y方向)的宽度。
在形成第二沟槽Td之后，可形成绝缘层以填充第二沟槽Td和覆盖有源鳍110a3和110b3以及第一绝缘层120a3和120b3。例如，绝缘层可与第一绝缘层120a3和120b3包括相同的氧化硅层，但是绝缘层的材料不限于此。另外，可通过利用FCVD工艺执行用绝缘层填充第二沟槽Td的处理。然而，由于第二沟槽Td具有相对大的宽度，因此可通过利用普通沉积工艺替代FCVD工艺来用绝缘层填充第二沟槽Td。
在形成绝缘层以覆盖第二沟槽Td和覆盖有源鳍110a3和110b3以及第一绝缘层120a3和120b3之后，可将绝缘层平面化以形成第二绝缘层120a4和120b4。可通过例如CMP工艺来执行平面化工艺。例如，第二绝缘层120a4和120b4可对应于图1和图2所示的半导体器件100的外侧第二器件隔离层120b2。
参照图20A和图20B，可通过利用去除第一绝缘层120a3和120b3以及第二绝缘层120a4和120b4的部分上部的方法在第一绝缘层120a3和120b3以及第二绝缘层120a4和120b4上执行凹进工艺。
在一些实施例中，可利用干蚀刻工艺、湿蚀刻工艺或者它们的组合执行第一绝缘层120a3和120b3以及第二绝缘层120a4和120b4的凹进处理。例如，可利用例如反应离子蚀刻(RIE)工艺的干蚀刻工艺去除第一绝缘层120a3和120b3以及第二绝缘层120a4和120b4的部分上部。
在第一绝缘层120a3和120b3以及第二绝缘层120a4和120b4的凹进处理中，在第一区A和第二区B中暴露的有源鳍110a3和110b3可被部分地消耗。具体地说，由于有源鳍110a3和110b3的上部被暴露于蚀刻气氛和/或清洁气氛，因此有源鳍110a3和110b3的上部可由于蚀刻处理、氧化处理和/或清洁处理被部分地消耗。
因此，有源鳍110a3和110b3的上部可从器件隔离层120a、120a2、120b1和120b2突出，并且由于凹进工艺被部分地消耗。从而，可形成与图1和图2所示的半导体器件100的上有源鳍114a和114b相似的具有对称结构和/或不对称结构的有源鳍110a和110b。
具体地说，由于第一绝缘层120a3和120b3的沿着第二方向(y方向)的宽度小，并且有源鳍110a3和110b3之间的距离小，因此在使有源鳍110a3和110b3突出的凹进工艺中，大量蚀刻剂可到达第一绝缘层120a3和120b3的中心部分，以使得其中心部分可被大程度地蚀刻。当第一绝缘层120a3和120b3的边缘部分具有足够的深度时，蚀刻剂可更早到达有源鳍110a3和110b3的侧表面而不是第一绝缘层120a3和120b3的顶表面，并且蚀刻有源鳍110a3和110b3的侧表面，以使得有源鳍110a3和110b3的侧表面可具有几乎竖直的轮廓。因此，接触第一绝缘层120a3和120b3的有源鳍110a3和110b3的侧表面可在相对低的点从第一绝缘层120a3和120b3突出。另外，接触第一绝缘层120a3和120b3的有源鳍110a3和110b3的侧表面的连接部分CA可具有增大的平均坡度和减小的平均曲率。
相反，由于第二绝缘层120a4和120b4沿着第二方向(y方向)具有大宽度，因此在用于使有源鳍110a3和110b3突出的凹进工艺中，第二绝缘层120a4和120b4的整个顶表面可被均匀地蚀刻，从而第二绝缘层120a4和120b4可具有一定程度上平坦的顶表面。因此，接触第二绝缘层120a4和120b4的顶表面的边缘部分的有源鳍110a3和110b3的侧表面可以以相对大的曲率连接。因此，接触第二绝缘层120a4和120b4的有源鳍110a3和110b3的侧表面可在高的点处从第二绝缘层120a4和120b4突出。另外，接触第二绝缘层120a4和120b4的有源鳍110a3和110b3的侧表面的连接部分CA可具有减小的平均坡度和增大的平均曲率。
作为参考，在凹进工艺之后，第一绝缘层120a3和120b3可为第一器件隔离层120a和中心第二器件隔离层120b1，并且第二绝缘层120a4和120b4可为外侧第一器件隔离层120a2和外侧第二器件隔离层120b2。
在上有源鳍114a和114b在第一区A和第二区B中突出之后，可在上有源鳍114a和114b上执行用于控制阈值电压的植入杂质离子的处理。在离子植入工艺中，可将硼(B)离子作为杂质离子植入上有源鳍114a和114b的其中将要形成NMOS晶体管的区中，而可将磷(P)或砷(As)离子作为杂质离子植入上有源鳍114a和114b的其中将要形成PMOS晶体管的区中。
图21和图22是根据示例性实施例的半导体器件300的电路图和布局。
参照图21和图22，半导体器件300可包括：一对变换器INV1和INV2，它们在电源节点Vcc与地节点Vss之间并联；以及第一传输晶体管PS1和第二传输晶体管PS2，它们分别连接至变换器INV1和INV2的输出节点。第一传输晶体管PS1和第二传输晶体管PS2可分别连接至位线BL和互补位线/BL。第一传输晶体管PS1和第二传输晶体管PS2的栅极可连接至字线WL。
第一变换器INV1可包括串联连接的第一上拉晶体管PU1和第一下拉晶体管PD1，而第二变换器INV2可包括串联连接的第二上拉晶体管PU2和第二下拉晶体管PD2。第一上拉晶体管PU1和第二上拉晶体管PU2可为PMOS晶体管，而第一下拉晶体管PD1和第二下拉晶体管PD2可为NMOS晶体管。
另外，第一变换器INV1的输入节点可连接至第二变换器INV2的输出节点，并且第二变换器INV2的输入节点可连接至第一变换器INV1的输出节点，以使得第一变换器INV1和第二变换器INV2构成一个锁存电路。
彼此间隔开的第一有源区310、第二有源区320、第三有源区330和第四有源区340可沿着第一方向(例如，沿着“x”方向)延伸。第二有源区320和第三有源区330可比第一有源区310和第四有源区340具有更小的延伸长度。
另外，第一栅电极351、第二栅电极352、第三栅电极353和第四栅电极354可沿着第二方向(例如，沿着“y”方向)延伸，并且与第一有源区310至第四有源区340交叉。具体地说，第一栅电极351可与第一有源区310和第二有源区320交叉，并且与第三有源区330的下端部分地重叠。第三栅电极353可与第三有源区330和第四有源区340交叉，并且与第二有源区320的上端部分地重叠。第二栅电极352和第四栅电极354可分别形成为与第一有源区310和第四有源区340交叉。
如图22所示，可在第一栅电极351与第二有源区320之间的交叉区周围限定第一上拉晶体管PU1，可在第一栅电极351与第一有源区310之间的交叉区周围限定第一下拉晶体管PD1，并且可在第二栅电极352与第一有源区310之间的交叉区周围限定第一传输晶体管PS1。可在第三栅电极353与第三有源区330之间的交叉区周围限定第二上拉晶体管PU2，可在第三栅电极353与第四有源区340之间的交叉部分周围限定第二下拉晶体管PD2，并且可在第四栅电极354与第四有源区340之间的交叉区周围限定第二传输晶体管PS2。
虽然未清楚地示出，但是源极和漏极区可形成在第一栅电极351至第四栅电极354与第一有源区310至第四有源区340之间的交叉区中的每一个的两侧上。而且，可形成多个接触部分350。另外，共享接触部分361可同时连接第二有源区320、第三栅电极353与互连部分371。共享接触部分362可同时连接第三有源区330、第一栅电极351和互连部分372。
例如，根据当前实施例的半导体器件300可对应于SRAM。这里，第一有源区310至第四有源区340可对应于形成在图1至图12B所示的半导体器件100、100a、100b和100c中的每一个的第一区A或者第二区B中的有源鳍。另外，第一栅电极351至第四栅电极354可对应于形成在图1至图12B所示的半导体器件100、100a、100b和100c中的每一个的第一区A或者第二区B中的栅极结构。虽然未示出，但是当晶体管布置在SRAM的周边区中以施加电源电压或地电压时，晶体管的有源区和栅电极可分别对应于形成在图1至图12B所示的半导体器件100、100a、100b和100c中的每一个的第一区A或者第二区B中的有源鳍和栅电极。
图23和图24是包括根据示例性实施例的半导体器件的电子系统1100和1200的框图。
参照图23，根据当前实施例的电子系统1100可包括控制器1110、输入/输出(I/O)装置1120、存储器1130、接口1140和总线1150。控制器1110、I/O装置1120、存储器1130和/或接口1140可经总线1150彼此连接。总线1150可对应于通过其传输数据的路径。
控制器1110可包括微处理器(MP)、数字信号处理器(DSP)、微控制器(MC)和能够执行与它们的功能相似的功能的逻辑器件中的至少一个。I/O装置1120可包括键区、键盘和显示装置。存储器1130可存储数据和/或命令。接口1140可将数据发送至通信网络或者从通信网络接收数据。接口1140可为有线类型或者无线类型的。例如，接口1140可包括天线或者有线/无线收发器。
虽然未示出，但是电子系统1100还可包括被构造为作为改进控制器1110的操作的操作存储器的高速DRAM和/或SRAM。根据示例性实施例的半导体器件100、100a、100b和100c中的至少一个可设置在存储器1130中，或者设为控制器1110或I/O装置1120的一部分。
电子系统1100可应用于个人数字助理(PDA)、便携式计算机、网络平板、无线电话、移动电话、数字音乐播放器、存储卡或能够在无线环境下发送和/或接收信息的任何其它电子产品。
参照图24，根据示例性实施例的电子系统1200可为存储卡。电子系统1200可包括存储器1210和存储器控制器1220。存储器控制器1220可控制主机2000与存储器1210之间的数据交换。存储器1210和存储器控制器1220可包括根据示例性实施例的半导体器件100、100a、100b和100c中的至少一个。
存储器控制器1220可包括SRAM 1221、中央处理单元(CPU)1222、主机接口1223、纠错码(ECC)1224和存储器接口1225。SRAM 1221可用作CPU 1222的操作存储器。主机接口1223可包括使主机2000可连接至电子系统1200并且交换数据的协议。ECC 1224可检测和纠正从存储器1210读取的数据中的错误。存储器接口1225可与存储器1210联接，以将数据输入至存储器1210和从存储器1210输出数据。CPU 1222可执行关于存储器控制器1220的数据交换操作的整体控制操作。
图25和图26是可应用根据示例性实施例的半导体器件的电子系统的示意图。
图25示出了平板PC，图26示出了笔记本计算机。根据示例性实施例的半导体器件100、100a、100b和100c中的至少一个可被包含在平板PC或笔记本计算机中。根据示例性实施例的半导体器件100、100a、100b和100c中的至少一个可为其它未示出的电子系统。
虽然已经参照本发明的概念的示例性实施例具体示出和描述了本发明的概念，但是应该理解，在不脱离所附权利要求的精神和范围的情况下，可在其中作出各种形式和细节上的改变。

Claims (25)

1.一种半导体器件，包括：
半导体衬底；
第一有源鳍单元，其在所述半导体衬底的第一区上突出，并且沿着第一方向延伸，所述第一有源鳍单元包括至少一个第一有源鳍，每个第一有源鳍具有关于第一中心线彼此对称的左轮廓和右轮廓，所述第一中心线在垂直于所述第一方向的切割表面上垂直于所述半导体衬底的顶表面；以及
第二有源鳍单元，其在所述半导体衬底的第二区上突出，并且沿着所述第一方向延伸，所述第二有源鳍单元包括两个第二有源鳍，每个第二有源鳍具有关于在所述切割表面上垂直于所述半导体衬底的顶表面的第二中心线彼此不对称的左轮廓和右轮廓，
其中，所述第一有源鳍和所述第二有源鳍中的每一个包括由器件隔离层包围的下有源鳍和从所述器件隔离层突出的上有源鳍，并且
其中，将所述第一中心线和所述第二中心线中的每一个限定为与所述下有源鳍的在所述半导体衬底的顶表面以上的相同高度处的左点和右点等距地布置的直线。
2.根据权利要求1所述的器件，其中，所述第二有源鳍单元包括布置为沿着垂直于所述第一方向的第二方向彼此分离开的左边的第二有源鳍和右边的第二有源鳍，所述器件还包括：
第一器件隔离层，其布置在左边的第二有源鳍与右边的第二有源鳍之间；以及
第二器件隔离层，其与布置在左边的第二有源鳍的左侧和右边的第二有源鳍的右侧上的第一器件隔离层具有不同的结构。
3.根据权利要求2所述的器件，其中，所述第一器件隔离层与各第二器件隔离层中的每一个相比具有沿着所述第二方向测量的更小的宽度。
4.根据权利要求2所述的器件，其中，所述第一器件隔离层形成在第一沟槽中，并且各第二器件隔离层中的每一个形成在比所述第一沟槽更深的第二沟槽中。
5.根据权利要求1所述的器件，其中，所述第一有源鳍单元包括一个第一有源鳍或者布置为沿着垂直于所述第一方向的第二方向彼此分离开的至少三个第一有源鳍，
其中，当所述第一有源鳍单元包括一个第一有源鳍时，在所述第一有源鳍的左侧和右侧上分别形成第三器件隔离层，并且
其中，当所述第一有源鳍单元包括至少三个第一有源鳍时，在布置在另两个第一有源鳍之间的一个第一有源鳍的左侧和右侧上布置第四器件隔离层。
6.根据权利要求1所述的器件，其中，基于从所述器件隔离层突出的点的位置将第一有源鳍和第二有源鳍中的每一个确定为对称的或不对称的。
7.根据权利要求1所述的器件，其中，基于所述下有源鳍与所述上有源鳍之间的连接部分的平均坡度将所述第一有源鳍和所述第二有源鳍中的每一个确定为对称的或不对称的，相对于所述半导体衬底的顶表面测量所述平均坡度。
8.根据权利要求1所述的器件，其中，基于所述下有源鳍与所述上有源鳍之间的连接部分的平均曲率将所述第一有源鳍和所述第二有源鳍中的每一个确定为对称的或不对称的。
9.根据权利要求1所述的器件，其中，所述第一有源鳍单元包括布置为沿着第二方向彼此分离开的至少三个第一有源鳍，并且当从切割表面观看时：
各第一有源鳍中的最左边的第一有源鳍与各第二有源鳍中的左边的第二有源鳍具有相同的轮廓，并且
各第一有源鳍中的最右边的第一有源鳍与各第二有源鳍中的右边的第二有源鳍具有相同的轮廓。
10.根据权利要求1所述的器件，还包括至少一个栅极结构，其覆盖所述半导体衬底、所述至少一个第一有源鳍和第二有源鳍的部分，并且沿着垂直于所述第一方向的第二方向延伸。
11.一种半导体器件，包括：
半导体衬底；
第一有源鳍单元，其在所述半导体衬底的第一区上突出，并且沿着第一方向延伸，所述第一有源鳍单元包括一个第一有源鳍，该第一有源鳍具有关于第一中心线对称的左轮廓和右轮廓，所述第一中心线在垂直于所述第一方向的切割表面上垂直于所述半导体衬底的顶表面；
第二有源鳍单元，其在所述半导体衬底的第二区上突出，并且沿着所述第一方向延伸，所述第二有源鳍单元包括两个第二有源鳍，每个第二有源鳍具有关于在所述切割表面上垂直于所述半导体衬底的顶表面的第二中心线不对称的左轮廓和右轮廓；以及
第三有源鳍单元，其在所述半导体衬底的第三区上突出，并且沿着所述第一方向延伸，所述第三有源鳍单元包括至少一个第三有源鳍，每个第三有源鳍具有关于在所述切割表面上垂直于所述半导体衬底的顶表面的第三中心线对称的左轮廓和右轮廓，
其中，所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个包括由器件隔离层包围的下有源鳍和从所述器件隔离层突出的上有源鳍，并且
其中，将所述第一中心线、所述第二中心线和所述第三中心线中的每一个限定为与所述下有源鳍的在所述半导体衬底的顶表面以上的相同高度处的左点和右点等距地布置的直线。
12.根据权利要求11所述的器件，其中，所述第二有源鳍单元包括左边的第二有源鳍和右边的第二有源鳍，所述器件还包括：
第一器件隔离层，其布置在所述第一有源鳍的左侧和右侧上；
第二器件隔离层，其与布置在左边的第二有源鳍与右边的第二有源鳍之间的第一器件隔离层具有不同的结构，
其中，所述第一器件隔离层进一步布置在左边的第二有源鳍的左侧和右边的第二有源鳍的右侧上，并且
其中，所述第二器件隔离层进一步布置在所述第三有源鳍的左侧和右侧上。
13.根据权利要求11所述的器件，其中，基于选自所述上有源鳍从所述器件隔离层突出的点的位置、所述下有源鳍与所述上有源鳍之间的连接部分相对于所述半导体衬底的顶表面测量的平均坡度、和所述连接部分的平均曲率中的至少一个将所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个确定为对称的或不对称的。
14.根据权利要求13所述的器件，其中，基于所述上有源鳍从所述器件隔离层突出的点的位置将所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个确定为对称的或不对称的，
其中，所述第一有源鳍的上有源鳍的左侧表面和右侧表面在所述半导体衬底的顶表面上方的第一位置从所述器件隔离层突出，
其中，沿着垂直于所述第一方向的第二方向布置在所述第二有源鳍之间的第二有源鳍的上有源鳍的侧表面在所述半导体衬底的顶表面上方的第二位置从所述器件隔离层突出，上有源鳍中的左边的上有源鳍的左侧表面在所述半导体衬底的顶表面上方的第三位置从所述器件隔离层突出，上有源鳍中的右边的上有源鳍的右侧表面在第三位置从所述器件隔离层突出，
其中，所述第三有源鳍的上有源鳍的左侧表面和右侧表面具有对称的结构，并且在所述半导体衬底的顶表面上方的第四位置从所述器件隔离层突出，
其中，所述第三位置等于所述第一位置，
其中，所述第四位置等于所述第二位置，并且
其中，所述第一位置比所述第二位置距离所述半导体衬底的顶表面更远。
15.根据权利要求13所述的器件，其中，基于所述连接部分的平均坡度将所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个确定为对称的或不对称的，
其中，所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个的下有源鳍具有第一平均坡度，
其中，所述第一有源鳍的左连接部分和右连接部分中的每一个具有第二平均坡度，
其中，沿着垂直于所述第一方向的第二方向介于所述第二有源鳍之间的第二有源鳍的连接部分中的每一个具有第三平均坡度，
其中，沿着所述第二方向不介于第二有源鳍之间的第二有源鳍的各个连接部分具有第四平均坡度，
其中，所述第三有源鳍的左连接部分和右连接部分中的每一个具有第五平均坡度，
其中，第四平均坡度等于第二平均坡度，
其中，第五平均坡度等于第三平均坡度，
其中，第一平均坡度大于第二平均坡度和第三平均坡度中的每一个，并且
其中，第二平均坡度小于第三平均坡度。
16.根据权利要求13所述的器件，其中，基于所述连接部分的平均曲率将所述第一有源鳍、所述第二有源鳍和所述第三有源鳍中的每一个确定为对称的或不对称的，
其中，所述第一有源鳍的左连接部分和右连接部分中的每一个具有第一平均曲率，
其中，介于所述第二有源鳍之间的第二有源鳍的每个连接部分具有第二平均曲率，
其中，不介于所述第二有源鳍之间的第二有源鳍的各个连接部分具有第三平均曲率，
其中，所述第三有源鳍的左连接部分和右连接部分中的每一个具有第四平均曲率，
其中，第三平均曲率等于第一平均曲率，
其中，第四平均曲率等于第二平均曲率，并且
其中，第一平均曲率大于第二平均曲率。
17.一种制造半导体器件的方法，所述方法包括以下步骤：
在半导体衬底上形成多个牺牲层图案，所述牺牲层图案沿着第一方向延伸，并且沿着垂直于第一方向的第二方向布置；
在牺牲层图案中的每一个的两个侧壁上形成间隔件，然后去除牺牲层图案；
通过利用间隔件作为掩模蚀刻半导体衬底来形成多个第一沟槽和多个有源鳍；
形成第一绝缘层以填充第一沟槽和覆盖有源鳍，然后，平面化第一绝缘层；
通过利用对第一绝缘层的预定区和有源鳍进行覆盖的光掩模图案蚀刻第一绝缘层、有源鳍和半导体衬底来形成多个第二沟槽，并且通过第二沟槽限定第一有源鳍单元和第二有源鳍单元，所述第一有源鳍单元包括一个第一有源鳍或者至少三个第一有源鳍，并且第二有源鳍单元包括两个第二有源鳍；
形成第二绝缘层以填充第二沟槽并覆盖有源鳍和第一绝缘层，然后平面化第二绝缘层；以及
通过蚀刻第一绝缘层和第二绝缘层的部分使有源鳍的上部突出，其中第一有源鳍单元的至少一个第一有源鳍突出，使得所述至少一个第一有源鳍的左轮廓和右轮廓关于第一中心线彼此对称，所述第一中心线在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面，并且第二有源鳍单元的第二有源鳍中的每一个突出，使得第二有源鳍中的每一个的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称。
18.根据权利要求17所述的方法，其中，填充第一沟槽的第一绝缘层构成第一器件隔离层，
其中，填充第二沟槽的第一绝缘层构成第二器件隔离层，并且
其中，第一器件隔离层比第二器件隔离层沿着第二方向具有更小的宽度。
19.根据权利要求18所述的方法，其中，第一有源鳍和第二有源鳍中的每一个包括由第一器件隔离层或者第二器件隔离层包围的下有源鳍和从第一器件隔离层或者第二器件隔离层突出的上有源鳍，
其中，将第一中心线和第二中心线中的每一个限定为与下有源鳍中的每一个的在半导体衬底的顶表面以上的相同高度处的左点和右点等距地布置的直线，并且
其中，基于选自第一有源鳍和第二有源鳍中的每一个从第一器件隔离层或第二器件隔离层突出的点的位置、第一有源鳍和第二有源鳍中的每一个的突出部分与其掩埋部分之间的连接部分相对于半导体衬底的顶表面测量的平均坡度、和所述连接部分的平均曲率中的至少一个将第一有源鳍和第二有源鳍中的每一个确定为对称的或不对称的。
20.一种制造半导体器件的方法，所述方法包括以下步骤：
在半导体衬底上形成多个牺牲层图案，所述牺牲层图案沿着第一方向延伸，并且沿着垂直于第一方向的第二方向布置；
在牺牲层图案中的每一个的两个侧壁上形成间隔件，然后去除牺牲层图案；
通过利用间隔件作为掩模蚀刻半导体衬底来形成多个第一沟槽和多个有源鳍；
形成第一绝缘层以填充第一沟槽和覆盖有源鳍，并且随后平面化第一绝缘层；
通过利用对第一绝缘层的预定区和有源鳍进行覆盖的光掩模图案蚀刻第一绝缘层、有源鳍和半导体衬底来形成多个第二沟槽，其中通过第二沟槽限定包括一个第一有源鳍的第一有源鳍单元、包括两个第二有源鳍的第二有源鳍单元和包括至少三个第三有源鳍的第三有源鳍单元；
形成第二绝缘层以填充第二沟槽，并且覆盖有源鳍和第一绝缘层，然后平面化第二绝缘层；以及
通过蚀刻第一绝缘层和第二绝缘层的部分使有源鳍的上部突出，其中第一有源鳍单元的第一有源鳍突出使得第一有源鳍的左轮廓和右轮廓关于在垂直于第一方向的切割表面上垂直于半导体衬底的顶表面的第一中心线彼此对称，第二有源鳍单元的所述两个第二有源鳍中的每一个突出使得第二有源鳍中的每一个的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第二中心线彼此不对称，并且第三有源鳍单元的第三有源鳍中的至少一个突出使得第三有源鳍中的至少一个的左轮廓和右轮廓关于在所述切割表面上垂直于半导体衬底的顶表面的第三中心线彼此对称。
21.根据权利要求20所述的方法，其中，第一有源鳍、第二有源鳍和第三有源鳍中的每一个包括由器件隔离层包围的下有源鳍和从器件隔离层突出的上有源鳍，
其中，将第一中心线、第二中心线和第三中心线中的每一个限定为与下有源鳍中的每一个的在半导体衬底的顶表面以上的相同高度处的左点与右点等距地布置的直线，并且
其中，基于选自第一有源鳍、第二有源鳍和第三有源鳍中的每一个从器件隔离层突出的点的位置、第一有源鳍、第二有源鳍和第三有源鳍中的每一个的突出部分与其掩埋部分之间的连接部分相对于半导体衬底的顶表面测量的平均坡度、和所述连接部分的平均曲率中的至少一个将第一有源鳍、第二有源鳍和第三有源鳍中的每一个确定为对称的或不对称的。
22.一种半导体器件，包括：
半导体衬底；
多个有源鳍，其沿着第一方向布置，每个有源鳍从半导体衬底的顶表面突出并且沿着与第一方向不同的第二方向在半导体衬底上方延伸；以及
器件隔离层，其在至少两对有源鳍之间位于半导体衬底的顶表面上，其中，所述至少两对有源鳍的下部由器件隔离层掩埋，并且所述至少两对有源鳍的上部从器件隔离层突出，
其中，第一对有源鳍中的两个有源鳍之间的距离小于第二对有源鳍中的两个有源鳍之间的距离，
其中，第一对有源鳍中的各有源鳍的第一侧彼此面对，并且以第一轮廓为特征，
其中，第二对有源鳍中的各有源鳍的第二侧彼此面对，并且以与第一轮廓不同的第二轮廓为特征。
23.根据权利要求22所述的半导体器件，其中，第二对有源鳍中的每个有源鳍的上部的第二侧的轮廓与第一对有源鳍中的每个有源鳍的上部的第一侧的轮廓不同。
24.根据权利要求23所述的半导体器件，其中，第二对有源鳍中的每个有源鳍的下部的第二侧的轮廓与第一对有源鳍中的每个有源鳍的下部的第一侧的轮廓相同。
25.根据权利要求22所述的半导体器件，其中，基于选自有源鳍从器件隔离层突出的点的位置、有源鳍的上部与有源鳍的下部之间的连接部分相对于半导体衬底的顶表面测量的平均坡度、和所述连接部分的平均曲率中的至少一个确定第一轮廓和第二轮廓之间的差异。
CN201610202916.4A 2015-04-02 2016-04-01 半导体器件及其制造方法 Active CN106057892B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020150046860A KR102352155B1 (ko) 2015-04-02 2015-04-02 반도체 소자 및 그 제조방법
KR10-2015-0046860 2015-04-02

Publications (2)

Publication Number Publication Date
CN106057892A true CN106057892A (zh) 2016-10-26
CN106057892B CN106057892B (zh) 2020-11-10

Family

ID=57017734

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610202916.4A Active CN106057892B (zh) 2015-04-02 2016-04-01 半导体器件及其制造方法

Country Status (3)

Country Link
US (1) US9929155B2 (zh)
KR (1) KR102352155B1 (zh)
CN (1) CN106057892B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581128A (zh) * 2018-06-07 2019-12-17 联华电子股份有限公司 半导体结构及其制作方法
CN110690218A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9960273B2 (en) * 2015-11-16 2018-05-01 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure with substrate isolation and un-doped channel
US9583486B1 (en) * 2015-11-19 2017-02-28 International Business Machines Corporation Stable work function for narrow-pitch devices
KR102558829B1 (ko) * 2016-06-13 2023-07-25 삼성전자주식회사 게이트 유전 구조체를 포함하는 반도체 소자
KR102373630B1 (ko) * 2017-05-26 2022-03-11 삼성전자주식회사 반도체 장치
US10515952B2 (en) 2017-08-04 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor (FinFET) device structure and method for forming the same
US10790380B2 (en) * 2017-10-20 2020-09-29 Mediatek Inc. Semiconductor chip and manufacturing method thereof
US10629497B2 (en) * 2017-11-02 2020-04-21 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET device structure and method for enlarging gap-fill window
KR102420163B1 (ko) 2018-01-18 2022-07-12 삼성전자주식회사 집적회로 소자 및 그 제조 방법
KR102449898B1 (ko) * 2018-04-10 2022-09-30 삼성전자주식회사 집적회로 소자
US10510866B1 (en) * 2018-06-13 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and fabrication method thereof
KR102415669B1 (ko) 2019-12-17 2022-07-04 광주과학기술원 다중 문턱 전압 소자를 기반으로 하는 4진법 논리 인버터

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130320460A1 (en) * 2012-05-30 2013-12-05 SK Hynix Inc. Semiconductor device having fin structure and method of manufacturing the same
US20140177331A1 (en) * 2012-12-24 2014-06-26 SK Hynix Inc. Semiconductor device and method for forming the same
CN103928292A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
US8835268B2 (en) * 2011-09-09 2014-09-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US20140327074A1 (en) * 2013-05-02 2014-11-06 United Microelectronics Corp. Semiconductor integrated circuit

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7812375B2 (en) * 2003-05-28 2010-10-12 Samsung Electronics Co., Ltd. Non-volatile memory device and method of fabricating the same
KR100587672B1 (ko) * 2004-02-02 2006-06-08 삼성전자주식회사 다마신 공법을 이용한 핀 트랜지스터 형성방법
US7262084B2 (en) * 2004-04-15 2007-08-28 International Business Machines Corporation Methods for manufacturing a finFET using a conventional wafer and apparatus manufactured therefrom
KR100641944B1 (ko) * 2005-07-21 2006-11-02 주식회사 하이닉스반도체 반도체소자의 트랜지스터 및 그 형성방법
US7745319B2 (en) 2006-08-22 2010-06-29 Micron Technology, Inc. System and method for fabricating a fin field effect transistor
JP4487266B2 (ja) * 2006-08-30 2010-06-23 エルピーダメモリ株式会社 半導体装置
US7538391B2 (en) * 2007-01-09 2009-05-26 International Business Machines Corporation Curved FINFETs
KR100827525B1 (ko) * 2007-03-30 2008-05-06 주식회사 하이닉스반도체 반도체 소자 및 그의 형성 방법
JP4461154B2 (ja) * 2007-05-15 2010-05-12 株式会社東芝 半導体装置
KR100879733B1 (ko) * 2007-06-26 2009-01-20 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
KR100990599B1 (ko) * 2008-05-30 2010-10-29 주식회사 하이닉스반도체 반도체 장치의 제조 방법 및 그에 따라 제조된 반도체 장치
US8039326B2 (en) 2009-08-20 2011-10-18 Globalfoundries Inc. Methods for fabricating bulk FinFET devices having deep trench isolation
US9257325B2 (en) 2009-09-18 2016-02-09 GlobalFoundries, Inc. Semiconductor structures and methods for forming isolation between Fin structures of FinFET devices
US8039340B2 (en) 2010-03-09 2011-10-18 Micron Technology, Inc. Methods of forming an array of memory cells, methods of forming a plurality of field effect transistors, methods of forming source/drain regions and isolation trenches, and methods of forming a series of spaced trenches into a substrate
JP2013038213A (ja) * 2011-08-08 2013-02-21 Toshiba Corp 集積回路装置及びその製造方法
US9287385B2 (en) 2011-09-01 2016-03-15 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-fin device and method of making same
CN104025293B (zh) * 2011-10-18 2018-06-08 英特尔公司 利用非平面拓扑的反熔丝元件
US8609480B2 (en) 2011-12-21 2013-12-17 Globalfoundries Inc. Methods of forming isolation structures on FinFET semiconductor devices
US8637371B2 (en) 2012-02-16 2014-01-28 International Business Machines Corporation Non-planar MOSFET structures with asymmetric recessed source drains and methods for making the same
US8546891B2 (en) * 2012-02-29 2013-10-01 Taiwan Semiconductor Manufacturing Company, Ltd. Fin profile structure and method of making same
KR101823105B1 (ko) * 2012-03-19 2018-01-30 삼성전자주식회사 전계 효과 트랜지스터의 형성 방법
KR101908980B1 (ko) 2012-04-23 2018-10-17 삼성전자주식회사 전계 효과 트랜지스터
US9583398B2 (en) * 2012-06-29 2017-02-28 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having FinFETS with different fin profiles
US20140113420A1 (en) * 2012-10-24 2014-04-24 Globalfoundries Inc. Methods of avoiding shadowing when forming source/drain implant regions on 3d semiconductor devices
US8674413B1 (en) * 2012-11-07 2014-03-18 Globalfoundries Inc. Methods of forming fins and isolation regions on a FinFET semiconductor device
US8501607B1 (en) 2012-11-07 2013-08-06 Globalfoundries Inc. FinFET alignment structures using a double trench flow
KR102013842B1 (ko) * 2013-02-08 2019-08-26 삼성전자주식회사 반도체 소자의 제조 방법
KR102067171B1 (ko) * 2013-02-14 2020-01-16 삼성전자주식회사 반도체 장치 및 그 제조 방법
US20140315371A1 (en) * 2013-04-17 2014-10-23 International Business Machines Corporation Methods of forming isolation regions for bulk finfet semiconductor devices
KR102084954B1 (ko) * 2013-05-02 2020-03-05 삼성전자주식회사 반도체 장치 및 이의 제조 방법
US20150076654A1 (en) * 2013-09-17 2015-03-19 Global Foundries Inc. Enlarged fin tip profile for fins of a field effect transistor (finfet) device
US9159833B2 (en) * 2013-11-26 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Fin structure of semiconductor device
US9147730B2 (en) * 2014-03-03 2015-09-29 Globalfoundries Inc. Methods of forming fins for FinFET semiconductor devices and selectively removing some of the fins by performing a cyclical fin cutting process
KR102190477B1 (ko) * 2014-04-25 2020-12-14 삼성전자주식회사 반도체 장치 및 그 제조 방법
US9613954B2 (en) * 2014-07-08 2017-04-04 International Business Machines Corporation Selective removal of semiconductor fins
US9496179B2 (en) * 2014-08-25 2016-11-15 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices
US9324619B2 (en) * 2014-08-25 2016-04-26 Samsung Electronics Co., Ltd. Semiconductor device and method of fabricating the same
US9455198B1 (en) * 2014-12-08 2016-09-27 Globalfoundries Inc. Methods of removing fins so as to form isolation structures on products that include FinFET semiconductor devices
US9496181B2 (en) * 2014-12-23 2016-11-15 Qualcomm Incorporated Sub-fin device isolation
US9929273B2 (en) * 2014-12-24 2018-03-27 Intel Corporation Apparatus and methods of forming fin structures with asymmetric profile
KR102284888B1 (ko) * 2015-01-15 2021-08-02 삼성전자주식회사 반도체 장치
CN106252391B (zh) * 2015-06-09 2021-02-19 联华电子股份有限公司 半导体结构及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8835268B2 (en) * 2011-09-09 2014-09-16 Kabushiki Kaisha Toshiba Method for manufacturing semiconductor device
US20130320460A1 (en) * 2012-05-30 2013-12-05 SK Hynix Inc. Semiconductor device having fin structure and method of manufacturing the same
US20140177331A1 (en) * 2012-12-24 2014-06-26 SK Hynix Inc. Semiconductor device and method for forming the same
CN103928292A (zh) * 2013-01-11 2014-07-16 中芯国际集成电路制造(上海)有限公司 条形结构的形成方法
US20140327074A1 (en) * 2013-05-02 2014-11-06 United Microelectronics Corp. Semiconductor integrated circuit

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110581128A (zh) * 2018-06-07 2019-12-17 联华电子股份有限公司 半导体结构及其制作方法
CN110581128B (zh) * 2018-06-07 2022-05-10 联华电子股份有限公司 半导体结构及其制作方法
CN110690218A (zh) * 2018-07-05 2020-01-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110690218B (zh) * 2018-07-05 2022-07-05 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法

Also Published As

Publication number Publication date
KR20160118561A (ko) 2016-10-12
CN106057892B (zh) 2020-11-10
KR102352155B1 (ko) 2022-01-17
US20160293598A1 (en) 2016-10-06
US9929155B2 (en) 2018-03-27

Similar Documents

Publication Publication Date Title
CN106057892A (zh) 半导体器件及其制造方法
TWI677966B (zh) 積體電路元件、記憶體陣列及積體電路元件的製造方法
US10128246B2 (en) Semiconductor devices including an isolation layer on a fin and methods of forming semiconductor devices including an isolation layer on a fin
US20220208615A1 (en) Dielectric Fins With Different Dielectric Constants and Sizes in Different Regions of a Semiconductor Device
KR101958530B1 (ko) 나노와이어 트랜지스터 디바이스 및 형성 기법
TWI604612B (zh) 半導體元件及其製造方法
US10355200B2 (en) Semiconductor device and electronic system including the same
TW201828481A (zh) 具有鰭型場效電晶體的半導體元件
US20230111572A1 (en) Transistor, integrated circuit, and manufacturing method
CN110943086A (zh) 集成电路及静态随机存取存储器单元
CN105990232A (zh) 半导体器件和制造半导体器件的方法
TW202109530A (zh) 半導體裝置
CN113517283A (zh) 半导体元件
CN114664917A (zh) 用于纳米线晶体管的局部化间隔体及制造方法
US10256318B2 (en) Method of manufacturing semiconductor device to prevent defects
US20240040762A1 (en) Semiconductor structure and manufacturing method thereof
US20240113162A1 (en) Monolithic stacked field effect transistor (sfet) with dual middle dielectric isolation (mdi) separation
US11978676B2 (en) Semiconductor structure and method of forming the same
US20240113117A1 (en) Vertical inverter formation on stacked field effect transistor (sfet)
TWI839470B (zh) 具有垂直溝槽之源極或汲極結構
TW202414818A (zh) 堆疊場效電晶體上之垂直逆變器形成
WO2023110457A1 (en) Co-integrating gate-all-around nanosheet devices and comb-nanosheet devices
TW202305950A (zh) 半導體裝置
CN116782662A (zh) 存储器器件及其形成方法
CN115566022A (zh) 集成电路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant