CN102347268B - 半导体器件的制作方法 - Google Patents

Abstract

一种半导体器件的制作方法，包括：提供半导体衬底；在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构用于界定伪有源区和有源区；在所述半导体衬底上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍。本发明可以避免去除CMP之后，伪有源区上的阻挡层中存在残留。

Description

半导体器件的制作方法

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体器件的制作方法。

背景技术

随着半导体工艺进入深亚微米时代，0.18微米以下的元件(例如CMOS集成电路的有源区之间)大多采用浅沟槽隔离结构(STI)进行横向隔离来制作，在专利号为US7112513的美国专利中还能发现更多关于浅沟槽隔离技术的相关信息。

浅沟槽隔离结构作为一种器件隔离技术，其具体工艺包括：在硅衬底上形成氮化硅层，并在所述氮化硅中形成通孔，所述通孔具有与界定出有源区的隔离区对应的形状；以氮化硅层为掩模，刻蚀硅衬底以形成隔离沟槽；在所述隔离沟槽中沉积氧化硅作为绝缘层；以氮化硅层为阻挡层，通过化学机械抛光法(Chemical Mechanical Polishing，CMP)处理将沉积在氮化硅层上不必要的绝缘层去除，从而获得具有浅沟槽隔离区和平坦表面的硅衬底；去除氮化硅层；在有源区上形成栅极结构，且在有源区内形成源/漏区。

如果在STI工艺中隔离区的面积分布具有较大的变化，那么埋在具有较大宽度的槽中的氧化硅层的中间区域就比其他区域研磨得快，造成STI上表面存在凹陷。在夹在具有较大宽度的槽隔离区之间的有源区的宽度较小，或者在具有较小宽度的有源区分布很密集的区域中，CMP不会停止在氮化硅层，并且有源区可能被过度抛光，导致侵蚀。

在上述情况下，包括STI的衬底上表面就会很不平坦，从而严重影响后续工艺中的光刻处理。因此，为了保证包括STI的衬底上表面比较平坦，现有技术将原来形成STI的部分区域不再形成STI，而是定义为伪有源区。此时，所述STI用来同时界定有源区和伪有源区，所述衬底的上表面分为：STI区域、伪有源区区域和有源区区域。所述伪有源区并不用于形成器件，只是用于减少STI的面积。现有技术中一般在存在大面积STI区域的位置会设置多个伪有源区，所述伪有源区的图案通常是自动设计的，但伪有源区的设计需满足以下原则：有源区的面积和伪有源区的面积之和与STI的面积之比的范围为：0.8～1∶0.8～1。

以下以在有源区对应的半导体衬底上形成多晶硅层为例，说明现有技术中半导体器件的制作方法。具体地，所述制作方法包括：

如图1所示，提供半导体衬底100。

如图2所示，在所述半导体衬底上形成STI 200，所述STI 200用于界定有源区400和伪有源区300，所述STI 200的上表面高于所述伪有源区300和有源区400的上表面。

如图3所示，在所述半导体衬底100上形成阻挡层500。

如图4所示，在所述有源区400对应的阻挡层500中形成通孔。

如图5所示，向所述通孔中填充多晶硅，同时在所述阻挡层500和所述有源区400上形成多晶硅层600。

如图6所示，以所述阻挡层500为停止层，采用CMP方法去除所述阻挡层500上的多晶硅层600。由于STI 200的上表面一般高于伪有源区300的上表面，且现有技术中伪有源区300的横向宽度很大，因此在STI 200和伪有源区300上沉积形成阻挡层500时，对应伪有源区300的上表面处必然存在凹陷，从而在以阻挡层500作为CMP阻挡层时，便会在所述凹陷中存在多晶硅残余物610。在后续去除阻挡层500的过程中，由于有多晶硅残余物610的阻挡，不能彻底去除所述阻挡层500，最终会影响半导体器件的性能。

因此，如何保证CMP工艺中，伪有源区上的阻挡层不存在残留，就成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种半导体器件的制作方法，可以避免去除CMP之后，伪有源区上的阻挡层中存在残留。

为解决上述问题，本发明提供了一种半导体器件的制作方法，包括：

提供半导体衬底；

在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构用于界定伪有源区和有源区；

在所述半导体衬底上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍。

可选地，所述阻挡层的材料包括氮化硅。

可选地，所述半导体器件的制作方法还包括：在所述半导体衬底中形成有源区，所述有源区的上表面面积和所述伪有源区的上表面面积之和与所述浅沟槽隔离结构的上表面面积之比的范围包括：0.8～1∶0.8～1。

可选地，所述阻挡层的沉积厚度范围包括：300～5000

可选地，所述半导体器件的制作方法还包括：在形成所述阻挡层之前，在所述半导体衬底上形成氧化物层。

可选地，所述半导体器件的制作方法还包括：在形成所述阻挡层之后，在所述有源区上的阻挡层内形成通孔，在所述通孔内形成填充介质层，以所述阻挡层为刻蚀停止层，去除所述阻挡层上的填充介质层。

可选地，所述填充介质层的材料包括多晶硅层或氧化物层。

可选地，所述半导体器件的制作方法还包括：在去除所述阻挡层上的填充介质层之后，去除所述阻挡层。

可选地，采用热磷酸工艺去除所述阻挡层。

可选地，采用化学气相沉积方法形成所述阻挡层。

与现有技术相比，本发明具有以下优点：在半导体衬底中形成浅沟槽隔离结构和伪有源区，在半导体衬底上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍。本发明通过限定伪有源区的宽度与第一厚度之间的关系，使得第一厚度与伪有源区的横向宽度之比大于七分之五，在形成阻挡层的过程中，不会在阻挡层的上表面形成凹陷，从而在后续去除阻挡层上的填充介质层之后，最终不会在阻挡层上存在残留物。

附图说明

图1至图6是现有技术半导体器件的制作方法的示意图；

图7是本发明实施例一半导体器件的制作方法的流程示意图；

图8至图14是本发明实施例一半导体器件的制作方法的示意图；

图15是本发明实施例二半导体器件的制作方法的流程示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施，因此本发明不受下面公开的具体实施例的限制。

正如背景技术部分所述，现有技术由于伪有源区自动生成，因此在进行CMP工艺之后，容易在伪有源区上的阻挡层中存在残留，最终影响半导体器件的性能。

本发明提供了一种半导体器件的制作方法，通过限定阻挡层上表面与伪有源区上表面之间距离(即第一厚度)与每个伪有源区的横向宽度之间的关系，发现：当所述伪有源区的横向宽度小于第一厚度的1.4倍时，在形成阻挡层的过程中，不会在阻挡层的上表面形成凹陷，从而在后续去除阻挡层上的氧化物层或多晶硅层之后，最终不会在阻挡层上存在多晶硅残留物或氧化物残留。

下面结合附图进行详细说明。

实施例一

参考图7所示，本实施例提供了一种半导体器件的制作方法，包括：

步骤S1，提供半导体衬底；

步骤S2，在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构用于界定伪有源区和有源区；

步骤S3，在所述半导体衬底上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍。

首先执行步骤S1，参考图8所示，提供半导体衬底10。

具体地，所述半导体衬底10可以是硅衬底、锗硅衬底或绝缘体上硅结构，或本领域技术人员公知的其他半导体材料衬底。本实施例中所述半导体衬底10为硅衬底。

接着执行步骤S2，参考图9所示，在所述半导体衬底10中形成STI 20、伪有源区30和有源区40。

在所述半导体衬底10中形成STI 20的方法与现有技术相同，在此不再赘述。

当形成STI 20后，就将所述半导体衬底10中除STI 20之外的区域定义为有源区40和伪有源区30，且所述有源区40的上表面面积和所述伪有源区30的上表面面积之和与STI 20的上表面面积之比的范围与现有技术相同，具体可以包括：0.8～1∶0.8～1，如：所述有源区40的上表面面积与所述伪有源区30的上表面面积之和与STI 20的上表面面积之比可以为0.8、0.9、1.0、1.1或1.25。

所述有源区40用于后续形成器件，如：晶体管、二极管、电阻器、电容器、电感器等；也可以是通过多种集成电路制造工艺形成的其他有源和无源半导体器件。而所述伪有源区30用于保证所述有源区40的上表面面积和所述伪有源区30的上表面面积之和与STI 20的上表面面积之比的范围为0.8～1∶0.8～1，从而避免STI 20的上表面面积远大于有源区40的上表面面积的情况出现。

所述有源区40的大小根据其后续形成器件的尺寸等参数决定，因此当要制作的半导体器件确定后，所述有源区40的上表面面积也是确定的。

其中，所述STI 20的上表面一般高于所述伪有源区30的上表面和所述有源区40的上表面。具体地，所述STI 20的上表面与所述伪有源区30或有源区40的上表面的高度差的取值范围可以包括200埃至1500埃，如：200埃、800埃、1000埃或1500埃等。

接着执行步骤S3，参考图10所示，在所述半导体衬底10上形成阻挡层50，所述伪有源区30的上表面与所述阻挡层50上表面之间的距离为第一厚度。

本实施例中所述第一厚度即为阻挡层50的沉积厚度。

本实施例中所述阻挡层50的材料可以为氮化硅，具体可采用化学气相沉积(CVD)方法形成。考虑到所述阻挡层50用于在后续过程中作为CMP的停止层，所述阻挡层50不能太薄，否则不足以作为后续CMP的停止层，所述阻挡层50也不能太厚，否则不利于节省工艺时间。因此，本实施例中，所述阻挡层50的沉积厚度可以为300～5000如：30010002500或5000

实际应用中，可以先确定CMP工艺中阻挡层50的具体厚度，进而根据阻挡层50的厚度确定伪有源区30的宽度。

为了避免在形成阻挡层50的过程中，由于STI 20与伪有源区30之间存在的高度差导致伪有源区30上的阻挡层50的上表面形成凹陷，本实施例中位于伪有源区30上的阻挡层的厚度与其横向宽度之比应该大于七分之五。由于位于伪有源区30上的阻挡层50的横向宽度与所述伪有源区30的横向宽度相同，因此所述伪有源区30的横向宽度应该小于所述第一厚度的1.4倍，如所述伪有源区30的横向宽度是第一厚度的1.3倍、1.1倍、1倍、0.8倍或0.6倍等。

所述伪有源区30的横向宽度的最小值由现有技术中其制作工艺决定，其不受本发明的限制。

本实施例中所述阻挡层50的上表面比较平坦，基本不存在凹陷。

参考图11所示，当形成阻挡层50之后，就可以在所述有源区40上的阻挡层50内形成通孔60，直至露出所述有源区40。

参考图12所示，在所述通孔60内填充氧化物层70，所述氧化物层70也位于所述阻挡层50上。所述氧化物层70的材料可以为二氧化硅，其作为填充介质层。所述通孔60的形成和填充对于本领域的技术人员是熟知的，故在此不再赘述。

参考图13所示，接着需要去除阻挡层50上的氧化物层70。具体地，以所述阻挡层50为刻蚀停止层，可以采用CMP的方法去除所述阻挡层50上的氧化物层70，其与现有技术相同，故在此不再赘述。

参考图14所示，最后还可以去除所述阻挡层50。本实施例中所述阻挡层50为氮化硅，因此可以采用热磷酸工艺直接去除所述阻挡层50，且由于所述阻挡层50的上表面基本不存在氧化物层的残留，因此本实施例可以彻底去除所述阻挡层50，从而保证了半导体器件的性能稳定。

本实施例不改变阻挡层50的厚度，而是缩小了伪有源区30的横向宽度，增加了伪有源区30的个数，从而使得阻挡层50上表面不存在凹陷或者是存在极小的凹陷，不会在阻挡层50上存在氧化物残留，最终可以彻底去除阻挡层50，保证了半导体后续工艺的正常进行。

实施例二

参考图15所示，本实施例用于形成多晶硅栅极，具体包括以下步骤：

步骤S11，提供半导体衬底；

步骤S2，在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构用于界定伪有源区和有源区；

步骤S13，在所述半导体衬底上形成氧化物层；

步骤S14，在所述氧化物层上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍；

步骤S15，在所述阻挡层上形成多晶硅层；

步骤S16，在所述有源区对应的多晶硅层上形成通孔；

步骤S17，向所述通孔中填充多晶硅，以在有源区对应的氧化物层和阻挡层上形成多晶硅层；

步骤S18，去除所述阻挡层。

与实施例一相比，本实施例中阻挡层与半导体衬底之间存在氧化物层，且本实施例中的填充介质层为多晶硅层。所述氧化物层的材料可以为二氧化硅，其用于形成栅介质层。所述氧化物层的厚度范围可以包括：100～1000如：100400750或1000所述栅介质层的形成工艺对于本领域的技术人员是熟知的，在此不再赘述。

由于所述伪有源区的上表面与所述阻挡层的上表面之间的距离(即第一厚度)为所述氧化物层的厚度与所述阻挡层的厚度之和，因此所述伪有源区的横向宽度小于所述氧化物层的厚度与所述阻挡层的厚度之和的1.4倍。

需要说明的是，上述实施例仅为举例，其不应限制本发明的保护范围。只要保证伪有源区的横向宽度小于伪有源区的上表面与阻挡层上表面之间的距离的1.4倍，就不脱离本发明的精神。

虽然本发明已以较佳实施例披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种半导体器件的制作方法，其特征在于，包括：

提供半导体衬底；

在所述半导体衬底中形成浅沟槽隔离结构，所述浅沟槽隔离结构用于界定伪有源区和有源区；

在所述半导体衬底上形成阻挡层，所述伪有源区的上表面与所述阻挡层上表面之间的距离为第一厚度，所述伪有源区的横向宽度小于第一厚度的1.4倍；

在形成所述阻挡层之后，在所述有源区上的阻挡层内形成通孔，在所述通孔内形成填充介质层，以所述阻挡层为刻蚀停止层，去除所述阻挡层上的填充介质层。

2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述阻挡层的材料包括氮化硅。

3.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在所述半导体衬底中形成有源区，所述有源区的上表面面积和所述伪有源区的上表面面积之和与所述浅沟槽隔离结构的上表面面积之比的范围包括：0.8～1:0.8～1。

4.如权利要求1所述的半导体器件的制作方法，其特征在于，所述阻挡层的沉积厚度范围包括：

5.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在形成所述阻挡层之前，在所述半导体衬底上形成氧化物层。

6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述填充介质层的材料包括多晶硅层或氧化物层。

7.如权利要求1所述的半导体器件的制作方法，其特征在于，还包括：在去除所述阻挡层上的填充介质层之后，去除所述阻挡层。

8.如权利要求7所述的半导体器件的制作方法，其特征在于，采用热磷酸工艺去除所述阻挡层。

9.如权利要求1所述的半导体器件的制作方法，其特征在于，采用化学气相沉积方法形成所述阻挡层。