CN104635416A - 一种掩膜板及阵列基板的制造方法 - Google Patents

一种掩膜板及阵列基板的制造方法 Download PDF

Info

Publication number
CN104635416A
CN104635416A CN201510064583.9A CN201510064583A CN104635416A CN 104635416 A CN104635416 A CN 104635416A CN 201510064583 A CN201510064583 A CN 201510064583A CN 104635416 A CN104635416 A CN 104635416A
Authority
CN
China
Prior art keywords
via hole
array base
base palte
mask plate
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510064583.9A
Other languages
English (en)
Other versions
CN104635416B (zh
Inventor
杨怀伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510064583.9A priority Critical patent/CN104635416B/zh
Publication of CN104635416A publication Critical patent/CN104635416A/zh
Priority to PCT/CN2015/085322 priority patent/WO2016123935A1/zh
Priority to US14/905,706 priority patent/US9905593B2/en
Application granted granted Critical
Publication of CN104635416B publication Critical patent/CN104635416B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • G03F1/32—Attenuating PSM [att-PSM], e.g. halftone PSM or PSM having semi-transparent phase shift portion; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/22—Masks or mask blanks for imaging by radiation of 100nm or shorter wavelength, e.g. X-ray masks, extreme ultraviolet [EUV] masks; Preparation thereof
    • G03F1/24—Reflection masks; Preparation thereof
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/20—Exposure; Apparatus therefor
    • G03F7/2045—Exposure; Apparatus therefor using originals with apertures, e.g. stencil exposure masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种掩膜板及阵列基板的制造方法，属于显示技术领域。掩膜板包括：对应阵列基板行驱动电路GOA区域的第一区域和对应阵列基板显示区域的第二区域；第一区域具有至少一个第一开口，至少一个第一开口用于在阵列基板GOA区域形成栅绝缘层GI过孔，GI过孔用于暴露出栅线；第二区域具有至少一个第二开口，至少一个第二开口为半色调掩膜开口，至少一个第二开口用于在阵列基板显示区域形成VIA过孔，VIA过孔用于暴露出源漏金属层的图案。本发明通过将形成GOA区域GI过孔的第一开口和形成显示区域VIA过孔的第二开口制作在同一个掩膜板上，两种过孔采用同一块掩膜板形成，降低了产品的制造成本。

Description

一种掩膜板及阵列基板的制造方法
技术领域
本发明涉及显示技术领域，特别涉及一种掩膜板及阵列基板的制造方法。
背景技术
在TFT(英文：Thin Film Transistor；中文：薄膜晶体管)液晶面板中，为了减小液晶面板的边框宽度，通常是通过GOA(英文：Gate On Array；中文：阵列基板行驱动)技术，将栅极驱动电路集成在液晶面板的阵列基板上，来代替外接的驱动芯片，从而实现液晶面板的显示功能。而阵列基板一般包括GOA区域和显示区域，在GOA区域中，需要通过形成贯穿GI(英文：Gate Insulator；中文：栅绝缘)层的过孔，将栅线与源漏金属层进行连接；在显示区域中，同样需要通过形成过孔将TFT的漏极与像素电极进行连接。
现有技术通常是制作两块掩膜板，即，采用GI掩膜板和VIA(中文：过孔)掩膜板分别形成位于GOA区域和显示区域的过孔。但是，制作两块掩膜板会增加产品的制造成本。
发明内容
为了解决现有技术的问题，本发明实施例提供了一种掩膜板及阵列基板的制造方法。所述技术方案如下：
一方面，提供了一种掩膜板，所述掩膜板包括：对应阵列基板行驱动电路GOA区域的第一区域和对应阵列基板显示区域的第二区域；
所述第一区域具有至少一个第一开口，所述至少一个第一开口用于在所述阵列基板GOA区域形成栅绝缘层GI过孔，所述GI过孔用于暴露出栅线；
所述第二区域具有至少一个第二开口，所述至少一个第二开口为半色调掩膜开口，所述至少一个第二开口用于在所述阵列基板显示区域形成VIA过孔，所述VIA过孔用于暴露出源漏金属层的图案。
另一方面，提供了一种阵列基板的制造方法，采用上述的掩膜板，所述方法包括：
在透明基板上形成栅线的图案；
在形成有栅线图案的基板上形成栅绝缘层；
在所述栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板行驱动电路GOA区域形成至少一个栅绝缘层GI过孔，所述至少一个GI过孔用于贯穿所述栅绝缘层以暴露出所述栅线；
在形成有至少一个GI过孔的基板表面依次形成有源层和源漏金属层的图案，在所述GOA区域，所述栅线与所述源漏金属层的图案在所述至少一个GI过孔位置处直接相连；
在形成有有源层和数据线图案的基板上形成保护层；
在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔，所述至少一个VIA过孔用于贯穿所述保护层以暴露出所述源漏金属层的图案。
在本发明实施例中，该掩膜板上包括至少一个第一开口和至少一个第二开口，通过第一开口可以在阵列基板GOA区域形成GI过孔，通过第二开口可以在阵列基板显示区域形成VIA过孔，也即是，将形成GOA区域GI过孔的第一开口和形成显示区域VIA过孔的第二开口制作在同一个掩膜板上，两种过孔采用同一块掩膜板形成，降低了产品的制造成本。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明实施例提供的一种掩膜板结构示意图；
图2是本发明实施例提供的另一种掩膜板结构示意图；
图3是本发明实施例提供的一种阵列基板制造方法的流程图；
图4是本发明实施例提供的另一种阵列基板制造方法的流程图；
图5是本发明实施例提供的一种形成有栅线图案的基板结构示意图；
图6是本发明实施例提供的一种形成有栅极绝缘层的基板结构示意图；
图7是本发明实施例提供的一种形成有GOA区域GI过孔的基板结构示意图；
图8是本发明实施例提供的一种形成有数据线图案的基板结构示意图；
图9是本发明实施例提供的一种形成有保护层的基板结构示意图；
图10是本发明实施例提供的一种在GOA区域的保护层形成过孔的基板结构示意图；
图11是本发明实施例提供的一种在GOA区域保护层的过孔处形成ITO图案的基板结构示意图。
附图标记：
1：第一区域；2：第二区域；3：第三区域；4：第四区域；
11：第一开口；21：第二开口；31：第三开口；41：第四开口；
51：透明基板；52：栅线的图案；53：栅绝缘层；54：GI过孔；55：源漏金属层的图案；56：保护层；57：过孔；58：透明电极的图案。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
本发明实施例提供了一种掩膜板，参见图1，该掩膜板包括：对应阵列基板GOA区域的第一区域1和对应阵列基板显示区域的第二区域2。
第一区域1具有至少一个第一开口11，至少一个第一开口11用于在阵列基板GOA区域形成栅绝缘层GI过孔，该GI过孔用于暴露出栅线；第二区域2具有至少一个第二开口21，至少一个第二开口21为半色调掩膜开口，至少一个第二开口用于在阵列基板显示区域形成VIA过孔。
在本发明实施例中，该掩膜板上包括至少一个第一开口和至少一个第二开口，通过第一开口可以在阵列基板GOA区域形成GI过孔，通过第二开口可以在阵列基板显示区域形成VIA过孔，也即是，将形成GOA区域GI过孔的第一开口和形成显示区域VIA过孔的第二开口制作在同一个掩膜板上，两种过孔采用同一块掩膜板形成，降低了产品的制造成本。
需要说明的是，在本发明实施例中，半色调掩模开口是指不完全透光的开口，在实际应用的过程中，可以根据需要通过在完全透光的开口中加装滤光结构实现半色调的掩模，具体的，将至少一个第二开口21设置为半色调掩膜开口，当通过该掩膜板形成GOA区域的GI过孔时，不会对阵列基板中显示区域的栅绝缘层产生影响。另外，在本发明实施例中，阵列基板的显示区域为该阵列基板中的有效显示区域，也即是，该阵列基板中的透光区域。
可选地，参见图2，该掩膜板还包括：对应阵列基板IC Pad(英文：IntegratedCircuit Pad；中文：集成电路接口)区域的第三区域3。
第三区域3具有至少一个第三开口31，至少一个第三开口31为半色调掩膜开口，且至少一个第三开口31用于在阵列基板IC Pad区域形成VIA过孔。
在阵列基板中不仅可以形成GOA区域的GI过孔和显示区域的VIA过孔，还可以形成IC Pad区域的VIA过孔。GOA区域的GI过孔用于暴露出栅线，并将GOA区域的栅线与源漏金属层连接，显示区域的VIA过孔用于暴露出源漏金属层的图案，并将显示区域的TFT的漏极与像素电极连接，IC Pad区域的VIA过孔也用于暴露出源漏金属层的图案，因此，基于与显示区域VIA过孔同样的理由，将用于形成IC Pad区域的VIA过孔设置为半色调掩膜开口，并且将用于形成IC Pad区域VIA过孔的第三开口也制作在同一掩膜板上，进一步降低了产品的制造成本。
可选地，该掩膜板还包括：对应阵列基板信号线区域的第四区域4。
第四区域4具有至少一个第四开口41，至少一个第四开口41用于形成阵列基板信号线区域的GI过孔。
在阵列基板中不仅可以形成GOA区域的GI过孔、显示区域的VIA过孔和IC Pad区域的VIA过孔，还可以形成信号线区域的GI过孔。而信号线区域的GI过孔用于暴露出栅线，因此，将用于形成信号线区域GI过孔的第四开口也制作在同一掩膜板上，进一步降低了产品的制造成本。
需要说明的是，该掩膜板上的至少一个第一开口不仅可以形成阵列基板GOA区域的GI过孔，还可以形成GOA区域的其他过孔，本发明实施例对此不做具体限定。同理，该掩膜板上的至少一个第二开口不仅可以形成阵列基板显示区域的VIA过孔，还可以形成显示区域的其他过孔；该掩膜板上的至少一个第三开口不仅可以形成阵列基板的IC Pad区域的VIA过孔，还可以形成IC Pad区域的其他过孔；该掩膜板上的至少一个第四开口也不仅可以形成阵列基板的信号线区域的GI过孔，还可以形成信号线区域的其他过孔，本发明实施例同样对此不做具体限定。
上述所有可选技术方案，均可按照任意结合形成本发明的可选实施例，本发明实施例对此不再一一赘述。
本发明实施例提供了一种阵列基板的制造方法，采用上述实施例的掩膜板，参见图3，该方法包括：
步骤301：在透明基板上形成栅线的图案。
步骤302：在形成有栅线图案的基板上形成栅绝缘层。
步骤303：在栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个栅绝缘层GI过孔，该至少一个GI过孔用于贯穿栅绝缘层以暴露出栅线。
步骤304：在形成有至少一个GI过孔的基板表面依次形成有源层和源漏金属层的图案，在GOA区域，栅线与源漏金属层的图案在至少一个GI过孔位置处直接相连。
步骤305：在形成有有源层和数据线图案的基板上形成保护层。
步骤306：在保护层的表面，采用该掩膜板，通过构图工艺在阵列基板显示区域形成至少一个VIA过孔，该至少一个VIA过孔用于贯穿保护层以暴露出源漏金属层的图案。
在本发明实施例中，在栅绝缘层上通过第一次构图工艺形成GOA区域的至少一个GI过孔，以贯穿GOA区域的栅绝缘层，将该至少一个GI过孔处的栅线暴露在外，并通过在GOA区域的至少一个GI过孔处的栅线上形成有源层和源漏金属层的图案，实现栅线与源漏金属层的图案的直接相连。另外，通过采用同一个掩膜板，分两次构图工艺，分别形成GOA区域的至少一个GI过孔和显示区域的至少一个VIA过孔，降低了产品的制作成本。
本发明实施例提供了一种阵列基板的制造方法，采用上述实施例的掩膜板，参见图4，该方法包括：
步骤401：在透明基板上形成栅线的图案。
具体地，在透明基板上形成栅极金属层，在栅极金属层上，通过构图工艺形成栅线的图案。
其中，栅极金属层用于形成栅线的图案，而在透明基板上形成栅极金属层时，可以通过沉积、涂覆或溅射的方式来形成。当然，实际应用中，还可以通过其他的方式，本发明实施例对此不做具体限定。
另外，在栅极金属层上，通过构图工艺形成栅线图案的过程可以为：在栅极金属层的表面上涂覆光刻胶，采用用于形成栅线图案的掩膜板，对涂覆光刻胶的基板进行曝光，使用显影液，对曝光后的基板进行显影，进而在涂覆光刻胶的基板上形成与用于形成栅线图案的掩膜板相对应的图形，之后，再使用刻蚀液，对显影后的基板进行刻蚀，最后剥离光刻胶，从而形成栅线的图案。
需要说明的是，本发明实施例中，在透明基板上形成栅线图案的方法可以参考现有技术中在透明基板上形成栅线图案的方法，本发明实施例对此不再赘述。
步骤402：在形成有栅线图案的基板上形成栅绝缘层。
栅绝缘层用于对透明基板上形成的栅线图案进行保护，且在形成有栅线图案的基板上形成栅绝缘层时，也可以通过沉积、涂覆或溅射的方式来形成。当然，实际应用中，还可以通过其他的方式，本发明实施例同样对此不做具体限定。
比如，在透明基板上形成栅线图案的基板结构可以如图5所示，在图5中，51用于指示透明基板，52用于指示栅线的图案，在图5所示形成有栅线图案的基板上形成栅绝缘层53，如图6所示。
步骤403：在栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔，该至少一个GI过孔用于贯穿栅绝缘层以暴露出栅线。
具体地，在栅绝缘层的表面上涂覆光刻胶；采用上述实施例的掩膜板，对涂覆光刻胶的基板进行曝光；对曝光后的基板进行显影和刻蚀，形成阵列基板GOA区域的至少一个GI过孔。其中，对曝光后的基板进行显影时，可以通过显影液进行显影，对显影之后的基板进行刻蚀时，可以通过刻蚀液进行刻蚀。
由于上述实施例中掩膜板的第一区域中具有至少一个第一开口，第二区域中具有至少一个第二开口，且至少一个第二开口是半色调掩膜开口，所以，采用该掩膜板，对涂覆光刻胶的基板进行曝光时，至少一个第一开口对应的光刻胶可以完全被感光，而至少一个第二开口对应的光刻胶在厚度方向上只有一部分被感光，因此，使用显影液对曝光后的基板进行显影时，至少一个第一开口对应的光刻胶可以完全溶解在显影液中，而至少一个第二开口对应的光刻胶中感光部分会溶解在显影液中，未感光部分还位于该基板上，并且一般情况下，感光部分的厚度较小，未感光部分的厚度较大，因此，后续对显影之后的基板进行刻蚀时，不会对基板上至少一个第二开口对应位置处产生影响，确保GOA区域的至少一个GI过孔和显示区域的至少一个VIA过孔均可以采用该掩膜板。
可选地，由于掩膜板上不仅包括用于形成GOA区域GI过孔的至少一个第一开口，还包括用于形成信号线区域GI过孔的至少一个第四开口，因此，在栅绝缘层上，采用上述实施例的掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔时，还形成阵列基板信号线区域的至少一个GI过孔。也即是，在栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔，还包括：在栅绝缘层的表面，采用掩膜板，通过构图工艺分别形成位于阵列基板GOA区域的至少一个GI过孔以及位于阵列基板信号线区域的至少一个GI过孔。而形成GOA区域的至少一个GI过孔的同时，还形成信号线区域的至少一个GI过孔，缩短了阵列基板的制造周期，进而也降低了阵列基板的制造成本。
需要说明的是，形成阵列基板信号线区域的至少一个GI过孔的工艺与上述形成GOA区域的至少一个GI过孔的工艺相同，本发明实施例对此不再赘述。
基于上述步骤的例子，在图6所示的栅绝缘层上，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔54，如图7所示。
步骤404：在形成有至少一个GI过孔的基板表面依次形成有源层和源漏金属层的图案，在GOA区域，栅线与源漏金属层的图案在至少一个GI过孔位置处直接相连。
由于阵列基板显示区域中还包括有源层，该有源层位于栅绝缘层之上，且位于源漏金属层之下，因此，在形成有至少一个GI过孔的基板表面需要形成有源层。又由于阵列基板GOA区域中不包括有源层，因此，在形成有至少一个GI过孔的基板表面形成有源层时，在至少一个GI过孔处可以不形成有源层，而对于GOA区域形成的有源层，可以进行剥离。之后，在形成有源层的基板表面形成源漏金属层，在源漏金属层上，通过构图工艺，形成源漏金属层的图案。在GOA区域，栅线与源漏金属层的图案在至少一个GI过孔位置处直接相连，避免出现连接不良的现象，从而提高栅线与源漏金属层的连接稳定性。
其中，在源漏金属层上形成源漏金属层图案的构图工艺与上述步骤401中，在栅极金属层上形成栅线图案的构图工艺相似，本发明实施例对此不再赘述。另外，本发明实施例中，在形成有源漏金属层的基板上形成源漏金属层图案的方法可以参考现有技术中在形成有源漏金属层的基板上形成源漏金属层图案的方法，本发明实施例同样对此不再赘述。
其中，源漏金属层的图案包括数据线与TFT的源极以及漏极。
基于上述步骤的例子，如图8所示，在形成有至少一个GI过孔的基板表面依次形成有源层和源漏金属层的图案55之后，图8中的至少一个GI过孔54位置处的栅线与源漏金属层的图案直接相连。
步骤405：在形成有有源层和数据线图案的基板上形成保护层。
保护层用于对基板上形成的源漏金属层图案进行保护，且在形成有源漏金属层图案的基板上形成保护层时，也可以通过沉积、涂覆或溅射的方式来形成。当然，实际应用中，还可以通过其他的方式，本发明实施例同样对此不做具体限定。
基于上述步骤的例子，在图8所示形成有源漏金属层图案的基板上形成保护层56，如图9所示。
步骤406：在保护层的表面，采用该掩膜板，通过构图工艺在阵列基板显示区域形成至少一个VIA过孔，该至少一个VIA过孔用于贯穿保护层以暴露出源漏金属层的图案。
具体地，在保护层的表面上涂覆光刻胶；采用上述实施例的掩膜板，对涂覆光刻胶的基板进行曝光；对曝光后的基板进行显影、灰化和刻蚀，形成阵列基板显示区域的至少一个VIA过孔。其中，对曝光后的基板进行显影时，可以通过显影液进行显影，对显影之后的基板进行刻蚀时，可以通过刻蚀液进行刻蚀。
由于上述实施例中掩膜板的第一区域中具有至少一个第一开口，第二区域中具有至少一个第二开口，且至少一个第二开口是半色调掩膜开口，所以，采用该掩膜板，对涂覆光刻胶的基板进行曝光时，该基板中，至少一个第一开口对应的光刻胶可以完全被感光，而至少一个第二开口对应的光刻胶在厚度方向上只有一部分被感光，因此，使用显影液对曝光后的基板进行显影时，至少一个第一开口对应的光刻胶可以完全溶解在显影液中，而至少一个第二开口对应的光刻胶中感光部分会溶解在显影液中，未感光部分还位于该基板上。因此，通过灰化工艺，可以将至少一个第二开口对应的光刻胶中未感光部分去除。之后，再通过刻蚀工艺，对基板进行刻蚀，从而可以形成阵列基板显示区域的至少一个VIA过孔。
至少一个第二开口是半色调掩膜开口，因此，在显影之后，增加灰化工艺，可以有效去除至少一个第二开口对应的光刻胶，进而可以确保形成显示区域的至少一个VIA过孔。
使用显影液对曝光后的基板进行显影时，至少一个第一开口对应的光刻胶完全溶解在显影液中，因此，通过刻蚀工艺，对基板进行刻蚀时，至少一个第一开口对应位置的保护层也会被刻穿，所以，在保护层的表面，采用该掩膜板，通过构图工艺在阵列基板显示区域形成至少一个VIA过孔时，还在保护层对应栅线与源漏金属层的图案直接相连区域处形成过孔。之后，再在保护层对应栅线与源漏金属层的图案直接相连区域的过孔处，源漏金属层的图案上形成透明电极的图案。
由于源漏金属层用于GOA区域的信号输出，因此，在该过孔处的源漏金属层的图案上形成透明电极图案之后，可以通过透明电极的图案对源漏金属层图案的信号进行测试，以确保GOA区域的信号输出正常。
需要说明的是，在本发明实施例中，透明电极可以为ITO(英文：Indium TinOxide；中文：氧化铟锡)电极，当然，还可以为其他电极，本发明实施例对此不做具体限定。
基于上述步骤的例子，如图10所示，形成有保护层56的基板上，在保护层56对应栅线与源漏金属层的图案直接相连区域处形成过孔57。在该过孔57处的源漏金属层图案上形成透明电极的图案58，如图11所示。
可选地，由于掩膜板上不仅包括用于形成显示区域VIA过孔的至少一个第二开口，还包括用于形成IC Pad区域VIA过孔的至少一个第三开口，因此，在保护层上，采用该掩膜板，通过构图工艺在阵列基板显示区域形成至少一个VIA过孔时，还形成阵列基板IC Pad区域的至少一个VIA过孔。也即是，在保护层的表面，采用该掩膜板，通过构图工艺在阵列基板显示区域形成至少一个VIA过孔，还包括：在保护层的表面，采用该掩膜板，通过构图工艺分别形成位于阵列基板显示区域的至少一个VIA过孔以及位于阵列基板集成电路接口IC Pad区域的至少一个VIA过孔。而形成显示区域的至少一个VIA过孔同时，还形成IC Pad区域的至少一个VIA过孔，缩短了阵列基板的制造周期，进而也降低了阵列基板的制造成本。
需要说明的是，形成阵列基板IC Pad区域的至少一个VIA过孔的工艺与上述形成显示区域的至少一个VIA过孔的工艺相同，本发明实施例对此不再赘述。
在本发明实施例中，在栅绝缘层上通过第一次构图工艺形成GOA区域的至少一个GI过孔，以贯穿GOA区域的栅绝缘层，将该至少一个GI过孔处的栅线暴露在外，并通过在GOA区域的至少一个GI过孔处的栅线上形成有源层和源漏金属层的图案，实现栅线与源漏金属层的图案的直接相连。另外，通过采用同一个掩膜板，分两次构图工艺，分别形成GOA区域的至少一个GI过孔和显示区域的至少一个VIA过孔，降低了产品的制作成本。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种掩膜板，其特征在于，所述掩膜板包括：对应阵列基板行驱动电路GOA区域的第一区域和对应阵列基板显示区域的第二区域；
所述第一区域具有至少一个第一开口，所述至少一个第一开口用于在所述阵列基板GOA区域形成栅绝缘层GI过孔，所述GI过孔用于暴露出栅线；
所述第二区域具有至少一个第二开口，所述至少一个第二开口为半色调掩膜开口，所述至少一个第二开口用于在所述阵列基板显示区域形成VIA过孔，所述VIA过孔用于暴露出源漏金属层的图案。
2.如权利要求1所述的掩膜板，其特征在于，所述掩膜板还包括：对应阵列基板集成电路接口IC Pad区域的第三区域；
所述第三区域具有至少一个第三开口，所述至少一个第三开口为半色调掩膜开口，且所述至少一个第三开口用于在所述阵列基板IC Pad区域形成VIA过孔。
3.如权利要求1或2所述的掩膜板，其特征在于，所述掩膜板还包括：对应阵列基板信号线区域的第四区域；
所述第四区域具有至少一个第四开口，所述至少一个第四开口用于在所述阵列基板信号线区域形成GI过孔。
4.一种阵列基板的制造方法，采用权利要求1-3任一所述的掩膜板，其特征在于，所述方法包括：
在透明基板上形成栅线的图案；
在形成有栅线图案的基板上形成栅绝缘层；
在所述栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板行驱动电路GOA区域形成至少一个栅绝缘层GI过孔，所述至少一个GI过孔用于贯穿所述栅绝缘层以暴露出所述栅线；
在形成有至少一个GI过孔的基板表面依次形成有源层和源漏金属层的图案，在所述GOA区域，所述栅线与所述源漏金属层的图案在所述至少一个GI过孔位置处直接相连；
在形成有有源层和数据线图案的基板上形成保护层；
在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔，所述至少一个VIA过孔用于贯穿所述保护层以暴露出所述源漏金属层的图案。
5.如权利要求4所述的方法，其特征在于，所述在所述栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔，包括：
在所述栅绝缘层上涂覆光刻胶；
采用掩膜板，对涂覆光刻胶的基板进行曝光；
对曝光后的基板进行显影和刻蚀，以形成位于阵列基板GOA区域的至少一个GI过孔。
6.如权利要求4所述的方法，其特征在于，所述在所述栅绝缘层的表面，采用掩膜板，通过构图工艺在阵列基板GOA区域形成至少一个GI过孔，还包括：
在所述栅绝缘层的表面，采用掩膜板，通过构图工艺分别形成位于阵列基板GOA区域的至少一个GI过孔以及位于阵列基板信号线区域的至少一个GI过孔。
7.如权利要求4所述的方法，其特征在于，所述在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔，包括：
在所述保护层上涂覆光刻胶；
采用所述掩膜板，对涂覆光刻胶的基板进行曝光；
对曝光后的基板进行显影、灰化和刻蚀，以形成位于所述阵列基板显示区域的至少一个VIA过孔。
8.如权利要求4-7任一所述的方法，其特征在于，所述在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔，还包括：
在所述保护层的表面，采用所述掩膜板，通过构图工艺分别形成位于所述阵列基板显示区域的至少一个VIA过孔以及位于阵列基板集成电路接口IC Pad区域的至少一个VIA过孔。
9.如权利要求4所述的方法，其特征在于，
在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔时，还在所述保护层对应所述栅线与所述源漏金属层的图案直接相连区域处形成过孔；
相应地，所述在所述保护层的表面，采用所述掩膜板，通过构图工艺在所述阵列基板显示区域形成至少一个VIA过孔之后，还包括：
在所述保护层对应所述栅线与所述源漏金属层的图案直接相连区域的过孔处，所述源漏金属层的图案表面形成透明电极的图案。
CN201510064583.9A 2015-02-06 2015-02-06 一种掩膜板及阵列基板的制造方法 Active CN104635416B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510064583.9A CN104635416B (zh) 2015-02-06 2015-02-06 一种掩膜板及阵列基板的制造方法
PCT/CN2015/085322 WO2016123935A1 (zh) 2015-02-06 2015-07-28 一种掩膜板及阵列基板的制造方法
US14/905,706 US9905593B2 (en) 2015-02-06 2015-07-28 Mask plate and method for manufacturing array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510064583.9A CN104635416B (zh) 2015-02-06 2015-02-06 一种掩膜板及阵列基板的制造方法

Publications (2)

Publication Number Publication Date
CN104635416A true CN104635416A (zh) 2015-05-20
CN104635416B CN104635416B (zh) 2018-12-25

Family

ID=53214330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510064583.9A Active CN104635416B (zh) 2015-02-06 2015-02-06 一种掩膜板及阵列基板的制造方法

Country Status (3)

Country Link
US (1) US9905593B2 (zh)
CN (1) CN104635416B (zh)
WO (1) WO2016123935A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016123935A1 (zh) * 2015-02-06 2016-08-11 京东方科技集团股份有限公司 一种掩膜板及阵列基板的制造方法
CN107290879A (zh) * 2017-08-11 2017-10-24 深圳市华星光电技术有限公司 用于液晶显示面板的光罩
CN107579040A (zh) * 2017-09-07 2018-01-12 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN110473835A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 一种显示面板及其制备方法、显示装置
CN111258173A (zh) * 2020-03-23 2020-06-09 深圳市华星光电半导体显示技术有限公司 光罩及曝光方法
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104630705A (zh) * 2015-03-13 2015-05-20 合肥鑫晟光电科技有限公司 一种掩膜板及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
WO2014146291A1 (zh) * 2013-03-22 2014-09-25 深圳市柔宇科技有限公司 薄膜晶体管及其像素单元的制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101661908B (zh) * 2008-08-27 2011-06-29 北京京东方光电科技有限公司 水平电场型半透过式液晶显示装置的阵列基板制造方法
CN201251667Y (zh) * 2008-09-05 2009-06-03 上海广电光电子有限公司 薄膜晶体管阵列基板
CN102608859B (zh) * 2011-01-21 2017-02-01 京东方科技集团股份有限公司 掩模板及应用其制造薄膜晶体管阵列基板的方法
CN102983135B (zh) 2012-12-13 2016-03-16 京东方科技集团股份有限公司 一种阵列基板、显示装置及阵列基板的制备方法
CN103137558B (zh) * 2013-02-06 2016-10-05 京东方科技集团股份有限公司 一种tn型阵列基板及其制作方法、显示装置
JP2015069806A (ja) * 2013-09-27 2015-04-13 株式会社ジャパンディスプレイ 有機エレクトロルミネッセンス表示装置の製造方法
CN103489877B (zh) 2013-09-30 2015-12-09 北京京东方光电科技有限公司 阵列基板及其制造方法和显示装置
CN103762199B (zh) * 2013-12-31 2016-05-18 深圳市华星光电技术有限公司 一种液晶显示器的阵列基板的制造方法
CN104635416B (zh) 2015-02-06 2018-12-25 合肥京东方光电科技有限公司 一种掩膜板及阵列基板的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101520599A (zh) * 2008-02-26 2009-09-02 上海天马微电子有限公司 掩模及其设计方法、和使用该掩模制造阵列基板的方法
CN101577283A (zh) * 2008-05-06 2009-11-11 三星移动显示器株式会社 薄膜晶体管阵列构件和有机发光显示装置及其制造方法
WO2014146291A1 (zh) * 2013-03-22 2014-09-25 深圳市柔宇科技有限公司 薄膜晶体管及其像素单元的制造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016123935A1 (zh) * 2015-02-06 2016-08-11 京东方科技集团股份有限公司 一种掩膜板及阵列基板的制造方法
US9905593B2 (en) 2015-02-06 2018-02-27 Boe Technology Group Co., Ltd. Mask plate and method for manufacturing array substrate
CN107290879A (zh) * 2017-08-11 2017-10-24 深圳市华星光电技术有限公司 用于液晶显示面板的光罩
CN107579040A (zh) * 2017-09-07 2018-01-12 京东方科技集团股份有限公司 一种掩膜版、阵列基板及其制作方法
CN110364426A (zh) * 2019-07-29 2019-10-22 昆山国显光电有限公司 显示面板母板及其制备方法
CN110473835A (zh) * 2019-08-30 2019-11-19 上海中航光电子有限公司 一种显示面板及其制备方法、显示装置
CN111258173A (zh) * 2020-03-23 2020-06-09 深圳市华星光电半导体显示技术有限公司 光罩及曝光方法
CN111863894A (zh) * 2020-07-15 2020-10-30 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法
CN111863894B (zh) * 2020-07-15 2022-07-12 武汉华星光电半导体显示技术有限公司 阵列基板的制作方法

Also Published As

Publication number Publication date
CN104635416B (zh) 2018-12-25
US20170229492A1 (en) 2017-08-10
US9905593B2 (en) 2018-02-27
WO2016123935A1 (zh) 2016-08-11

Similar Documents

Publication Publication Date Title
CN104635416A (zh) 一种掩膜板及阵列基板的制造方法
KR100269669B1 (ko) 액티브 매트릭스 기판 및 디스플레이 장치
KR101316635B1 (ko) 표시 기판의 제조 방법, 표시 기판 및 마스크
US20170269445A1 (en) Array substrate and manufacturing method thereof, display panel and display device
KR20070000893A (ko) 수평 전계 인가형 액정 표시 장치 및 그 제조 방법
US9798192B2 (en) Display substrate and manufacturing method thereof, display panel and display device
WO2017000431A1 (zh) 阵列基板及其制备方法、显示面板及显示装置
KR20050097560A (ko) 액정표시소자 및 그 제조방법
US8094251B2 (en) Method for manufacturing lower substrate of liquid crystal display device
US20160336360A1 (en) Array substrate and manufacturing method thereof
CN104810322A (zh) 阵列基板及其制造方法、显示面板、显示装置、掩模板
KR102278989B1 (ko) 포토마스크 구조 및 어레이 기판 제조 방법
KR20050041362A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100744404B1 (ko) 액정표시장치의 어레이 기판 제조방법
KR20070072183A (ko) 액정표시소자 및 제조방법
KR20170037074A (ko) 표시 장치 및 이의 제조 방법
KR20110072433A (ko) 액정표시장치 제조방법
US10497725B2 (en) Method of producing display panel board
KR20110012370A (ko) 박막 트랜지스터 어레이 기판의 제조방법
KR100437595B1 (ko) 박막 트랜지스터 액정표시장치 제조방법
KR20070072204A (ko) 액정표시소자 및 제조방법
JP4392382B2 (ja) 液晶表示装置の薄膜トランジスタを製造するための方法
KR101096706B1 (ko) 액정표시소자의 제조방법
CN107706149B (zh) 阵列基板的制作方法
JP2000187241A (ja) 液晶表示装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant