CN107706149B - 阵列基板的制作方法 - Google Patents
阵列基板的制作方法 Download PDFInfo
- Publication number
- CN107706149B CN107706149B CN201710875366.7A CN201710875366A CN107706149B CN 107706149 B CN107706149 B CN 107706149B CN 201710875366 A CN201710875366 A CN 201710875366A CN 107706149 B CN107706149 B CN 107706149B
- Authority
- CN
- China
- Prior art keywords
- layer
- transition
- manufacturing
- patterned
- photoresist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 title claims abstract description 37
- 230000007704 transition Effects 0.000 claims abstract description 64
- 238000002161 passivation Methods 0.000 claims abstract description 51
- 238000005530 etching Methods 0.000 claims abstract description 26
- 238000000034 method Methods 0.000 claims abstract description 22
- 239000010410 layer Substances 0.000 claims description 182
- 229920002120 photoresistant polymer Polymers 0.000 claims description 53
- 239000011248 coating agent Substances 0.000 claims description 19
- 238000000576 coating method Methods 0.000 claims description 19
- 239000010409 thin film Substances 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 8
- 239000011247 coating layer Substances 0.000 claims description 6
- 238000001039 wet etching Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 2
- 239000007772 electrode material Substances 0.000 abstract description 5
- 239000010408 film Substances 0.000 description 6
- 238000001312 dry etching Methods 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004075 alteration Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
Abstract
一种阵列基板的制作方法，包括：提供一基板，所述基板上形成有平坦化层，所述平坦化层包括第一过孔；在所述第一过孔中形成过渡层；形成第一图案化透明电极层及图案化钝化层，所述第一图案化透明电极层及图案化钝化层均暴露出所述过渡层；刻蚀除去所述过渡层。本发明在平坦化层上的过孔中形成过渡层，可降低过孔落差，使得在形成第一图案化透明电极层的过程中不会有光阻残留在过孔中，进而避免过孔中存在透明电极材料残留而导致后续制程出现盲孔。
Description
技术领域
本发明涉及显示的技术领域，特别是关于一种阵列基板的制作方法。
背景技术
随着显示技术的发展，液晶显示面板(Liquid Crystal Display，LCD)因其轻便、低辐射等优点越来越受到人们的欢迎。液晶显示面板包括对置的彩色滤光片基板(ColorFilter，CF)和薄膜晶体管阵列基板(TFTarray)以及夹置在两者之间的液晶层(LC layer)。
图1A至图1E为现有的一种阵列基板的制作方法中的各步骤的截面示意图。如图1A至图1E所示，现有的制作方法包括以下步骤：
在图1A中，基板(图未示)上设有第一钝化层(PV)11，平坦化层12形成于第一钝化层11上，在平坦化层12中开设用于电极搭接的过孔121；
在图1B中，在平坦化层12上形成透明导电层13，透明导电层13的材料例如为ITO(铟锡氧化物)；
在图1C中，在透明导电层13上涂布光刻胶(Photoresist，PR)14，由于PR存在流动性，会向平坦化层12上的过孔121中填充，而平坦化层12的膜厚通常较厚，使得过孔121断差较大，导致过孔121中光刻胶14膜厚过厚；
在图1D中，对光刻胶14进行曝光、显影，得到图案化的光阻层覆盖在平坦化层12上面的透明导电层13上，然而，由于过孔121中光刻胶14膜厚过厚，在显影后仍有一部分光阻141残留在过孔121中覆盖部分的透明导电层13；
在图1E中，刻蚀透明导电层13，得到图案化的透明电极层13，使透明电极层13与过孔121对应的部分暴露出下面的第一钝化层11，但是由于过孔121中残留的光阻141覆盖部分的透明导电层13，导致这部分透明导电层131没有在刻蚀过程中被完全刻蚀除去，仍残留在过孔121中。
在后续制程中，当需要刻蚀除去第一钝化层11上与过孔121对应的部分以暴露出位于下方的导电层(图未示)时，由于第一钝化层11采用干刻(DET)方式去除，而干刻方式对ITO的蚀刻率极低，也即对残留的透明导电层131蚀刻率极低，这将导致这个位置上的第一钝化层11不能被完全刻蚀除去而出现盲孔，继而导致后续电极搭接不良的问题。
发明内容
本发明的目的在于提供一种阵列基板的制作方法，可避免平坦化层上的过孔中存在透明电极材料残留而导致后续制程出现盲孔。
本发明提供一种阵列基板的制作方法，包括：
提供一基板，所述基板上形成有平坦化层，所述平坦化层包括第一过孔；
在所述第一过孔中形成过渡层；
形成第一图案化透明电极层及图案化钝化层，所述第一图案化透明电极层及所述图案化钝化层均暴露出所述过渡层；
刻蚀除去所述过渡层。
进一步地，所述基板上形成有薄膜晶体管及覆盖所述薄膜晶体管的第一钝化层，所述平坦层形成在所述第一钝化层上。
进一步地，在所述刻蚀除去所述过渡层的步骤之后，还包括：
刻蚀除去所述第一钝化层上与所述第一过孔对应的部分；
形成第二图案化透明电极层，所述第二图案化透明电极层通过所述第一过孔与所述薄膜晶体管连接。
进一步地，所述刻蚀除去所述第一钝化层上与所述第一过孔对应的部分的步骤包括：
保留用于刻蚀除去所述过渡层的光阻层；
利用所述光阻层刻蚀除去所述第一钝化层上与所述第一过孔对应的部分。
进一步地，在所述第一过孔中形成过渡层的步骤包括：
将溶液型的涂层材料涂布在所述平坦化层上以形成过渡涂层；
利用第一光罩图案化所述过渡涂层，得到位于所述第一过孔中的过渡层。
进一步地，所述第一光罩为用于制作所述图案化钝化层的光罩，用于制作所述过渡层的光阻层采用负性光刻胶，用于制作所述图案化钝化层的光阻层采用正性光刻胶。
进一步地，采用湿法刻蚀的方式刻蚀所述过渡涂层。
进一步地，采用湿法刻蚀的方式刻蚀除去所述过渡层。
进一步地，所述过渡层的厚度大于或等于1μm。
进一步地，所述刻蚀除去所述过渡层的步骤包括：
保留用于制作所述图案化钝化层的光阻层；
利用所述光阻层刻蚀除去所述过渡层。
本发明实施例的阵列基板的制作方法中，在平坦化层上的过孔中形成过渡层，可降低过孔落差以减小过孔中填充的光阻厚度，使得在形成第一图案化透明电极层的过程中不会有光阻残留在过孔中，进而避免过孔中存在透明电极材料残留而导致后续制程出现盲孔。
附图说明
图1A至图1E为现有的一种阵列基板的制作方法中的各步骤的截面示意图。
图2为本发明一实施中阵列基板的制作方法的流程示意图。
图3A至图3L为本发明一实施中阵列基板的制作方法中各步骤的截面示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对本发明的具体实施方式、结构、特征及其功效，详细说明如后。
图2为本发明一实施中阵列基板的制作方法的流程示意图。图3A至图3L为本发明一实施中阵列基板的制作方法中各步骤的截面示意图。请结合图2与图3A至图3L，本发明的阵列基板的制作方法可包括以下步骤：
步骤21，提供一基板，基板上形成有平坦化层，平坦化层包括第一过孔。
具体地，请参图3A，基板(图未示)上形成有薄膜晶体管(图未示)及覆盖薄膜晶体管的第一钝化层31，平坦化层32形成在第一钝化层31上，平坦化层32包括第一过孔321，应该理解，第一过孔321的数量为多个。
步骤22，在第一过孔中形成过渡层。
具体地，在第一过孔321中形成过渡层331可具体包括以下步骤：
请参图3B，将溶液型的涂层材料涂布在平坦化层32上以形成过渡涂层33。该溶液型的涂层材料应具有合适的粘滞性/黏度和较好的粘附性，其可以是不同于光刻胶但具有流动性的溶液型材料，例如溶液型半导体材料等。由于该溶液型的涂层材料具有流动性，在涂布时将由于自身流动性而填充至第一过孔321中，且第一过孔321中的过渡涂层33的厚度将大于过渡涂层33其它部分的厚度，在本实施例中，填充在第一过孔321中的过渡涂层33的厚度优选为大于或等于1μm。
接着，利用第一光罩图案化过渡涂层33，得到位于第一过孔321中的过渡层331。具体地，请参图3C，在过渡涂层33上涂布光刻胶，利用第一光罩对光刻胶进行曝光，对曝光后的光刻胶进行显影，得到图案化的光阻层34，该图案化的光阻层34覆盖在填充第一过孔321的部分过渡涂层33上，接着，请参图3D，对过渡涂层33进行刻蚀，然后去光阻，在对过渡涂层33进行刻蚀，保留约1um的过渡涂层33，得到位于第一过孔321中的过渡层331。在本实施例中，采用湿法刻蚀的方式刻蚀过渡涂层33，第一光罩为用于制作图案化钝化层361(请参图3E至图3F)的光罩，用于制作过渡层331的光阻层34采用负性光刻胶，用于制作图案化钝化层361的光阻层37采用正性光刻胶，二者形成的光阻层具有互补图形，可以节省一道光罩。可以理解，当制作过渡层331和制作图案化钝化层361各自采用一道光罩时，则可不限定用于制作过渡层331的光阻层采用负性光刻胶，而可根据光罩的图案进行选择。进一步地，过渡层331的厚度可根据第一过孔321的深度进行调整以使第一过孔321具有合适的落差，在本实施例中，过渡层331的厚度优选为大于或等于1μm。
步骤23，形成第一图案化透明电极层及图案化钝化层，第一图案化透明电极层及图案化钝化层均暴露出过渡层。
请参图3E与图3F，形成第一图案化透明电极层，第一图案化透明电极层暴露出过渡层331。具体地，第一图案化透明电极层采用ITO材料，首先，在图3E中，在过渡层331上形成透明导电层35，接着在透明导电层35上涂布光刻胶，对光刻胶进行曝光、显影得到图案化的光阻层，然后对透明导电层35进行刻蚀，得到第一图案化透明电极层(图未示)，第一图案化透明电极层暴露出位于第一过孔321中的过渡层331，如图3F所示。由于第一过孔321中形成有过渡层331，使得第一过孔321的落差减小，此时，在透明导电层35上涂布光刻胶不会向第一过孔321中填充过厚的光刻胶膜层，使得第一过孔321中的光刻胶在显影后可以被完全去除以完全暴露出透明导电层35位于第一过孔321中的部分，如此，在对透明导电层35进行刻蚀时，可保证位于第一过孔321中的透明导电层35被完全去除，避免后续制程出现盲孔。
请参图3G至图3I，形成图案化钝化层361，图案化钝化层361暴露出过渡层331。具体地，在图3G中，在第一图案化透明电极层上形成一钝化膜36，在图3H中，在钝化膜36上形成图案化的光阻层37，图案化的光阻层37暴露出位于第一过孔321中的那部分钝化膜36，在图3I中，对钝化膜36进行刻蚀得到图案化钝化层361，图案化钝化层361暴露出位于第一过孔321中的过渡层331。也就是说，第一图案化透明电极层与图案化钝化层361均具有位于第一过孔321上方的过孔。
步骤24，刻蚀除去过渡层。
请参图3J，在本实施例中，在制作图案化钝化层361后，保留用于制作图案化钝化层361的光阻层37以继续保护图案化钝化层361，然后采用湿法刻蚀的方式刻蚀除去过渡层331，此时，第一过孔321中没有过渡层331残留，在后续制程中不会影响孔接触。
进一步地，本发明实施例的阵列基板的制作方法还可包括以下步骤：
请参图3K，刻蚀除去第一钝化层31上与第一过孔321对应的部分。具体地，在本实施例中，在刻蚀除去过渡层331后，保留用于刻蚀除去过渡层331的光阻层(也即用于制作图案化钝化层361的光阻层37)以继续保护图案化钝化层361，然后采用干法刻蚀的方式刻蚀除去第一钝化层31上与第一过孔321对应的部分，形成图案化第一钝化层311，暴露出位于第一过孔321下方的薄膜晶体管导电层，例如源极或漏极。由于第一过孔321中没有透明导电材料残留，在刻蚀时可充分去除第一钝化层31上与第一过孔321对应的部分，不会出现盲孔。
请参图3L，形成第二图案化透明电极层38，第二图案化透明电极层38通过第一过孔321与薄膜晶体管连接。具体地，第二图案化透明电极层38采用ITO材料，第二图案化透明电极层38例如包括像素电极，像素电极通过第一过孔321与薄膜晶体管的源极或漏极连接。
通过以上步骤，在形成第一图案化透明电极层的过程中不会有光阻残留在第一过孔321中，进而避免第一过孔321中存在透明电极材料残留而导致后续制程出现盲孔，使得电极搭接成功，产品良率得到提高。
本发明实施例的阵列基板的制作方法中，在平坦化层上的过孔中形成过渡层，可降低过孔落差以减小过孔中填充的光阻厚度，使得在形成第一图案化透明电极层的过程中不会有光阻残留在过孔中，进而避免过孔中存在透明电极材料残留而导致后续制程出现盲孔。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (7)
1.一种阵列基板的制作方法，其特征在于，包括：
提供一基板，所述基板上形成有平坦化层，所述平坦化层包括第一过孔，所述基板上形成有薄膜晶体管及覆盖所述薄膜晶体管的第一钝化层，所述平坦化层形成在所述第一钝化层上；
在所述第一过孔中形成过渡层；
形成第一图案化透明电极层及图案化钝化层，所述第一图案化透明电极层及所述图案化钝化层均暴露出所述过渡层；
刻蚀除去所述过渡层；
保留用于刻蚀除去所述过渡层的光阻层；
利用所述光阻层刻蚀除去所述第一钝化层上与所述第一过孔对应的部分；
形成第二图案化透明电极层，所述第二图案化透明电极层通过所述第一过孔与所述薄膜晶体管连接。
2.如权利要求1所述的阵列基板的制作方法，其特征在于，在所述第一过孔中形成过渡层的步骤包括：
将溶液型的涂层材料涂布在所述平坦化层上以形成过渡涂层；
利用第一光罩图案化所述过渡涂层，得到位于所述第一过孔中的过渡层。
3.如权利要求2所述的阵列基板的制作方法，其特征在于，所述第一光罩为用于制作所述图案化钝化层的光罩，用于制作所述过渡层的光阻层采用负性光刻胶，用于制作所述图案化钝化层的光阻层采用正性光刻胶。
4.如权利要求2所述的阵列基板的制作方法，其特征在于，采用湿法刻蚀的方式刻蚀所述过渡涂层。
5.如权利要求2所述的阵列基板的制作方法，其特征在于，采用湿法刻蚀的方式刻蚀除去所述过渡层。
6.如权利要求1所述的阵列基板的制作方法，其特征在于，所述过渡层的厚度大于或等于1μm。
7.如权利要求1所述的阵列基板的制作方法，其特征在于，所述刻蚀除去所述过渡层的步骤包括：
保留用于制作所述图案化钝化层的光阻层；
利用所述光阻层刻蚀除去所述过渡层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710875366.7A CN107706149B (zh) | 2017-09-25 | 2017-09-25 | 阵列基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710875366.7A CN107706149B (zh) | 2017-09-25 | 2017-09-25 | 阵列基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107706149A CN107706149A (zh) | 2018-02-16 |
| CN107706149B true CN107706149B (zh) | 2020-04-07 |
Family
ID=61174806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710875366.7A Active CN107706149B (zh) | 2017-09-25 | 2017-09-25 | 阵列基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107706149B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103713792A (zh) * | 2013-12-23 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
| CN105097670A (zh) * | 2015-07-31 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种母板及其制作方法 |
| CN105097673A (zh) * | 2015-08-20 | 2015-11-25 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100617056B1 (ko) * | 2004-12-30 | 2006-08-30 | 동부일렉트로닉스 주식회사 | 비어 식각시 어텍을 방지하는 방법 |
-
2017
- 2017-09-25 CN CN201710875366.7A patent/CN107706149B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103713792A (zh) * | 2013-12-23 | 2014-04-09 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和触摸显示装置 |
| CN105097670A (zh) * | 2015-07-31 | 2015-11-25 | 京东方科技集团股份有限公司 | 一种母板及其制作方法 |
| CN105097673A (zh) * | 2015-08-20 | 2015-11-25 | 武汉华星光电技术有限公司 | Tft基板结构的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107706149A (zh) | 2018-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926235A (en) | Active matrix liquid crystal display and method of making | |
| US8633066B2 (en) | Thin film transistor with reduced edge slope angle, array substrate and having the thin film transistor and manufacturing method thereof | |
| JP5777153B2 (ja) | アレイ基板のマザーボードの製造方法 | |
| JP6521534B2 (ja) | 薄膜トランジスタとその作製方法、アレイ基板及び表示装置 | |
| US20110273639A1 (en) | Array substrate, manufacturing method thereof and liquid crystal display | |
| US20180151591A1 (en) | Array substrate, manufacturing method thereof, display panel and display device | |
| US20190043898A1 (en) | Array substrate motherboard, method for manufacturing the same, and display device | |
| CN104635416A (zh) | 一种掩膜板及阵列基板的制造方法 | |
| KR101467710B1 (ko) | Ｔｆｔ 어레이 기판, 그 제조방법 및 디스플레이 장치 | |
| WO2016074413A1 (zh) | 显示基板及其制作方法、显示面板及显示装置 | |
| JP2005346091A (ja) | 液晶表示装置およびその製造方法 | |
| CN103107133A (zh) | 阵列基板及其制造方法和显示装置 | |
| CN107068692B (zh) | 显示装置、阵列基板及其制造方法 | |
| CN105974620A (zh) | 一种基板的制作方法及基板、显示装置 | |
| CN109713019A (zh) | Oled显示面板及其制作方法 | |
| CN107422543B (zh) | 一种显示面板及其制备方法、显示装置 | |
| CN106024705A (zh) | Tft基板的制作方法 | |
| US20120119210A1 (en) | Pixel structure and dual gate pixel structure | |
| KR101264713B1 (ko) | 인쇄판의 제조 방법 및 이를 이용한 액정 표시 장치의 제조방법 | |
| CN102411227A (zh) | 薄膜晶体管阵列基板、液晶显示器及其制作方法 | |
| CN104952887A (zh) | 一种阵列基板及其制备方法、显示装置 | |
| KR20200055775A (ko) | Tft 기판의 제조 방법 및 그 구조 | |
| CN107706149B (zh) | 阵列基板的制作方法 | |
| CN106449654B (zh) | 一种基板及其制备方法、显示装置 | |
| CN105161454A (zh) | 一种阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant after: Kunshan Longteng Au Optronics Co Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Applicant before: Kunshan Longteng Optronics Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |