CN100514608C - 薄膜晶体管阵列的制造方法及其结构 - Google Patents

Abstract

一种薄膜晶体管阵列的制造方法，其包含以下步骤。提供基板，该基板上形成有栅电极层、栅绝缘层与硅层。对该栅电极层、该栅绝缘层与该硅层进行图案化，以定义出栅极区、栅极线与栅极线接线区。形成保护层于整个基板上。对保护层进行图案化，以使在保护层中且位于栅极区的该硅层上形成两个接触窗，并且移除栅极线上部分区域的保护层与栅极线接线区上的保护层。形成离子布植层与金属层于整个该基板上。对离子布植层与金属层进行图案化，以形成源极区、漏极区、数据线、数据线接线区与第二层栅极线接线区。形成像素电极于保护层上并且与漏极区电连接。通过此方法，只需要四道光刻掩膜便可以制造出薄膜晶体管阵列。

Description

薄膜晶体管阵列的制造方法及其结构

技术领域

本发明涉及一种薄膜晶体管阵列的制造方法及其结构，且特别涉及一种使用四道光刻掩膜工序的薄膜晶体管阵列的制造方法及其结构。

背景技术

随着平板显示器研发发展，其中的薄膜晶体管液晶显示器的价格越来越低，市场占有率也日益增加。因此，如何降低制造成本为目前面板厂商最关切的问题。现有的薄膜晶体管液晶显示器的薄膜晶体管阵列需使用五张光刻掩膜，即五道黄光(光刻蚀刻)工序方能完成，每一道黄光工序包含光刻胶涂布、曝光、显影与光刻胶去除工序。因此，如果能节省一道黄光步骤，则可大幅减少工艺成本，并且大幅提高产率。此外，面板基板越来越大，光刻掩膜亦越来越昂贵，减少一张光刻掩膜，亦可减少光刻掩膜成本。

图1为目前一般使用五道光刻掩膜做出的薄膜晶体管阵列的剖面图。在基板100上先形成金属层，接着使用第一道光刻掩膜对金属层进行图案化，以形成栅电极102与储存电容的电极104。接着，在基板100上沉积栅绝缘层(氮化硅)106、非晶硅108与N⁺布植层110，接着再使用第二道光刻掩膜对非晶硅108与N⁺布植层110进行图案化。接着进行ITO透明电极的沉积并且以第三道光刻掩膜定义出图1所示的ITO透明电极114。接着，以第四道光刻掩膜定义出源极/漏极图案112。最后，进行保护层(passivation layer)的沉积，并且使用第五道光刻掩膜定义出保护层116的图案。在这种公知薄膜晶体管结构下，五道光刻掩膜是无法避免的，但也造成成本的上升。

为了降低光刻掩膜的数目，有多种方法被提出。其中一种是使用半调式(halftone)或灰调式(gray tone)光刻掩膜。此种方法主要是在最后以一个半调式或灰调式光刻掩膜当作两个光刻掩膜来使用，在半调曝光与显影后，蚀刻出栅极区，再接着继续蚀刻出源极/漏极区。但是，此种光刻掩膜价格昂贵，虽可以减少光刻掩膜，但是却需要增加一道蚀刻光刻胶的工序，使得制造成本无法降低太多。此外，使用半调式或灰调式光刻掩膜时图案的控制较为不易，这又会产生尺寸误差等问题，而使合格率变低。

图2A至2D所示为美国专利US Pat.No.6,891,196号所揭示的技术，其为另一种使用四道光刻掩膜制造薄膜晶体管阵列的工艺流程剖面图。如图2A所示，先在基板201上形成金属层、绝缘层与硅层，再以光刻掩膜定义出栅电极202、栅绝缘层203与硅层204的岛状区域。接着，形成保护层205，并定义出源极/漏极206。接着，形成保护层207，并以光刻掩膜图案化保护层205、207。接着，形成ITO电极层，再以光刻掩膜对ITO电极层208进行图案化。此方法中，ITO层208的一部分作为一般的像素电极，而另一部分也作为源极/漏极的接触电极。但是，此方法对非晶硅进行布植时是使用较特殊的工艺，亦即使用高温等离子体来进行磷的扩散，以形成N⁺布植层。因此，虽然光刻掩膜数目有减少，但是N⁺布植层的形成需要使用较特殊的方式，而且整个薄膜晶体管的结构也变复杂。

因此，如何将光刻掩膜数目降低并且可以使用一般性的工艺以减少成本，便成为此领域中大家努力的目标。

发明内容

鉴于上述问题，本发明的目的是提出一种薄膜晶体管阵列的制造方法及其结构，其可以降低工艺的成本并且简化工艺。

本发明的另一目的是提出一种薄膜晶体管阵列的制造方法及其结构，其可以使工艺流程更具弹性。

为达成上述目的，本发明提出一种薄膜晶体管阵列的制造方法，其包含以下步骤。提供基板，该基板上形成有栅电极层、栅绝缘层与硅层。对该栅电极层、该栅绝缘层与该硅层进行图案化，以定义出栅极区、栅极线与栅极线接线区。形成保护层于整个基板上。对保护层进行图案化，以使在保护层中且位于栅极区的该硅层上形成两个接触窗，并且移除栅极线上部分区域的保护层与栅极线接线区上的保护层。形成离子布植层与金属层于整个该基板上。对离子布植层与金属层进行图案化，以形成源极区、漏极区、数据线、数据线接线区与第二层栅极线接线区。形成像素电极于保护层上并且与漏极区电连接；其中，该栅极线接线区由该栅电极层、该栅绝缘层、该硅层、该离子布植层与该金属层堆叠而形成；该栅电极层、该栅绝缘层与该硅层构成堆叠结构，而该离子布植层与该金属层覆盖所述堆叠结构，且该离子布植层与该金属层电性连接到该栅电极层的侧壁。

依据本发明一实施方式，前述的制造方法还包括蚀刻步骤，用以对裸露的硅层进行蚀刻。栅绝缘层可以例如是氮化硅层或氧化硅层。当硅层为多晶硅层时，离子布植层为P型或N型布植层。当硅层为非晶硅层时，离子布植层一般为N型布植层。前述像素电极可以例如是透明电极或金属电极。

此外，本发明还提出一种薄膜晶体管阵列的制造方法，其包括以下步骤。提供基板，该基板上形成有栅电极层、栅绝缘层与硅层。对该栅电极层、该栅绝缘层与该硅层进行图案化，以定义出栅极区、栅极线与栅极线接线区。形成保护层于整个基板上，并形成光刻胶层于保护层上。对保护层与光刻胶层进行图案化，以使在保护层与光刻胶中且位于栅极区的硅层上形成两个接触窗，并且移除栅极线上部分区域的保护层与栅极线接线区上的保护层与光刻胶。对暴露出的硅层进行离子布植步骤，以在栅极区之暴露出的硅层中形成源极与漏极。形成金属层于整个基板上，并对金属层进行图案化形成源极金属层、漏极金属层、数据线、数据线接线区与第二层栅极线接线区。形成像素电极于保护层上并且与连接漏极的金属层电连接；其中，该栅极线接线区由该栅电极层、该栅绝缘层、该硅层与该金属层堆叠而形成，该栅电极层、该栅绝缘层与该硅层构成堆叠结构，而该金属层覆盖所述堆叠结构，且该金属层电性连接到该栅电极层的侧壁。

依据本发明一实施方式，前述的制造方法还包括蚀刻步骤，用以对裸露的硅层进行蚀刻。栅绝缘层可以例如是氮化硅层或氧化硅层。在上述制造方法中，当硅层为多晶硅层时，离子布植步骤为进行P型或N型的离子布植；当硅层为非晶硅层时，离子布植步骤一般为进行N型布植层。前述像素电极可以是透明电极或金属电极。

另外，本发明也提出一种薄膜晶体管阵列结构，其包括：基板，该基板上区分成栅极线接线区与栅极区；堆叠结构，位于基板的栅极区与栅极线接线区上，其中堆叠结构由栅电极层、栅绝缘层与硅层所构成；保护层，覆盖于基板上并且暴露出栅极线接线区的堆叠结构，且位于栅极区的堆叠结构上的保护层还具有两个接触窗，以暴露出该硅层；离子布植层，覆盖于保护层上且对应于栅极区的堆叠结构上以及覆盖于栅极线接线区的该堆叠结构上，其中离子布植层还与硅层相连接；金属层，覆盖于离子布植层上，其中位于栅极线接线区的金属层作为第二层栅极线接线区，位于栅极区的金属层分别作为源极与漏极；以及像素电极层，覆盖于保护层上且与作为漏极的金属层与离子布植层相连接；其中，该离子布植层与该金属层覆盖所述堆叠结构，且该离子布植层与该金属层电性连接到该栅电极层的侧壁。

依据本发明的一实施方式，当硅层为多晶硅层时，离子布植层为P型或N型的离子布植层；当硅层为非晶硅层时，离子布植层一般为N型离子布植层。此外，前述像素电极可以是透明电极或金属电极。

另外，本发明也提出一种薄膜晶体管阵列结构，其包括：基板，基板上区分成栅极线接线区与栅极区；堆叠结构，位于基板的栅极区与栅极线接线区上，其中堆叠结构由栅电极层、栅绝缘层与硅层所构成；保护层，覆盖于基板上并且暴露出栅极线接线区的该堆叠结构，且位于栅极区的堆叠结构上的保护层还具有两个接触窗，以暴露出硅层，其中暴露出来的硅层还进行离子布植；金属层，覆盖于暴露出的硅层上，其中位于栅极线接线区的金属层作为第二层栅极线接线区，位于栅极区的金属层分别作为源极与漏极；以及像素电极层，覆盖于保护层上且与作为漏极的金属层相连接；其中，该金属层覆盖所述堆叠结构，且该金属层电性连接到该栅电极层的侧壁。

依据本发明一实施方式，当硅层为多晶硅层时，硅层为进行P型或N型的离子布植；当硅层为非晶硅层时，硅层一般为进行N型离子布植。此外，像素电极为透明电极或金属电极。

综上所述，本发明提出了新的薄膜晶体管阵列结构的设置方式，可以用一片光刻掩膜同时对栅电极层、栅绝缘层与硅层进行图案化，定义出栅极区、栅极线与栅极线接线区，并将数据线、漏极金属层、源极金属层至于保护层的上方，所以可以将光刻掩膜数降到4道即可。再加上对硅层采用较一般普遍的离子布植方式，而非特殊的高温等离子体扩散工艺，所以成本可以更降低。此外，配合本发明的结构，工艺步骤可以弹性地替换，更具自由度。

为让本发明之上述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合附图，作详细说明如下。

附图说明

图1为目前一般使用五道光刻掩膜做出的薄膜晶体管阵列的剖面图。

图2A至2D为一种公知使用四道光刻掩膜制造薄膜晶体管阵列的工艺剖面图。

图3是依据本发明实施例一的工艺方法所得到的薄膜晶体管阵列剖面图。

图4A至4D是依据实施例一所示的工艺方法流程图，其中各图左半部代表工艺流程的剖面图，右半部代表所使用的光刻掩膜示意图。

图4E是实施例一的变化例。

图5是为图3的薄膜晶体管阵列的栅极线接触区的剖面示意图。

图6是依据本发明实施例二的工艺方法所得到的薄膜晶体管阵列剖面图。

图7A至7D是依据实施例二所示的工艺方法流程图，其中各图左半部代表工艺流程的剖面图，右半部代表所使用的光刻掩膜示意图。

图7E是实施例一的变化例。

图8是图6的薄膜晶体管阵列的栅极线接触区的剖面示意图。

主要元件标记说明

10 基板             12 栅电极层

14 栅绝缘层         16 硅层

20 保护层                 24 接触窗

30 离子布植层             34 金属层

30b、34b 源极区域         30a、34a 漏极区域

40 像素电极层

34c 金属层(栅极线)

26 接触窗                 PR 光刻胶

50a、50b 源极/漏极        52 金属层

52a 数据线部分

52b 漏极电极              60 像素电极层

52c 金属层(栅极线)

100 基板                  102 栅电极

104 储存电容电极          106 栅绝缘层

108 非晶硅层              110N⁺布植层

112 源极/漏极图案         114 ITO透明电极

116 保护层

201 基板                  202 栅电极

203 栅绝缘层              204 硅层

205 保护层                206 源极/漏极

207 保护层                208 ITO电极层

具体实施方式

本发明的概念主要是利用四道光刻掩膜来简化薄膜晶体管阵列的制造方法，以降低成本。此外，四道光刻掩膜工序配合结构上的改变，可以使工艺更为简化且成本更为降低。以下便以数个实施例来作为本发明概念上的说明例。

实施例一

接着，使用图3、图4A至4D与图5来说明本发明的第一实施例。图3是依据实施例一的工艺方法流程所得到的薄膜晶体管剖面图。图4A至4D是依据实施例一的工艺方法流程图，其中各图左半部代表工艺流程的剖面图，右半部代表所使用的显示器阵列设计示意图。图5之左半部是图3的薄膜晶体管的栅极垫(gate pad)或称栅极线接线区(gate line contact area)的剖面示意图。

首先，参照图4A，在基板10上形成栅电极层12、栅绝缘层14与硅层16。基板10可以是玻璃基板、塑料基板、可挠式基板、硅基板、金属基板等等任何可以使用的基板。栅电极层12可以使用金属或多晶硅等具有导电性的物质，栅绝缘层14则可以使用任何具有电绝缘的物质，例如氮化硅或氧化硅等等，在此不做特别限定。硅层16则可以例如是非晶硅或多晶硅等。接着，使用光刻掩膜M1来对前述栅电极层12、栅绝缘层14与硅层16进行图案化，形成如图4A左半部的剖面形状，其大致为岛状堆叠层构造。本发明第一光刻掩膜M1主要有用来定义出栅极区(12，14，16)、栅极线以与栅极线接线区G。

之后，参照图4B，在整个基板10上形成保护层20。保护层20可以使用任何半导体制造工艺的沉积或涂抹等等的方法，在此不特别限定。接着，使用第二张光刻掩膜M2，对保护层20进行图案化，例如进行上光刻胶、曝光、显影以及蚀刻等步骤。藉此，形成在保护层20中的接触窗24，并且移除出部分栅极线上方之保护层与栅极线接线区G之保护层。此接触窗24曝露出底下的硅层16。

接着，说明本发明的第三张光刻掩膜。如图4C所示，在形成上述的接触窗以及移除部分栅极线上方之保护层与栅极线接线区G之保护层后，在整个保护层20上形成离子布植层30，在此例如是N⁺离子布植层。此外，当前述硅层16为多晶硅层时，离子布植层30可以是P型或N型的离子布植层。当前述硅层16为非晶硅层时，则一般是N型的离子布植层。

接着在于离子布植层30上形成金属层34。之后，使用本发明第三张光刻掩膜M3进行图案化，此光刻掩膜M3主要是用来定义出数据线、数据线接线区、源极/漏极区域、第二层栅极线接线区。

在使用光刻掩膜M3进行图案化后，例如经过上光刻胶曝光、显影与蚀刻的步骤，定义出图4C左半部所显示的源极区域(30b、34b)、漏极区域(30a、34a)。图4C左半所示的左半部金属层34b即可以作为薄膜晶体管阵列的数据线，其与薄膜晶体管的源极30b电连接。

在前述的蚀刻过程中，底下的硅层16会有一部分暴露出来。此时，可以视需要多进行一道裸露硅层的去除步骤。此步骤并非绝对需要的步骤，为选择性步骤。

请参照图4D，形成导电电极层于整个基板10的上方。接着，使用本发明第四张光刻掩膜M4，其主要作为定义像素电极之用。在利用光刻掩膜M4进行图案化后，例如进行上光刻胶、曝光、显影与蚀刻的步骤，形成像素电极层40。此像素电极层40与薄膜晶体管的漏极区域30a、34a为电连接。像素电极层40可以是一般的金属电极或者是如ITO的透明电极等

如上所述，本发明仅经过四道光刻掩膜的图案化工序，即可以完成如图3所示的薄膜晶体管阵列结构。本发明的方法不需要使用到公知的五道光刻掩膜或者是使用半调或灰调的光刻掩膜，使得光刻掩膜部分的成本着实地降低。

上述图4A至4D的流程图可以看出大部分的薄膜晶体管阵列结构，特别是在薄膜晶体管阵列中的数据线与像素电极的设置。至于栅极线接线区部分，则请参照图5所示的结构。图5左半部所示的剖面结构是对应到图4A的光刻掩膜M1的图案G部分。在栅极线接线区的制造上，也是通过前述的四道光刻掩膜M1至M4同时制成。接着就配合图4A至4D与图5来说明栅极线接线区的制造流程。图5绘出栅极线接线区、栅极区、源极/漏极区的剖面图。从图5可以清楚看出图4A至4D的步骤中对应到形成栅极线接线区的各步骤。

如图5与图4A所示，图4A右半部的光刻掩膜图显示了薄膜晶体管阵列的其中两列。在一般的薄膜晶体管阵列中，同一列的晶体管的栅极是连接在一起，并且构成所谓的栅极线或扫描线，而各列晶体管的栅极线之后便会经栅极线接线区连接到栅极驱动器。在使用图4A的光刻掩膜M1时，除了定义出薄膜晶体管的栅极位置外，同时也定义出栅极接线区的位置。栅极接线区与图4A所示的栅极基本上具有相同的构造，也是由栅电极层12、栅绝缘层14与硅层16所构成。之后，通过图4B所示的光刻掩膜M2对后续形成的保护层20做图案化，以图4C所示的光刻掩膜M3对后续形成的N+离子布植层30与金属层34进行图案化。栅极线接线区G的金属层34c与作为数据线的金属层34b是彼此分离不相连，此部分由光刻掩膜M3所达成。

此外，上述图4A到4D所示的制造流程顺序并不是绝对的，可以依据实际情况来做适当地调整。例如前述蚀刻裸露的硅层可以在形成像素电极之后(第四道光刻掩膜M4)才进行。另外，如图4E所示，使用光刻掩膜M4进行像素电极的图案化可以先进行，之后再形成N⁺离子布植层30与金属层34的形成，并使用光刻掩膜M3进行图案化。换句话说，在工序顺序上，本发明是更富有弹性的。

实施例二

接着，使用图6、图7A至7D与图8来说明本发明的实施例二。图6是依据实施例二的工艺方法流程所得到的薄膜晶体管剖面图。图7A至7D是依据实施例二的工艺方法流程图，其中各图左半部代表工艺流程的剖面图，右半部代表所使用的显示器阵列设计示意图。图8左半部是图6的薄膜晶体管的栅极垫或栅极接线区剖面示意图。

从图6可以看出，实施例二为实施例一的变化例，其与实施例一的差异点是在于源极/漏极的制造方法。在实施例一中，源极/漏极的制造方法是直接将离子布植层形成于硅层上，而实施例二并不额外形成离子布植层。接着，利用图7A至7D来说明本发明的实施例二。

如图7A所示，此步骤与图4A所示的步骤相同，也是先提供基板10，其上形成有栅电极层12、栅绝缘层14与硅层16。接着，使用光刻掩膜M1来对述栅电极层12、栅绝缘层14与硅层16进行图案化，形成如图7A左半部的剖面形状。光刻掩膜M1主要也是用来定义出栅极的区域(12，14，16)、栅极线以与栅极线接线区G。此步骤与实施例一相同，其余的部分可参照实施例一，在此不多做叙述。

参照图7B，在整个基板10上形成保护层20以及光刻胶PR。保护层20可以使用任何半导体制造工艺的沉积或涂抹等等的方法，在此不特别限定。接着，使用第二张光刻掩膜M2，对保护层20以及光刻胶PR进行图案化，例如进行曝光、显影以及蚀刻等步骤。藉此，在保护层20与光刻胶PR中且位于栅极区硅层16上方，形成接触窗26，并且移除部分栅极线上方之保护层与栅极线接线区G上的保护层20。此接触窗26暴露出底下的硅层16。

接着，利用离子布植法，以光刻胶PR为掩膜，对暴露出的硅层16进行离子布植。在此例是以N⁺离子进行离子布植。藉此，形成薄膜晶体管的源极/漏极50a、50b。之后，将光刻胶PR移除。此外，当前述硅层16为多晶硅层时，可以进行P型或N型的离子布植。当前述硅层16为非晶硅层时，则一般进行N型的离子布植。

如图7C所示，在保护层20上方形成金属层52。金属层52还通过接触窗26与底下的源极/漏极50a、50b电连接。之后，使用本发明第三张光刻掩膜M3，此光刻掩膜M3主要是用来定义出数据线、数据线拉线区、源极/漏极区域、第二层栅极线接线区。

在使用光刻掩膜M3进行图案化后，例如经过曝光、显影与蚀刻的步骤，定义出图7C左半部所显示的源极区域(50a、52a)、漏极区域(50b、52b)。亦即，图7C左半所示的左半部金属层52a即可以作为薄膜晶体管阵列的数据线，其与薄膜晶体管的源极50a电连接。与实施例一相同，此时可以视需要多进行一道裸露硅层的去除步骤。此步骤并非绝对需要的步骤，为选择性步骤。

请参照图7D，形成导电电极层于整个基板10的上方。接着，使用本发明第四张光刻掩膜M4，其主要作为定义像素电极之用。在利用光刻掩膜M4进行图案化后，进行曝光、显影与蚀刻的步骤，形成像素电极层60。此像素电极层60与薄膜晶体管的漏极区域50b、52b为电连接。像素电极层60可以是一般的金属电极，或者是如ITO的透明电极等。

如上所述，本发明仅经过四道光刻掩膜的图案化工序，即可以完成如图6所示的薄膜晶体管阵列结构。而上述的四道光刻掩膜不需要使用到公知的五道光刻掩膜或者是使用半调或灰调的光刻掩膜，使得光刻掩膜部分的成本着实地降低。另外，实施例二是使用一般的离子布植方法，故不需要使用像公知图2A至2D所示的特殊高温等离子体扩散法，将磷扩散以形成N⁺布植层。此外，亦减少一层绝缘层镀膜，因此，成本也较公知的方法更为降低。

同样地，使用图8来简要说明本发明实施例二的栅极线接线区的制造流程。栅极线接线区的制造流程基本上与实施例一类似，也是使用光刻掩膜M1至M3。与实施例一不同的是，实施例二的栅极线部分没有N⁺布植层，金属层52直接覆盖在栅电极层12、栅绝缘层14与硅层16所构成的堆叠层。在经过光刻掩膜M3图案化成金属层52c后，金属层52c便作为连接在同一列上的晶体管栅极的接线。

同实施例一，上述图7A到7D所示的制造流程顺序也不是绝对的，可以依据实际情况来做适当地调整。例如前述蚀刻裸露的硅层可以在形成像素电极之后(第四道光刻掩膜M4)才进行。另外，如图7E所示，使用光刻掩膜M4进行像素电极的图案化可以先进行，之后再进行离子布植层步骤与形成金属层52，并使用光刻掩膜M3进行图案化。换句话说，在工序顺序上，本发明是富有弹性的。

综上所述，本发明利用四道光刻掩膜M1至M4来形成薄膜晶体管的阵列。光刻掩膜M1是用来定义出栅极区域、栅极线与栅极线接线区；光刻掩膜M2是用来对保护层定义出开孔，形成源极与漏极的接触窗，以及移除栅极线上部分区域的保护层与栅极线接线区上的保护层；光刻掩膜M3则是用来定义出数据线、数据线接线区、源极/漏极区域与第二层栅极线接线区；光刻掩膜M4则定义出像素电极。

综上所述，本发明提出了新的薄膜晶体管阵列结构的设置方式，可以用一片光刻掩膜同时对栅电极层、栅绝缘层与硅层进行图案化，定义出栅极区、栅极线与栅极线接线区，并将数据线、漏极金属层、源极金属层至于保护层的上方，所以可以将光刻掩膜数降到4道即可。再加上对硅层采用较一般普遍的离子布植方式，而非特殊的等离子体扩散工艺，所以成本可以更降低。此外，配合本发明的结构，工艺步骤可以弹性地替换，更具自由度。

虽然本发明已以较佳实施例披露如上，然其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明之精神和范围内，当可作些许之更动与改进，因此本发明之保护范围当视权利要求所界定者为准。

Claims (20)

1.一种薄膜晶体管阵列的制造方法，其特征是包括：

提供基板，该基板上形成有栅电极层、栅绝缘层与硅层；

对该栅电极层、该栅绝缘层与该硅层进行图案化，以定义出栅极区、栅极线与栅极线接线区；

形成保护层于整个该基板上；

对该保护层进行图案化，以使在该保护层中且位于该栅极区的该硅层上形成两个接触窗，并且移除部分该栅极线上的该保护层与该栅极线接线区上的该保护层；

形成离子布植层与金属层于整个该基板上；

对该离子布植层与该金属层进行图案化，以形成源极区、漏极区、数据线、数据线接线区与第二层栅极线接线区；以及

形成像素电极于该保护层上并且与该漏极区电连接；

其中，该栅极线接线区由该栅电极层、该栅绝缘层、该硅层、该离子布植层与该金属层堆叠而形成；

该栅电极层、该栅绝缘层与该硅层构成堆叠结构，而该离子布植层与该金属层覆盖所述堆叠结构，且该离子布植层与该金属层电性连接到该栅电极层的侧壁。

2.根据权利要求1所述之薄膜晶体管阵列的制造方法，其特征是还包括蚀刻步骤，用以对裸露的该硅层进行蚀刻。

3.根据权利要求1所述之薄膜晶体管阵列的制造方法，其特征是该栅绝缘层为氮化硅层或氧化硅层。

4.根据权利要求1所述之薄膜晶体管阵列的制造方法，其特征是当该硅层为多晶硅层时，该离子布植层为P型或N型布植层。

5.根据权利要求1所述之薄膜晶体管阵列的制造方法，其特征是当该硅层为非晶硅层时，该离子布植层为N型布植层。

6.根据权利要求1所述之薄膜晶体管阵列的制造方法，其特征是该像素电极为透明电极或金属电极。

7.一种薄膜晶体管阵列的制造方法，其特征是包括：

提供基板，该基板上形成有栅电极层、栅绝缘层与硅层；

对该栅电极层、该栅绝缘层与该硅层进行图案化，以定义出栅极区、栅极线与栅极线接线区；

形成保护层于整个该基板上，并形成光刻胶层于该保护层上；

对该保护层与该光刻胶层进行图案化，以使在该保护层与该光刻胶中且位于该栅极区的该硅层上形成两个接触窗，并且移除该栅极线上部分区域的该保护层与该光刻胶，与该栅极线接线区上的该保护层与该光刻胶；

对暴露出的该硅层进行离子布植步骤，以在该栅极区之暴露出的该硅层中形成源极与漏极；

形成金属层于整个该基板上，并对该金属层进行图案化，以形成源极区、漏极区、数据线、数据线接线区与第二层栅极线接线区；以及

形成像素电极于该保护层上并且与连接该漏极的该金属层电连接；

其中，该栅极线接线区由该栅电极层、该栅绝缘层、该硅层与该金属层堆叠而形成；

该栅电极层、该栅绝缘层与该硅层构成堆叠结构，而该金属层覆盖所述堆叠结构，且该金属层电性连接到该栅电极层的侧壁。

8.根据权利要求7所述之薄膜晶体管阵列的制造方法，其特征是还包括蚀刻步骤，用以对裸露的该硅层进行蚀刻。

9.根据权利要求7所述之薄膜晶体管阵列的制造方法，其特征是该栅绝缘层为氮化硅层或氧化硅层。

10.根据权利要求7所述之薄膜晶体管阵列的制造方法，其特征是当该硅层为多晶硅层时，该离子布植步骤为进行P型或N型的离子布植。

11.根据权利要求7所述之薄膜晶体管阵列的制造方法，其特征是当该硅层为非晶硅层时，该离子布植步骤为进行N型布植层。

12.根据权利要求7所述之薄膜晶体管阵列的制造方法，其特征是该像素电极为透明电极或金属电极。

13.一种薄膜晶体管阵列结构，其特征是包括：

基板，该基板上区分成栅极线接线区与栅极区；

堆叠结构，位于该基板的该栅极区与该栅极线接线区上，其中该堆叠结构由栅电极层、栅绝缘层与硅层所构成；

保护层，覆盖于该基板上并且暴露出该栅极线接线区的该堆叠结构，且位于该栅极区的该堆叠结构上的该保护层还具有两个接触窗，以暴露出该硅层；

离子布植层，覆盖于该保护层上且对应于该栅极区的该堆叠结构上以及覆盖于该栅极线接线区的该堆叠结构上，其中该离子布植层还与该硅层相连接；

金属层，覆盖于该离子布植层上，其中位于该栅极线接线区的该金属层作为第二层栅极线接线区，位于该栅极区的该金属层分别作为源极与漏极；以及

像素电极层，覆盖于该保护层上且与作为该漏极的该金属层与该离子布植层相连接；

其中，该离子布植层与该金属层覆盖所述堆叠结构，且该离子布植层与该金属层电性连接到该栅电极层的侧壁。

14.根据权利要求13所述之薄膜晶体管阵列结构，其特征是当该硅层为多晶硅层时，该离子布植层为P型或N型的离子布植层。

15.根据权利要求13所述之薄膜晶体管阵列结构，其特征是当该硅层为非晶硅层时，该离子布植层为N型离子布植层。

16.根据权利要求13所述之薄膜晶体管阵列结构，其特征是该像素电极为透明电极或金属电极。

17.一种薄膜晶体管阵列结构，其特征是包括：

基板，该基板上区分成栅极线接线区与栅极区；

堆叠结构，位于该基板的该栅极区与该栅极线接线区上，其中该堆叠结构由栅电极层、栅绝缘层与硅层所构成；

保护层，覆盖于该基板上并且暴露出该栅极线接线区的该堆叠结构，且位于该栅极区的该堆叠结构上的该保护层还具有两个接触窗，以暴露出该硅层，其中暴露出来的该硅层还进行离子布植；

金属层，覆盖于暴露出的硅层上，其中位于该栅极线接线区的该金属层作为第二层栅极线接线区，位于该栅极区的该金属层分别作为源极与漏极；以及

像素电极层，覆盖于该保护层上且与作为该漏极的该金属层相连接；

其中，该金属层覆盖所述堆叠结构，且该金属层电性连接到该栅电极层的侧壁。

18.根据权利要求17所述之薄膜晶体管阵列结构，其特征是当该硅层为多晶硅层时，该硅层为进行P型或N型的离子布植。

19.根据权利要求17所述之薄膜晶体管阵列结构，其特征是当该硅层为非晶硅层时，该硅层为进行N型离子布植。

20.根据权利要求17所述之薄膜晶体管阵列结构，其特征是该像素电极为透明电极或金属电极。

Images