CN103872040A - 薄膜晶体管阵列基板及其制造方法 - Google Patents

Abstract

本发明提供一种薄膜晶体管阵列基板及其制造方法，所述薄膜晶体管阵列基板包括：基板；透明电极层，包括像素电极，形成于所述基板上方；栅金属层，包括栅电极及栅线，其中栅电极和一部分栅线形成在基板上方；栅绝缘层，覆盖于所述基板、像素电极、栅电极和栅线上方；有源层，形成于栅绝缘层的上方且与栅电极相对；源漏电极层，包括源极、漏极和数据线、以及另一部分栅线，形成于有源层及栅绝缘层的上方；其中所述栅绝缘层上形成有连通孔及过孔，两部分栅线之间通过所述连通孔连通，所述漏极与所述像素电极通过所述过孔连通。本发明的阵列基板，简化了生产工艺，降低了生产成本，缩短了生产周期。

Description

薄膜晶体管阵列基板及其制造方法

技术领域

本发明涉及薄膜晶体管（TFT）的制作技术，具体涉及一种薄膜晶体管阵列基板及其制造方法。

背景技术

图1为现有技术中常用的薄膜晶体管阵列基板，由底栅型TFT器件集成，主要包括：基板10、栅电极（Gate）11、栅绝缘层（G-SiN_X）12、有源层（a-Si）13、欧姆接触层（N+a-Si）14、源漏电极层（S/D）15、钝化绝缘层（P-SiN_X）16及像素电极17，其中，栅电极11形成于基板10上方，栅绝缘层12，覆盖于基板10和栅电极11上方；有源层13，形成于栅绝缘层12对应栅电极11的上方；欧姆接触层14，其导电性较好，形成于有源层13上方，以减小源漏电极15和有源层13之间的电阻；源漏电极层15，包括源极15a和漏极15b，形成于欧姆接触层14上方；钝化绝缘层16，覆盖于源漏电极层15、有源层13及基板10上方；像素电极17，形成于钝化绝缘层16上方；其中钝化绝缘层上16形成有过孔18，像素电极17与漏极15b通过钝化绝缘层16上的过孔18连通。

对于上述TFT阵列基板，现在国际上使用较多的一般为5次掩膜（mask）工艺，主要制作步骤如下：a、采用栅电极掩膜（Gate Mask），形成栅电极图形；b、采用有源层掩膜（Active Mask），对有源层和欧姆接触层进行刻蚀，形成有源层图形；c、采用源漏电极掩膜（SD Mask），经刻蚀，形成源漏电极层图形；d、采用钝化绝缘层掩膜（PVX Mask），经刻蚀，形成包含过孔的钝化绝缘层图形；e、通过像素电极掩膜形成像素电极图形。其中上述5次掩膜工艺所使用的曝光工艺为常规的曝光工艺，即在沉积的薄膜上涂布一层光刻胶，通过光线照射配合使用掩膜，使需要进行刻蚀的区域上方的光刻胶完全曝光，再利用显影工艺形成需要的图形。

上述工艺虽然相对成熟，但是仍然存在生产工艺较复杂、生产成本较高、生产周期较长的问题。

发明内容

有鉴于此，本发明的主要目的在于提供一种薄膜晶体管阵列基板及其制造方法，简化生产工艺，降低生产成本，缩短生产周期。

为了达到上述目的，本发明的技术方案是这样实现的：

一种薄膜晶体管阵列基板，包括：基板、栅金属层、栅绝缘层、有源层、源漏电极层及透明电极层；其中，

所述透明电极层，包括像素电极，形成于所述基板上方；

栅金属层，包括栅电极及栅线，其中栅电极和一部分栅线形成在所述基板上方；

栅绝缘层，覆盖于所述基板、所述像素电极、所述栅电极和所述栅线上方；

有源层，形成于所述栅绝缘层的上方且与所述栅电极相对；

源漏电极层，包括源极、漏极和数据线、以及另一部分栅线，形成于所述有源层及所述栅绝缘层的上方；

其中所述栅绝缘层上形成有连通孔及过孔，两部分栅线之间通过所述连通孔连通，所述漏极与所述像素电极通过所述过孔连通。

进一步地，所述透明电极层还包括辅助电极，该辅助电极位于所述栅金属层与所述基板之间。

可选地，所述两部分栅线采用相同或不同的金属材料制作。

进一步地，所述有源层和所述源极、漏极之间还形成有欧姆接触层。

进一步地，所述薄膜晶体管阵列基板还包括公共电极线，其中一部分公共电极线形成于所述基板上方，另一部分公共电极线形成于所述栅绝缘层上方，所述栅绝缘层上形成有导通孔，两部分公共电极线之间通过所述导通孔连通。

一种薄膜晶体管阵列基板的制造方法，包括以下步骤：

步骤a、在基板上依次沉积透明电极层薄膜及栅金属层薄膜，采用第一掩膜，形成包含像素电极、辅助电极、栅电极和一部分栅线的第一层图形，所述像素电极和所述辅助电极形成于所述基板上方，所述栅电极和一部分栅线形成于所述辅助电极上方；

步骤b、在完成步骤a处理后的基板上依次沉积栅绝缘层薄膜和半导体薄膜，采用第二掩膜，形成包含栅绝缘层、有源层的第二层图形，其中，所述栅绝缘层覆盖于所述基板、所述像素电极、所述辅助电极、所述栅电极和所述一部分栅线上方；所述栅绝缘层上形成有连通孔及过孔，所述有源层形成于与所述栅电极对应的栅绝缘层的上方；

步骤c、在完成步骤b处理后的基板上沉积源漏金属层薄膜，采用第三掩膜，形成包含源漏电极层及另一部分栅线的第三层图形；其中，所述源漏电极层形成于所述有源层及所述栅绝缘层的上方，所述另一部分栅线形成于所述栅绝缘层上方，两部分栅线之间通过所述连通孔连通，所述漏极与所述像素电极通过所述过孔连通。

上述步骤b还包括：在所述半导体薄膜上方还沉积一层掺杂半导体薄膜；

所述采用第二掩膜形成包含栅绝缘层、有源层的第二层图形的步骤为：采用第二掩膜对层叠的栅绝缘层薄膜、半导体薄膜和掺杂半导体薄膜进行曝光刻蚀，形成包含栅绝缘层、有源层和欧姆接触层的第二层图案。

进一步地，所述第一掩膜和第二掩膜为半色调掩膜。

进一步地，所述两部分栅电极采用相同或不同的金属材料制作。

进一步地，在所述步骤a中，采用第一掩膜，同时形成一部分公共电极线；在所述步骤b中，采用第二掩膜，在栅绝缘层上同时形成导通孔；在所述步骤c中，采用第三掩膜，同时形成另一部分公共电极线，两部分公共电极线之间通过所述导通孔连通。

与现有技术相比，本发明多次使用半色调掩膜及光刻胶灰化工艺制作薄膜晶体管阵列基板，并将像素电极置底，通过2次掩膜工艺分别形成位于不同层的栅线，即部分栅线与像素电极通过一次掩膜工艺完成，而剩余的栅线与源漏电极层通过另一次掩膜工艺完成，使源漏电极层与像素电极通过栅绝缘层上的过孔连通，不同层的栅线之间通过栅绝缘层上的连通孔连通，从而使得本发明的薄膜晶体管阵列基板仅通过3次掩膜工艺便能实现，与现有技术采用5层或4层掩膜工艺制作薄膜晶体管阵列基板相比，减少了生产过程中使用的掩膜数量，简化了生产工艺，降低了生产成本、缩短了生产周期。

附图说明

图1为现有技术中常用的薄膜晶体管阵列基板的示意图；

图2为本发明的薄膜晶体管阵列基板的平面图；

图3为本发明的薄膜晶体管阵列基板沿图2中A-A'线的剖面图；

图4为本发明的薄膜晶体管阵列基板的制造方法中第一次掩膜工艺的流程图；

图5为根据本发明的薄膜晶体管阵列基板的制造方法的第一次掩膜工艺形成的薄膜晶体管阵列基板的平面图；

图6为本发明的薄膜晶体管阵列基板的制造方法中第二次掩膜工艺的流程图；

图7为根据本发明的薄膜晶体管阵列基板的制造方法的第二次掩膜工艺形成的薄膜晶体管阵列基板的平面图；

图8为本发明的薄膜晶体管阵列基板的制造方法中第三次掩膜工艺的流程图；

图9为根据本发明的薄膜晶体管阵列基板的制造方法的第三次掩膜工艺形成的薄膜晶体管阵列基板的平面图。

附图标记说明

10、20基板

11、21a栅电极

21b栅线

12、22栅绝缘层

13、23有源层

14、24欧姆接触层

15、25源漏电极层

15a、25a源极

15b、25b漏极

16钝化绝缘层

17、27a像素电极

27b辅助电极

27电极层

18、28过孔

29a、29b连通孔

30a、30b导通孔

21c公共电极线

1第一掩膜

2第二掩膜

3第三掩膜

4光刻胶

具体实施方式

以下参照附图及实施例来说明本发明的薄膜晶体管阵列基板及其制造方法。

本发明的中心思想在于，在薄膜晶体管阵列基板中，将像素电极置底，通过2次掩膜工艺分别形成位于不同层的栅线，使栅电极、部分栅线与像素电极通过一次掩膜工艺完成，而剩余的栅线与源漏电极通过另一次掩膜工艺完成，从而减少生产过程中使用的掩膜的数量，简化生产工艺，降低生产成本、缩短生产周期。

如图2和图3所示，本发明提供的薄膜晶体管阵列基板主要包括：透明电极层27，包括像素电极27a和辅助电极27b，形成于基板20上方，辅助电极27b可以减小栅电极21a和栅线21b的整体电阻；栅金属层，包括栅电极21a和栅线21b，其中一部分栅线21b形成于辅助电极27b上方，另一部分栅线21b形成于栅绝缘层22上方；栅绝缘层22，覆盖于基板20、像素电极27a、辅助电极27b、栅电极21a和栅线21b上方；有源层23，形成于与栅电极21a对应的栅绝缘层22的上方；源漏电极层25，包括源极25a和漏极25b，形成于有源层23及栅绝缘层22的上方，其中栅绝缘层22上形成有连通孔29a（或29b）及过孔28，两部分栅线21b之间通过连通孔29a（或29b）连通，漏极25b与像素电极27a通过过孔28连通，图3中示出了漏极25b与像素电极27a通过过孔28连通的情形。

如图3所示，在本实施例的薄膜晶体管阵列基板上，有源层23和源极25a、漏极25b之间还形成有欧姆接触层24。

另外，本发明提供的薄膜晶体管阵列基板还可进一步包括公共电极线21c，其中一部分公共电极线21c形成于基板20上方，另一部分公共电极线21c形成于栅绝缘层22上方，栅绝缘层22上形成有导通孔30a（或30b），两部分公共电极线21c之间通过所述导通孔30a（或30b）连通。

本发明提供的薄膜晶体管阵列基板的栅线通过两次掩膜工艺形成，具体地，形成于辅助电极27b上方的栅线21b与像素电极27a和辅助电极27b通过一次掩膜工艺形成，而形成于栅绝缘层22上方的栅线21b和源漏电极层25通过另一次掩膜工艺形成。

本发明的薄膜晶体管阵列基板中的不同层的栅线可采用相同或不同的金属材料制作，可选用常用铝、铜等金属材料制作。

另外，本发明的薄膜晶体管阵列基板采用半色调掩膜及灰化工艺制作，采用半色调掩膜可使光刻胶的各部分经不同程度的曝光、显影后形成不同厚度的光刻胶覆盖层，从而形成需要的光刻胶层图形，然后对需要刻蚀的各层材料上方的光刻胶覆盖层进行灰化，以刻蚀得到需要的各层图形。

本发明的薄膜晶体管阵列基板中的各层结构可采用本领域常用的材料、工艺及设备制作。

为实现上述薄膜晶体管阵列基板，本发明进一步提供一种薄膜晶体管阵列基板的制造方法，主要包括以下步骤：

步骤a、在基板20上依次沉积透明电极层薄膜及栅金属层薄膜，采用第一掩膜1，形成包含像素电极27a、辅助电极27b、栅电极21a和一部分栅线21b的第一层图形，其中，像素电极27a和辅助电极27b形成于基板20上方，栅电极21a和一部分栅线21b形成于辅助电极27b上方；另外该步骤中，还可以同时形成一部分公共电极线21c，具体的工艺流程参见图4，图5示出了该步骤结束后形成的薄膜晶体管阵列基板的平面图；

步骤b、在完成步骤a处理后的基板20上依次沉积栅绝缘层薄膜和半导体薄膜，采用第二掩膜2，形成包含栅绝缘层22、有源层23的第二层图形，其中，栅绝缘层22覆盖于基板20、像素电极27a、辅助电极27b、栅电极21a和一部分栅线21b上方；栅绝缘层22上形成有连通孔29a（或29b）及过孔28，有源层23形成于与栅电极21a对应的栅绝缘层22的上方；

在该步骤中，还可以在形成了栅绝缘层薄膜和半导体薄膜，继续沉积掺杂半导体薄膜，之后利用上述第二掩膜2对层叠的栅绝缘层薄膜、半导体薄膜和掺杂半导体薄膜进行曝光刻蚀，形成包含栅绝缘层、有源层和欧姆接触层的第二层图案；欧姆接触层24形成于有源层23上方。

另外，该步骤中，还可同时在栅绝缘层上同时形成导通孔30a（或30b），具体的工艺流程参见图6，图7示出了该步骤结束后形成的薄膜晶体管阵列基板的平面图；

步骤c、在完成步骤b处理后的基板20上沉积源漏金属层薄膜，采用第三掩膜3，形成包含源漏电极层25及另一部分栅线21b的第三层图形，其中，源漏电极层25形成于欧姆接触层24及栅绝缘层22的上方，另一部分栅线21b形成于栅绝缘层22上方，两部分栅线21b之间通过连通孔29a（或29b）连通，源漏电极层25与像素电极27a通过过孔28连通；

另外，步骤c中还可同时形成另一部分公共电极线21c，两部分公共电极线21c之间通过导通孔30a（或30b）连通，具体的工艺流程参见图8，图9示出了该步骤结束后形成的薄膜晶体管阵列基板的平面图。

具体地，所述步骤a主要包括以下步骤：

步骤4a、在基板上依次沉积像素电极层及栅电极金属层后，涂覆一层光刻胶4，采用第一掩膜1，经曝光、显影后，形成厚度不同的光刻胶层图形，使对应形成栅电极上方的光刻胶层较厚（如图4中4a所示），该步骤中的第一掩膜1可为半色调掩膜，其中的实线表示不曝光部分，虚线表示部分曝光部分，空白部分表示完全曝光部分，采用半色调掩膜，可使光刻胶的各部分经不同程度的曝光、显影后形成不同厚度的光刻胶层图形；

步骤4b、根据步骤4a中形成的光刻胶层图形，刻蚀未被光刻胶覆盖的区域，从而形成初步的第一层图形（如图4中4b所示）；

步骤4c、灰化覆盖的光刻胶层，使厚度较薄的光刻胶层完全灰化，使部分栅电极金属层暴露（如图4中4c所示）；

步骤4d、刻蚀步骤4c中暴露的栅电极金属层（如图4中4d所示）；

步骤4e、将栅电极金属层上剩余的光刻胶剥离，形成包含像素电极、辅助电极、栅电极和一部分栅线的第一层图形。

所述步骤b主要包括以下步骤：

步骤6a、在完成步骤a处理后的基板上依次沉积栅绝缘层、有源层及欧姆接触层后，涂布一层光刻胶4，采用第二掩膜2，经曝光、显影后，形成厚度不同的光刻胶层图形（如图6中6a所示），其中使对应栅电极21a上方的光刻胶层较厚，其余区域的光刻胶层相对较薄；该步骤中的第二掩膜2可为半色调掩膜，其中的实线表示不曝光部分，虚线表示部分曝光部分，空白部分表示完全曝光部分，采用半色调掩膜，采用半色调掩膜，可使光刻胶的各部分经不同程度的曝光、显影后形成不同厚度的光刻胶层图形；

步骤6b、根据步骤6a中形成的光刻胶层图形，刻蚀未被光刻胶覆盖的区域，形成穿过栅绝缘层22、有源层23及欧姆接触层24的过孔28及连通孔29a（或29b），从而形成初步的第二层图形（如图6中6b所示）；

步骤6c、灰化覆盖的光刻胶层，使厚度较薄的光刻胶层完全灰化，使部分欧姆接触层暴露（如图6中6c所示）；

步骤6d、将步骤6c中未被光刻胶覆盖的区域的有源层及欧姆接触层全部刻蚀（如图6中6d所示）；

步骤6e、将对应栅电极21a上剩余的光刻胶剥离，形成包含栅绝缘层、有源层及欧姆接触层的第二层图形（如图6中6e所示），其中在栅绝缘层上形成有连通孔29a（或29b）及过孔28。

所述步骤c主要包括以下步骤：

步骤8a、在完成步骤b处理后的基板上沉积金属层，涂布一层光刻胶4，采用第三掩膜3，经曝光、显影后，形成厚度相同的光刻胶层图形（如图8中8a所示），该步骤中的第三掩膜3可采用普通的曝光量均匀的掩膜，形成厚度均匀的光刻胶层图形；

步骤8b、根据步骤8a中形成的光刻胶层图形，刻蚀未被光刻胶覆盖的区域，从而形成初步的第三层图形（如图8中8b所示）；

步骤8c、将所有的光刻胶层剥离，形成包含像素电极和另一部分栅线的第三层图形（如图8中8c所示）。

本发明提供的薄膜晶体管阵列基板的制造方法中，前两次掩膜工艺均采用半色调掩膜及灰化工艺，使光刻胶的各部分经不同程度的曝光、显影后形成不同厚度的光刻胶覆盖层，从而形成需要的光刻胶层图形，然后对需要刻蚀的各层材料上方的光刻胶覆盖层进行灰化，以刻蚀得到需要的各层图形。

另外，在上述步骤中，步骤a中形成的栅电极和部分栅线与步骤c中形成的部分栅线可采用相同或不同的材料制作，可分别选用铝、铜等金属。

上述步骤中，可采用本领域常用的材料、工艺及设备制作薄膜晶体管阵列基板的各层材料，此处不再赘述。

另外需要说明的是，本发明的附图仅示意性地示出了本发明的薄膜晶体管阵列基板及其制造方法，图中的各部分的尺寸、数量及比例并不一定代表真实的尺寸、数量及比例，具体设置可根据实际情况进行调节。

综上所述，本发明多次使用半色调掩膜及光刻胶灰化工艺制作薄膜晶体管阵列基板，将像素电极置底，通过2次掩膜工艺分别形成位于不同层的栅电极，使源漏电极层与像素电极通过栅绝缘层上的过孔连通，不同层的栅电极之间通过栅绝缘层上的连通孔连通，从而使得本发明的薄膜晶体管阵列基板仅通过3次掩膜工艺便能实现，从而简化了生产工艺，降低了生产成本、缩短了生产周期。

以上所述，仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (10)

1.一种薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板包括：基板、栅金属层、栅绝缘层、有源层、源漏电极层及透明电极层；其中，

所述透明电极层，包括像素电极，形成于所述基板上方；

栅金属层，包括栅电极及栅线，其中栅电极和一部分栅线形成在所述基板上方；

栅绝缘层，覆盖于所述基板、所述像素电极、所述栅电极和所述栅线上方；

有源层，形成于所述栅绝缘层的上方且与所述栅电极相对；

源漏电极层，包括源极、漏极和数据线、以及另一部分栅线，形成于所述有源层及所述栅绝缘层的上方；

其中所述栅绝缘层上形成有连通孔及过孔，两部分栅线之间通过所述连通孔连通，所述漏极与所述像素电极通过所述过孔连通。

2.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述透明电极层还包括辅助电极，该辅助电极位于所述栅金属层与所述基板之间。

3.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述两部分栅线采用相同或不同的金属材料制作。

4.根据权利要求1所述的薄膜晶体管阵列基板，其特征在于，所述有源层和所述源极、漏极之间还形成有欧姆接触层。

5.根据权利要求1至4中任一项所述的薄膜晶体管阵列基板，其特征在于，所述薄膜晶体管阵列基板还包括公共电极线，其中一部分公共电极线形成于所述基板上方，另一部分公共电极线形成于所述栅绝缘层上方，所述栅绝缘层上形成有导通孔，两部分公共电极线之间通过所述导通孔连通。

6.一种薄膜晶体管阵列基板的制造方法，其特征在于，包括以下步骤：

步骤a、在基板上依次沉积透明电极层薄膜及栅金属层薄膜，采用第一掩膜，形成包含像素电极、辅助电极、栅电极和一部分栅线的第一层图形，所述像素电极和所述辅助电极形成于所述基板上方，所述栅电极和一部分栅线形成于所述辅助电极上方；

步骤b、在完成步骤a处理后的基板上依次沉积栅绝缘层薄膜和半导体薄膜，采用第二掩膜，形成包含栅绝缘层、有源层的第二层图形，其中，所述栅绝缘层覆盖于所述基板、所述像素电极、所述辅助电极、所述栅电极和所述一部分栅线上方；所述栅绝缘层上形成有连通孔及过孔，所述有源层形成于与所述栅电极对应的栅绝缘层的上方；

步骤c、在完成步骤b处理后的基板上沉积源漏金属层薄膜，采用第三掩膜，形成包含源漏电极层及另一部分栅线的第三层图形；其中，所述源漏电极层形成于所述有源层及所述栅绝缘层的上方，所述另一部分栅线形成于所述栅绝缘层上方，两部分栅线之间通过所述连通孔连通，所述漏极与所述像素电极通过所述过孔连通。

7.根据权利要求6所述的制造方法，其特征在于，所述步骤b还包括：在所述半导体薄膜上方还沉积一层掺杂半导体薄膜；

所述采用第二掩膜形成包含栅绝缘层、有源层的第二层图形的步骤为：采用第二掩膜对层叠的栅绝缘层薄膜、半导体薄膜和掺杂半导体薄膜进行曝光刻蚀，形成包含栅绝缘层、有源层和欧姆接触层的第二层图案。

8.根据权利要求6所述的制造方法，其特征在于，所述第一掩膜和第二掩膜为半色调掩膜。

9.根据权利要求6所述的制造方法，其特征在于，所述两部分栅电极采用相同或不同的金属材料制作。

10.根据权利要求6至9中任一项所述的制造方法，其特征在于，在所述步骤a中，采用第一掩膜，同时形成一部分公共电极线；在所述步骤b中，采用第二掩膜，在栅绝缘层上同时形成导通孔；在所述步骤c中，采用第三掩膜，同时形成另一部分公共电极线，两部分公共电极线之间通过所述导通孔连通。

Images