CN1623236A - 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 - Google Patents

金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 Download PDF

Info

Publication number
CN1623236A
CN1623236A CNA028285174A CN02828517A CN1623236A CN 1623236 A CN1623236 A CN 1623236A CN A028285174 A CNA028285174 A CN A028285174A CN 02828517 A CN02828517 A CN 02828517A CN 1623236 A CN1623236 A CN 1623236A
Authority
CN
China
Prior art keywords
layer
organic metal
data
grid wiring
organic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA028285174A
Other languages
English (en)
Other versions
CN100442539C (zh
Inventor
朴弘植
姜聖哲
赵弘济
朴爱娜
朴俸沃
郑敞午
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1623236A publication Critical patent/CN1623236A/zh
Application granted granted Critical
Publication of CN100442539C publication Critical patent/CN100442539C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Abstract

本发明涉及一种金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法，通过涂布含金属的有机金属络合物形成有机金属层。通过光掩模将该有机金属层曝光，并且显像以形成金属图案。

Description

金属图案的形成方法及利用该金属图案形成 方法的薄膜晶体管阵列面板制造方法
技术领域
本发明涉及一种金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板的制造方法。
背景技术
通常，将用于液晶显示器(“LCD”)或电致发光(“EL”)显示器的薄膜晶体管(“TFT”)阵列面板用作以独立方式驱动各像素的电路板。薄膜晶体管阵列面板包括传送扫描信号的扫描信号布线或栅极布线、传送图像信号的图像信号线或数据布线、与栅极布线及数据布线连接的薄膜晶体管、与薄膜晶体管连接的像素电极、覆盖栅极布线用于绝缘的栅极绝缘层、以及覆盖薄膜晶体管和数据布线用于绝缘的钝化层。
该薄膜晶体管是响应来自栅极布线的扫描信号将来自数据布线的图像信号传送给像素电极的开关元件。
在薄膜晶体管阵列面板中，栅极布线包括栅极线、栅极、和栅极衬垫等，而数据布线包括数据线、数据电极、数据衬垫、和源/漏极。栅极布线和数据布线由诸如钽、铝、和钼这样的金属材料形成。而且，反射电极也由诸如铝这样的光反射特性优良的金属形成。
为了利用金属材料形成信号布线或反射电极，应使用光学蚀刻工艺，其包括以下工序：沉积金属、在金属层上涂布感光层、利用光掩模曝光感光层、显像曝光的感光层、以及利用显像的感光层作为掩模蚀刻金属层。然而，光学蚀刻工艺是一种非常复杂且高成本的工艺，其在用于薄膜晶体管阵列面板的生产成本和时间方面是重要的因素。因此，为了降低薄膜晶体管阵列面板生产成本同时提高其产量，应该减少与光学蚀刻工艺相关的加工工序的数目。
发明内容
本发明目的是简化金属图案形成的工序。
本发明另一目的是简化制造薄膜晶体管阵列面板的工序。
本发明的这些或其它目的可以通过涂布感光性有机金属络合物、对该有机金属层曝光、及显像曝光的有机金属层形成金属布线的工艺实现。
具体地说，在金属图案形成方法中，通过涂布感光性有机金属络合物形成有机金属层。通过光掩模曝光有机金属层。通过显像有机金属层形成金属图案。
可以通过有机溶剂进行有机金属层的显像，并且将光掩模的遮光图案定位于要设置金属图案的区域的外部区域。
根据本发明的一个方面，在制造薄膜晶体管阵列面板的方法中，在绝缘基片上形成栅极布线。该栅极布线包含栅极线、栅极、及栅极衬垫。在栅极布线上顺次沉积栅极绝缘层、非晶硅层、欧姆接触层。通过光学蚀刻对欧姆接触层和非晶硅层制作布线图案。在欧姆接触层上形成数据布线。该数据布线包含源极及漏极、数据线、和数据衬垫。在数据布线上形成钝化层。该钝化层具有露出漏极的第一接触孔、露出栅极衬垫的第二接触孔、及露出数据衬垫的第三接触孔。在钝化层上形成像素电极、辅助栅极衬垫、和辅助数据衬垫。像素电极通过第一接触孔与所述漏极连接，辅助栅极衬垫通过第二接触孔与栅极衬垫连接，辅助数据衬垫通过第三接触孔与数据衬垫连接。栅极布线、数据布线、和像素电极的形成中至少一个包括以下工序：通过涂布感光性有机金属络合物形成有机金属层，在有机金属层之上放置光掩模以便将有机金属层的预定区域暴露，以及显像有机金属层。
根据本发明的一个方面，在制造薄膜晶体管阵列面板的方法中，在绝缘基片上形成栅极布线。栅极布线具有栅极线、栅极、及栅极衬垫。在栅极布线上顺次沉积栅极绝缘层、非晶硅层、欧姆接触层、及金属层。通过光学蚀刻对金属层、欧姆接触层、和非晶硅层制作布线图案以形成数据线和通道部。数据布线具有源极和漏极、数据线、及数据衬垫，将通道部置于源极和漏极之间。在数据布线上形成钝化层。钝化层具有第一至第三接触孔。在钝化层上形成像素电极、辅助栅极衬垫、和辅助数据衬垫。像素电极通过第一接触孔与漏极连接，辅助栅极衬垫通过第二接触孔与栅极衬垫连接，辅助数据衬垫通过第三接触孔与数据衬垫连接。栅极布线、数据布线、及像素电极的形成中至少一个包括以下子工序：通过涂布感光性有机金属络合物形成有机金属层，在有机金属层之上放置光掩模以便将有机金属层的预定区域暴露于外部，通过光掩模曝光有机金属层，以及显像有机金属层。
通过有机溶剂进行所述有机金属层的显像，并且将光掩模的遮光图案定位于要设置金属图案的区域的外部区域。该金属是银，而钝化层包含具有突出部和凹陷部的表面。
根据本发明的另一个方面，薄膜晶体管阵列面板包括：绝缘基片；栅极布线，在绝缘基片上形成；栅极绝缘层，在栅极布线上形成；半导体层，在栅极绝缘层上形成；数据布线，在半导体层和栅极绝缘层上形成；钝化层，在数据布线上形成；以及像素电极，在钝化层上形成；其中栅极布线、数据布线、及像素电极中至少一个通过金属图案形成方法形成，其包括以下工序：通过涂布感光性有机金属络合物形成有机金属层；在有机金属层之上放置光掩模以便将有机金属层的预定区域暴露于外部；通过光掩模曝光有机金属层；以及显像有机金属层。
半导体层包括非晶硅层和欧姆接触层。欧姆接触层具有与数据布线相同平面图案，而非晶硅层在非通道区域处具有与欧姆接触层相同的平面图案。
根据本发明的另一个方面，薄膜晶体管阵列面板包括：绝缘基片；栅极布线，在绝缘基片上形成；栅极绝缘层，在栅极布线上形成；数据布线，在栅极绝缘层上形成，具有非晶硅层、欧姆接触层、和金属层的三重层结构；钝化层，在数据布线上形成；以及像素电极，在钝化层上形成；其中栅极布线、数据布线、及像素电极中至少一个通过金属图案形成方法形成，其包括以下工序：通过涂布感光性有机金属络合物形成有机金属层；在有机金属层之上放置光掩模以便将有机金属层的预定区域暴露于外部；通过光掩模曝光有机金属层；以及显像有机金属层。
数据布线包括数据线、与数据线连接的源极、及与源极面对的漏极，并且在源极和漏极之间形成只具有非晶硅层的通道部。
附图说明
本发明的全面评价及其许多附属优点将通过参考附图进行以下详细的描述，从而变得更加明显，并且相同的附图标号表示相同或相似的部件，其中：
图1是根据本发明的金属图案形成方法示意图；
图2A和2B分别是金属薄膜表面及其截面的SEM照片；
图3是图2B所示的金属薄膜表面的放大照片；
图4A是根据本发明第一优选实施例的薄膜晶体管阵列面板平面图；
图4B是沿着图4A的IV-IV′线的薄膜晶体管阵列面板截面图；
图5-11B依次示出了制造如图4A所示的薄膜晶体管阵列面板的工序；
图12A是根据本发明第二优选实施例的薄膜晶体管阵列面板平面图；
图12B是沿着图12A的XIIb-XIIb′线的薄膜晶体管阵列面板截面图；
图12C是沿着图12A的XIIc-XIIc′线的薄膜晶体管阵列面板截面图；以及
图13A-19C依次示出了制造如图12A所示的薄膜晶体管阵列面板的工序。
符号说明
95：辅助栅极衬垫              97：辅助数据衬垫
110：绝缘基片                 121：栅极线
123：栅极                     125：栅极衬垫
131：存储电极线               140：栅极绝缘层
151，153，157，159：半导体层  161，163，165：欧姆接触层
171：数据线                   173：源极
175：漏极                     177：存储电容器电极
179：数据衬垫                 190：像素电极
具体实施方式
为了使本领域技术人员能够实施本发明，现参照附图详细说明本发明的优选实施例。但是，本发明可表现为不同形式，它不局限于在此说明的实施例。
在图中为了明确表现各层及区域，扩大其厚度来表示，在全篇说明书中对类似部分附上相同图的符号，当提到层、膜、区域、板等部分在别的部分“之上”时，它是指“直接”位于别的部分之上，也包括其间夹有别的部分之情况，反之说某个部分“直接”位于别的部分之上时，指其间并无别的部分。
图1是根据本发明的金属图案形成方法示意图。
在有机溶剂中溶解感光性有机金属络合物。在将形成金属图案的表面上涂布该溶解的金属络合物以形成感光性有机金属层。涂布使用旋转涂布或滚动印刷。感光性有机金属络合物是受紫外线感应的有机配位体与银结合的银过渡型化合物等。涂布之后干燥有机金属层，除去有机溶剂。
在感光性有机金属层上放置具有将要形成图案的光掩模，通过光掩模曝光有机金属层。当使用受紫外线感应的银过渡型化合物形成有机金属层时，使用紫外线进行曝光，调整光掩模的遮光图案，使应剩下金属层的部分暴露在光下、不应剩下金属层的部分没有光的到达。在曝光的部分中，有机配位体与光反应进行蒸发，只剩下金属。
最后，用有机溶剂显像曝光的有机金属层，剩下有机配位体的部分(未曝光)被有机溶剂溶解并除去。除去有机配位体只剩下金属的部分(曝光)原本不动地剩下以形成金属图案。
如上所述，本发明中只用涂布、曝光、显像的光学蚀刻工序就可以形成金属图案，因此，与传统光学蚀刻工序法相比可以简化金属图案的形成方法。
图2是根据本发明实施例形成的金属薄膜表面及其截面的SEM照片，而图3是图2B所示的金属薄膜表面的放大照片。
图2和图3显示在表面有浮雕的(surface-embossed)(Emb)有机绝缘层上通过根据本发明实施例的金属上旋转(“SOM”)技术形成银薄膜。根据本发明形成的金属薄膜也与通过溅射形成的金属薄膜具有类似程度的均匀性，因而可以用作信号布线或反射电极。
下面参照图详细说明根据本发明实施例的薄膜晶体管阵列面板制造方法。
图4A是根据本发明第一优选实施例的薄膜晶体管阵列面板平面图，图4B是沿着图4A的IVb-IVb′线的薄膜晶体管阵列面板截面图。
如图4A至图4B所示，在透明绝缘基片110上形成由银组成的栅极布线121、123、125。
栅极布线121、123、125包括沿横向延伸的多个栅极线121、与栅极线121一端连接并接收来自外部装置的栅极信号向栅极线121传送的栅极衬垫125、以及与栅极线121连接的多个栅极123。
在具有栅极布线121、123、125的基片的整个表面上形成栅极绝缘层140。
优选地，在与栅极123对应部分的栅极绝缘层140上形成由如同非晶硅的半导体材料组成的半导体层151、153、159和由如同非晶硅的半导体材料重掺杂n型杂质而形成的欧姆接触层161、162、163、165。
在欧姆接触层161、162、163、165及栅极绝缘层140上形成由银组成的数据布线171、173、175、177、179。
数据布线171、173、175、177、179包括与栅极线121垂直交叉限定像素区域的多条数据线171、作为数据线171分支并与欧姆接触层163连接的源极173、与数据线一端连接并接收来自外部装置的图像信号的数据衬垫179、与源极173分离并对与栅极123位于源极173对面的欧姆接触层165的漏极175、用于提高存储电容与栅极线121重叠的存储容量电极177。
数据布线171、173、175、177、179上形成具有露出漏极175的第一接触孔181、露出栅极衬垫125的第二接触孔182、露出数据衬垫125的第三接触孔183、露出存储电容器电极177的第四接触孔184的钝化层180。钝化层180表面成浮雕状态。
在钝化层180上形成通过第一及第四接触孔181、184分别与漏极175及存储电容器电极177连接的反射电极190、通过第二接触孔182与栅极衬垫连接的辅助数据衬垫97。反射电极190、辅助栅极衬垫95及辅助数据衬垫97由银组成。当其与共同电极(未示出)一同产生电场时反射电极190可以表示像素电极，但是当其反射光时可以表示反射电极。
参照图5至图11B详细说明这种根据本发明实施例的薄膜晶体管阵列面板制造方法。
首先，如图5所示，在透明绝缘基片110上形成用于栅极布线的有机金属层201。
有机金属层201将包含银的有机金属络合物在有机溶剂中溶解，使其具有适当的粘性，然后向绝缘基片110上涂布后通过蒸发有机溶剂形成。该有机金属络合物通过有机溶剂溶解、通过光分解有机配位体并蒸发，最后剩下银。
涂布可以通过旋转涂布、滚动印刷等方法进行。因为有机溶剂使用这种方法进行涂布，所以使其具有适当的粘性，将它当作易于进行涂布的辅助剂使用，且涂布的同时使其蒸发掉。因此，优选地，考虑到要蒸发的有机溶剂，实际涂布的厚度要比设计布线厚度厚。
在该实施例中的基片是用于薄膜晶体管阵列面板的透明绝缘基片。然而，可以使用半导体基片，包含绝缘层和其下部布线的基片，以及用于形成金属布线的其它基片。
如图6所示，放置光掩模以使栅极布线有机金属层201上的预定区域露出(第一掩模)。在要形成的布线区域C1之外区域D1上设置遮光图案。
如图7A及图7B所示，曝光及显像有机金属层201以形成栅极布线121、123、125。
若曝光，在未设置遮光图案的区域C1的有机金属层201被光分解并蒸发有机配位体，只剩下银。然而，设置遮光图案的区域D1的有机金属层201不进行光分解，所以用有机溶剂除去。因此，在绝缘基片110上形成由银组成的栅极布线121、123、125。
如图8A及图8B所示，在包括栅极布线121、123、125的基片上涂布氮化硅或氧化硅形成栅极绝缘层140。
在栅极绝缘层140上形成未掺杂的非晶硅层及重掺杂n型杂质的非晶硅层。接着，用光学蚀刻工序顺次蚀刻掺杂的非晶硅层及未掺杂的非晶硅层，在与栅极123对应的栅极绝缘层140上形成半导体层151、153、159和欧姆接触层160A、161、162(第二掩模)。
如图9所示，在欧姆接触层160A、161、162上形成数据布线有机金属层701后，在要形成的布线区域C2上设置光掩模(第三掩模)。
形成数据布线有机金属层701并形成遮光图案的方法与形成栅极布线121、123、125的方法基本相同。而且，在未形成数据布线171、173、175、179及存储电容器电极177的区域设置光掩模的遮光图案。
如图10A及图10B所示，进行曝光及显像形成数据布线及存储电容器电极171、173、175、177、179。将源极173及漏极175作为掩模蚀刻，分离位于源极173及漏极175下面的欧姆接触层160A，从而完成欧姆接触层161、162、163、165。
如图11A、图11B所示，在数据布线171、173、175、177、179上涂布绝缘材料并形成钝化层180。用光学蚀刻工序蚀刻形成第一至第四接触孔181至184。为了在钝化层180表面上形成浮雕，可以利用具有厚度为0的部分和厚度薄的部分及厚度厚的部分的感光层。将厚度为0的部分设置于将形成接触孔181至185的区域、将厚度薄的部分设置在将形成凹陷的区域、将厚度厚的部分设置在将形成突出部的区域。而且，用有机材料形成钝化层180，可以只用光学工序形成钝化层180。
然后，在包括第一至第四接触孔181至184的基片上涂布有机金属层，并曝光及显像形成反射电极190、辅助栅极衬垫95、及辅助数据衬垫97(第五掩模)。
形成反射电极190、辅助栅极衬垫95、及辅助数据衬垫97的方法与形成栅极布线及数据布线的工序相同。
如上所述，使用了五枚掩模，但其中三次替代光学蚀刻工序使用了光学工序，所以简化了薄膜晶体管阵列面板制造方法并降低了制造成本。
第二实施例
图12A是根据本发明第二优选实施例的薄膜晶体管阵列面板平面图，图12B是沿着图12A的XIIb-XIIb′线的薄膜晶体管阵列面板截面图，而图12C是沿着图12A的XIIc-XIIc′线的薄膜晶体管阵列面板截面图。
如图12A至图12C所示，在透明绝缘基片110上形成由银形成的栅极布线121、123、125。
栅极布线121、123、125包括栅极线121、栅极衬垫125、栅极123。该栅极布线还可以形成存储电极线131。存储电极线131与将要描述的像素电极连接的存储电容器电极重叠，组成提高像素电荷保持功能的存储电容器。当与将要描述的像素电极重叠而产生的存储电容充分时，也可以不形成。
在栅极布线121、123、125及存储电极线131上形成栅极绝缘层140，在栅极绝缘层140的预定区域形成非晶硅层151、153、159和欧姆接触层161、162、163、165、169。
在欧姆接触层161、162、163、165上形成由银组成的数据布线171、173、175、179。数据布线171、173、175、179包括数据线171、数据衬垫179、源极173、漏极175。当形成存储电极线131时，在存储电极线131上形成非晶硅层157、欧姆接触层169、及多个存储电容器电极177。
数据布线171、173、175、179及存储电容器电极177和欧姆接触层161、162、163、165、169具有相同平面图案，非晶硅层151、153、157、159若除了薄膜晶体管通道部151之外，与欧姆接触层161、162、163、165、169具有相同平面图案。即，分离源极173和漏极175，也分离位于源极及漏极173、175下面的欧姆接触层163、165。然而，非晶硅层151未分离而形成了薄膜晶体管通道。
在数据布线171、173、175、179及存储电容器电极177上形成包括第一至第五接触孔181至185的钝化层180。第一接触孔181露出漏极175，第二接触孔182露出栅极衬垫，第三接触孔183露出数据衬垫179，第四及第五接触孔184、185露出存储电容器电极177。钝化层180具有浮雕表面。
在钝化层180上形成通过第一接触孔181与漏极175连接并通过第四及五接触孔184、185与存储电容器电极177连接的反射电极190、通过第二接触孔182与栅极衬垫125连接的辅助栅极衬垫95及通过第三接触孔183与数据衬垫179连接的数据衬垫97。
参照图13至图18C详细说明具有这种结构的薄膜晶体管阵列面板制造方法。
首先，如图13至图13B所示，在透明绝缘基片110上形成栅极布线有机金属层201后，放置光掩模以使有机金属层201的预定区域露出(第一掩模)。
栅极布线有机金属层201用有机溶剂溶解包括银的感光性有机金属络合物，使其具有适当的粘性之后，并且向绝缘基片110上涂布形成。
涂布可以用旋转涂布、滚动印刷等方法。而且，使有机溶剂具有适合用这种方法涂布的适当粘性，并将它当作易于进行涂布的辅助剂使用，也使其涂布的同时蒸发掉。因此，优选地，考虑到要蒸发的有机溶剂，实际涂布的厚度要比设计布线厚度厚。光掩模的遮光图案设置在要形成的布线区域A之外的区域B。
该基片是用于薄膜晶体管阵列面板的透明基片。然而，然而，可以使用半导体基片，包含绝缘层和其下部布线的基片，以及用于形成金属布线的其它基片。
如图14A及图14C所示，曝光及显像基片以形成栅极布线121、123、125。
若曝光，未形成掩模图案的区域A的有机金属层201被光分解并蒸发有机配位体，只剩下银。然而，设置遮光图案区域B的有机金属层201不进行光分解，所以利用有机溶剂除去。因此，在绝缘基片110上形成由银组成的栅极布线121、123、125。
如图15A至15B所示，在栅极布线121、123、125及存储电极线131上用化学沉积方法(“CVD”)沉积由氮化硅等绝缘材料组成的栅极绝缘层140、未掺杂的非晶硅层150、掺杂的非晶硅层160。在掺杂的非晶硅层160上形成金属层701。
如图16A至16B所示，在金属层701A上涂布感光层之后曝光及显像以形成感光图案PR。感光层图案PR使要形成薄膜晶体管通道的非晶硅层151的第一部分C厚度比位于要形成数据布线部分的第二部分D厚度薄。除去没有厚度的第三部分E以露出金属层701。
这种感光层的位置依赖性厚度可以通过狭缝图案、晶格图案、或半透明层获得。
如图17A至图17B所示，将感光层图案PR作为掩模顺次蚀刻金属层701、掺杂的非晶硅层160、未掺杂的非晶硅层150，以形成数据布线701A、171、175、179、多个存储电容器电极177、欧姆接触层160A、161、162、169、非晶硅层151、153、157、159。数据布线及欧姆接触层中，连接成为源极及漏极的部分701A和位于701A下面的欧姆接触层160A部分，但它不是完成的数据布线及欧姆接触层图案。
更具体地讲，将感光层图案作为掩模的蚀刻通多个工序形成。
首先，在第三部分E的区域进行干蚀刻未以便露出掺杂的非晶硅层160。
接着，与第一部分C感光层一起干蚀刻未形成感光层区域的掺杂非晶硅层160及未掺杂非晶硅层150，从而完成非晶硅层151、153、157、159。这时，将第一部分C进行蚀刻以露出下部金属层。
然后，通过抛光彻底除去第一部分，以完全露出通道部上的金属层。这时，第二部分D也被部分地蚀刻。
如图18A至18C所示，蚀刻在第一部分C处露出的金属层和掺杂非晶硅层的部分，以完成数据布线171、173、175、179、和欧姆接触层161、162、163、165、169。这时，可以在部分地蚀刻第一部分C的非晶硅层151。
如图19A至图19C所示，在数据布线171、173、175、179及存储电容器电极177上形成钝化层180之后，用光学蚀刻工序形成第一至第五接触孔。为了在钝化层180表面形成浮雕，如同第二掩模工序可以利用具有厚度为0的部分和厚度薄的部分及厚度厚的部分的感光层。将厚度为0的部分设置于将形成接触孔181至185的区域、将厚度薄的部分设置在将形成凹陷的区域、将厚度厚的部分设置在将形成突出部的区域。而且，用感光性有机材料形成钝化层180，可以只用光学工序形成钝化层180。
然后，在包括第一至第五接触孔181至185的钝化层180上涂布金属层并曝光及显像，以形成反射电极190、辅助栅极衬垫95、及辅助数据衬垫97(第四掩模)。
形成反射电极190、辅助栅极衬垫95、及辅助数据衬垫97方法与上述的形成栅极布线和数据布线工序基本相同。
反射电极190通过第一、四、五接触孔181、184、185与漏极175及存储电容器电极177连接，辅助栅极衬垫95通过第二接触孔182与栅极衬垫125连接，辅助数据衬垫97通过第三接触孔183与数据衬垫179连接(如图12B和12C所示)。
与第一及第二实施例相比，使用银以形成信号布线和反射电极，但是诸如铝这样的其它金属也可以用于该用途。
综上所述，将感光层有机金属络合物涂布在目标物体上、曝光、并显像以形成金属图案。这样，可以简化加工工序。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (13)

1.一种金属图案形成方法，所述方法包括以下工序：
通过涂布感光性有机金属络合物形成有机金属层；
通过光掩模曝光所述有机金属层；以及
通过显像所述有机金属层形成金属图案。
2.根据权利要求1所述的方法，其中通过有机溶剂进行所述有机金属层的显像。
3.根据权利要求1所述的方法，其中将所述光掩模的遮光图案定位于要设置所述金属图案的区域的外部区域。
4.一种制造薄膜晶体管阵列面板的方法，所述方法包括以下工序：
在绝缘基片上形成栅极布线，所述栅极布线包括栅极线、栅极、及栅极衬垫；
在所述栅极布线上顺次沉积栅极绝缘层、非晶硅层、和欧姆接触层；
通过光学蚀刻对所述欧姆接触层和所述非晶硅层制作布线图案；
在所述欧姆接触层上形成数据布线，所述数据布线包括源极及漏极、数据线、及数据衬垫；
在所述数据布线上形成钝化层，所述钝化层具有露出所述漏极的第一接触孔、露出所述栅极衬垫的第二接触孔、和露出所述数据衬垫的第三接触孔；以及
在所述钝化层上形成像素电极、辅助栅极衬垫、和辅助数据衬垫，所述像素电极通过第一接触孔与所述漏极连接，所述辅助栅极衬垫通过所述第二接触孔与所述栅极衬垫连接，所述辅助数据衬垫通过所述第三接触孔与所述数据衬垫连接；
其中所述栅极布线、所述数据布线、和所述像素电极的形成中至少一个包括以下工序：
通过涂布感光性有机金属络合物形成有机金属层；
在所述有机金属层之上放置光掩模以便将所述有机金属层的预定区域暴露；以及
显像所述有机金属层。
5.一种制造薄膜晶体管阵列面板的方法，所述方法包括以下工序：
在绝缘基片上形成栅极布线，所述栅极布线具有栅极线、栅极、及栅极衬垫；
在所述栅极布线上顺次沉积栅极绝缘层、非晶硅层、欧姆接触层、及金属层；
通过光学蚀刻对所述金属层、所述欧姆接触层、和所述非晶硅层制作布线图案以形成数据线和通道部，所述数据布线具有源极和漏极、数据线、及数据衬垫，将所述通道部置于所述源极和所述漏极之间；
在所述数据布线上形成钝化层，所述钝化层具有第一至第三接触孔；
在所述钝化层上形成像素电极、辅助栅极衬垫、和辅助数据衬垫，所述像素电极通过第一接触孔与所述漏极连接，所述辅助栅极衬垫通过所述第二接触孔与所述栅极衬垫连接，所述辅助数据衬垫通过所述第三接触孔与所述数据衬垫连接；
其中所述栅极布线、所述数据布线、及所述像素电极的形成中至少一个包括以下子工序：
通过涂布感光性有机金属络合物形成有机金属层；
在所述有机金属层之上放置光掩模以便将所述有机金属层的预定区域暴露于外部；
通过所述光掩模曝光所述有机金属层；以及
显像所述有机金属层。
6.根据权利要求4或5所述的方法，其中通过有机溶剂进行所述有机金属层的显像。
7.根据权利要求4或5所述的方法，其中将所述光掩模的遮光图案定位于要设置所述金属图案的区域的外部区域。
8.根据权利要求4或5所述的方法，其中所述金属是银。
9.根据权利要求4或5所述的方法，其中所述钝化层包含具有突出部和凹陷部的表面。
10.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，在所述绝缘基片上形成；
栅极绝缘层，在所述栅极布线上形成；
半导体层，在所述栅极绝缘层上形成；
数据布线，在所述半导体层和所述栅极绝缘层上形成；
钝化层，在所述数据布线上形成；以及
像素电极，在所述钝化层上形成；
其中所述栅极布线、所述数据布线、及所述像素电极中至少一个通过金属图案形成方法形成，其包括以下工序：
通过涂布感光性有机金属络合物形成有机金属层；
在所述有机金属层之上放置光掩模以便将所述有机金属层的预定区域暴露于外部；
通过所述光掩模曝光所述有机金属层；以及
显像所述有机金属层。
11.根据权利要求10所述的薄膜晶体管阵列面板，其中所述半导体层包括非晶硅层和欧姆接触层，所述欧姆接触层具有与所述数据布线相同平面图案，而所述非晶硅层在非通道区域处具有与所述欧姆接触层相同的平面图案。
12.一种薄膜晶体管阵列面板，包括：
绝缘基片；
栅极布线，在所述绝缘基片上形成；
栅极绝缘层，在所述栅极布线上形成；
数据布线，在所述栅极绝缘层上形成，具有非晶硅层、欧姆接触层、和金属层的三重层结构；
钝化层，在所述数据布线上形成；以及
像素电极，在所述钝化层上形成；
其中所述栅极布线、所述数据布线、及所述像素电极中至少一个通过金属图案形成方法形成，其包括以下工序：
通过涂布感光性有机金属络合物形成有机金属层；
在所述有机金属层之上放置光掩模以便将所述有机金属层的预定区域暴露于外部；
通过所述光掩模曝光所述有机金属层；以及
显像所述有机金属层。
13.根据权利要求12所述的薄膜晶体管阵列面板，其中所述数据布线包括数据线、与所述数据线连接的源极、及与所述源极面对的漏极，并且在所述源极和所述漏极之间形成只具有非晶硅层的通道部。
CNB028285174A 2002-06-12 2002-07-24 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法 Expired - Lifetime CN100442539C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR200232884 2002-06-12
KR1020020032884A KR100878236B1 (ko) 2002-06-12 2002-06-12 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR2002-32884 2002-06-12

Publications (2)

Publication Number Publication Date
CN1623236A true CN1623236A (zh) 2005-06-01
CN100442539C CN100442539C (zh) 2008-12-10

Family

ID=29728638

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB028285174A Expired - Lifetime CN100442539C (zh) 2002-06-12 2002-07-24 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法

Country Status (7)

Country Link
US (1) US20060011912A1 (zh)
JP (1) JP2005530348A (zh)
KR (1) KR100878236B1 (zh)
CN (1) CN100442539C (zh)
AU (1) AU2002313933A1 (zh)
TW (1) TWI298951B (zh)
WO (1) WO2003107434A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421311B (zh) * 2006-04-13 2012-05-30 Lg化学株式会社 用于化学镀以形成电磁波屏蔽层的含有催化剂前体的树脂组合物、使用该树脂组合物形成金属图案的方法以及通过该方法形成的金属图案

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878234B1 (ko) * 2002-07-08 2009-01-13 삼성전자주식회사 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20040062074A (ko) * 2002-12-31 2004-07-07 엘지전자 주식회사 광기록재생기용 스윙 암 조립체의 에프피시비 고정구조
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
WO2005071478A1 (en) * 2004-01-26 2005-08-04 Semiconductor Energy Laboratory Co., Ltd. Electric appliance, semiconductor device, and method for manufacturing the same
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
KR101057779B1 (ko) * 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) * 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101043675B1 (ko) 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101136026B1 (ko) 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
KR100727466B1 (ko) * 2005-02-07 2007-06-13 주식회사 잉크테크 유기 은 착체 화합물, 이의 제조방법 및 이를 이용한박막형성방법
KR101152142B1 (ko) * 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
FR2892127B1 (fr) * 2005-10-14 2012-10-19 Commissariat Energie Atomique Dispositif de gazeification de la biomasse et de dechets organiques sous haute temperature et avec apport d'energie exterieure pour la generation d'un gaz de synthese de haute qualite
TWI279008B (en) * 2005-12-26 2007-04-11 Ind Tech Res Inst Thin film transistor, device electrode thereof and method of forming the same
FR2900765B1 (fr) * 2006-05-04 2008-10-10 Commissariat Energie Atomique Procede de realisation d'une grille de transistor comprenant une decomposition d'un materiau precurseur en au moins un materiau metallique, a l'aide d'au moins un faisceau d'electrons
JP4921861B2 (ja) * 2006-06-09 2012-04-25 独立行政法人科学技術振興機構 金属堆積方法
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3202484A1 (de) * 1982-01-27 1983-08-04 Bayer Ag, 5090 Leverkusen Metallisierte halbleiter und verfahren zu ihrer herstellung
JPS60140880A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 太陽電池の製造方法
JPS63266870A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 多層配線部材の製造方法
JP3416134B2 (ja) * 1992-11-19 2003-06-16 ザ ユニバーシティ コート オブ ザ ユニバーシティ オブ ダンディ 付着方法
JPH07106331A (ja) * 1993-09-30 1995-04-21 Sony Corp 半導体装置の配線形成方法
US5534312A (en) * 1994-11-14 1996-07-09 Simon Fraser University Method for directly depositing metal containing patterned films
US5882722A (en) * 1995-07-12 1999-03-16 Partnerships Limited, Inc. Electrical conductors formed from mixtures of metal powders and metallo-organic decompositions compounds
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
KR20040108691A (ko) * 1996-01-11 2004-12-24 이비덴 가부시키가이샤 프린트 배선판 및 그의 제조방법
JPH10312715A (ja) * 1997-05-13 1998-11-24 Sumitomo Osaka Cement Co Ltd 透明導電膜およびその製造方法
WO1999019900A2 (en) * 1997-10-14 1999-04-22 Patterning Technologies Limited Method of forming an electronic device
IE980461A1 (en) * 1998-06-15 2000-05-03 Univ Cork Method for selective activation and metallisation of materials
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US6743319B2 (en) * 1998-09-30 2004-06-01 Paralec Inc. Adhesiveless transfer lamination method and materials for producing electronic circuits
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6472335B1 (en) * 1998-10-19 2002-10-29 Taiwan Semiconductor Manufacturing Company Methods of adhesion promoter between low-K layer and underlying insulating layer
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
US6824603B1 (en) * 2000-04-20 2004-11-30 Parelec, Inc. Composition and method for printing resistors, capacitors and inductors
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP4674994B2 (ja) * 2000-05-29 2011-04-20 株式会社半導体エネルギー研究所 電気光学装置の作製方法
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101421311B (zh) * 2006-04-13 2012-05-30 Lg化学株式会社 用于化学镀以形成电磁波屏蔽层的含有催化剂前体的树脂组合物、使用该树脂组合物形成金属图案的方法以及通过该方法形成的金属图案

Also Published As

Publication number Publication date
CN100442539C (zh) 2008-12-10
KR100878236B1 (ko) 2009-01-13
JP2005530348A (ja) 2005-10-06
WO2003107434A1 (en) 2003-12-24
AU2002313933A1 (en) 2003-12-31
TWI298951B (en) 2008-07-11
US20060011912A1 (en) 2006-01-19
KR20030095605A (ko) 2003-12-24

Similar Documents

Publication Publication Date Title
CN1623236A (zh) 金属图案的形成方法及利用该金属图案形成方法的薄膜晶体管阵列面板制造方法
CN1293609C (zh) 薄膜的光刻方法
CN1311056C (zh) 用于布线的蚀刻剂、利用该蚀刻剂制造布线的方法、包含该布线的薄膜晶体管阵列面板及其制造方法
CN1222043C (zh) 平板显示器及其制造方法
CN1670909A (zh) 薄膜晶体管阵列面板及其制造方法
CN1577025A (zh) 薄膜晶体管阵列面板及其制造方法
CN1575525A (zh) 半导体装置接触部及其制造方法和包括该接触部的用于显示器的薄膜晶体管阵列面板及其制造方法
CN1790160A (zh) 掩模和半导体装置的制造方法以及薄膜晶体管阵列面板
CN1761050A (zh) 薄膜晶体管阵列面板及其制造方法
CN1897269A (zh) 布线结构、布线形成方法、薄膜晶体管基板及其制造方法
CN1728363A (zh) 薄膜晶体管阵列面板及其制造方法
CN1491442A (zh) 半导体器件的接触部分和包括该接触部分的用于显示器的薄膜晶体管阵列板
CN1752852A (zh) 用于剥离光刻胶的组合物及薄膜晶体管阵列面板制造方法
CN1677209A (zh) 液晶显示器件及其制造方法
CN1623117A (zh) 用于显示装置的薄膜晶体管阵列板的制造方法
CN1869775A (zh) 液晶显示器及其制造方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1825571A (zh) 薄膜晶体管阵列面板及其制造方法
CN1866083A (zh) 液晶显示器件的阵列基板及其制造方法
CN1975544A (zh) 液晶显示装置基板的制造方法
CN1627166A (zh) 薄膜晶体管阵列面板
CN1822352A (zh) 薄膜晶体管阵列面板及其制造方法
CN1585088A (zh) 薄膜晶体管阵列基板的制造方法
CN1740882A (zh) 液晶显示器的阵列基板及其制造方法
CN1627517A (zh) 薄膜晶体管阵列面板及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: SAMSUNG DISPLAY CO., LTD.

Free format text: FORMER OWNER: SAMSUNG ELECTRONICS CO., LTD.

Effective date: 20121219

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20121219

Address after: Gyeonggi Do, South Korea

Patentee after: SAMSUNG DISPLAY Co.,Ltd.

Address before: Gyeonggi Do, South Korea

Patentee before: Samsung Electronics Co.,Ltd.

CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20081210