TWI298951B - A method of forming a metal pattern and a method of fabricating tft array panel by using the same - Google Patents

A method of forming a metal pattern and a method of fabricating tft array panel by using the same Download PDF

Info

Publication number
TWI298951B
TWI298951B TW091117091A TW91117091A TWI298951B TW I298951 B TWI298951 B TW I298951B TW 091117091 A TW091117091 A TW 091117091A TW 91117091 A TW91117091 A TW 91117091A TW I298951 B TWI298951 B TW I298951B
Authority
TW
Taiwan
Prior art keywords
layer
gate
organic metal
metal layer
line
Prior art date
Application number
TW091117091A
Other languages
English (en)
Inventor
Hong-Sik Park
Sung-Chul Kang
Hong-Je Cho
An-Na Park
Pong-Ok Park
Chang-Oh Jeong
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TWI298951B publication Critical patent/TWI298951B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/288—Deposition of conductive or insulating materials for electrodes conducting electric current from a liquid, e.g. electrolytic deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/0047—Photosensitive materials characterised by additives for obtaining a metallic or ceramic pattern, e.g. by firing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/466—Lateral bottom-gate IGFETs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/211—Changing the shape of the active layer in the devices, e.g. patterning by selective transformation of an existing layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

1298951 柒、發明說明 【發明所屬之技術領域】 本發明係有關於—種金屬圖案的製造方法，特別是有 關於一種利用金屬圖案製造薄膜電晶體陣列面板之方法。 【先前技術】 一般而言，使用於液晶顯示器或冷光顯示器之薄膜電 晶體（TFT)陣列面板係作為電路板，利用獨立運作的方式 驅動每個像素。薄膜電晶體（TFT)陣列面板包括掃瞄訊號 線路或是用於傳送掃瞄訊號的閉極線路、影像訊號線路或 是傳送影像訊號之資料線路、多個薄膜電晶體、像素電極、 閘極絕緣層及保護層，其中薄膜電晶體連接至閘極線路及 資料線路，像素電極連接至薄膜電晶體，閘極絕緣層覆蓋 間極線路，以作為絕緣之用途，保護層用於覆蓋薄膜電晶 體及資料線路，亦作為絕緣之用途。 薄膜電晶體為訊號切換之元件，由資料線路傳送影像 訊號至像素電極，以回應來自閘極線路的掃瞄訊號。 在薄膜電晶體陣列面板中，閘極線路包括閘極線、閘 極電極及閘極塾’資料線路包括資料線、資料電極、資料 塾及源極/沒極電極。閘極線路及資料線路的材質為金屬， 例如可為麵、銘及翻I金屬。此外反射電極的材質為金屬材 質，例如鋁金屬，具有較佳的光反射特性。 為了形成訊號線路或是反射電極而使用金屬材質及微 影製程，其中製程步驟包括沉積金屬層，於金屬層上塗佈 12%9ζχ 光1¾薄 膜’使用光罩對光阻薄膜進行曝光，對已曝光的光 且薄膜、隹 幕 $行顯影，並且利用已經顯影的光阻薄膜作為罩 以利於對金屬層進行蝕刻步驟。然而，微影製程係為 複雜及高成本的製程，而此製程攸關於薄膜電晶體陣列面 板的製造成本及時間。因此，當考量提高產能而必須降低 薄朦電晶體陣列面板的製造成本時’則應降低與微影製程 姑的製程步驟之數目。 相關 【發明内容】 本發明之一目的用於簡化形成金屬圖案的製程步驟。 本發明另一目的用於簡化製造薄膜電晶體陣列面板的 少鰥。 藉由本發明之金屬線路的製程以完成上述之目的及其 u功目的’主要是使用光感有機金屬複合物的塗佈步驟， 以對有機金屬層進行曝光’並且將已曝光的有機金屬層進 行顯影，以形成金屬線路。 持定而Τ ’在金屬圖案的製程中，利用光感有機金屬 >物的塗佈步驟形成有機金屬層，然後利用光罩對有機 食屬層進行曝光。接著對有機金屬層進行顯影步驟，以形 . >屬圖案。 成食 本發明利用有機溶劑對有機金屬層進行顯影，然後將 蕙的光阻擋圖案定位於金屬圖案以外的區域。 yo ^ 根據本發明之一實施態樣，於薄膜電晶體陣列面板的 製移方法中’於絕緣基材上形成閘極線路，閘極線路設有 4 1298951 矣泉、pq 1 閑極電極及閘極塾。依序在閘極線路上形成閘極 絕緣層、非曰t β , 非晶矽層及歐姆式接觸層。利用微影製程對歐姆 式接觸爲 ^ 胃及非晶矽層進行圖案化。接著在歐姆式接觸層上 形成資料線路。資料線路設有源極電極及汲極電極、資料 泉資料塾。接著在資料線路上形成保護層，保護層設有 第接觸窗，用以曝露出汲極電極，第二接觸窗用於曝露 ^極卷，汾 _ 、
昂二接觸窗用於曝露資料塾。在保護層上形成像 素電極、輔助閘極墊及辅助資料墊。其中像素電極透過第 接觸自連接至汲極電極，辅助閘極墊遂過第二接觸窗達 、、㊅極塾’辅助資料勢透過第三接觸窗連接至資料塾。 形成閘極線路、資料線路及像素電極中使用下列步驟：發 布光感有機金屬複合物形成有機金屬層，然後在有機金肩 方放置光罩，以曝露出有機金屬的預定區域，接著矛 用光罩進行有機金屬層的曝光步驟及顯影步驟。 根據本發明另-實施態樣，於薄膜電晶體陣列面板，
=万法中，在絕緣基材上形成間極線路，閑極線路設# 極線、閘極電極及閘 '^依序在閘極線路上形成閘名 、也緣層、非晶矽層、歐姆式 W 螂式接觸層及金屬層。利用微影靠 ' ’于金屬層、歐姆式接觸層及非曰 伐啁僧夂非卵矽層進行圖案化，以开 ，料線及通道部，分。資料線路設有源極電極及沒極負 資料線及資料塾。每個通道部份位於源極電極及汲相 电玉之間，接著在資料線路 y風休邊層，其中保護層言5 接觸窗、第二接觸窗及第二接觸窗，在保護層上开 成像素電極、輔助問極塾及輔助資料塾。像素電極透過筹 5 1298951 一接觸窗連接至汲極電極，輔助閘極墊透過第二接觸窗連 接至閘極墊，輔助資料墊透過第三接觸窗連接至資料墊。 形成閘極線路、資料線路及像素電極中至少使用下列次要 步驟：塗佈光感有機金屬複合物以形成有機金屬層，然後 在有機金屬層上方放置光罩，以曝露出有機金屬的預定區 域，接著利用光罩進行有機金屬層的曝光步驟及顯影製 程。
利用有機溶劑對有機金屬層進行顯影，然後將光罩的 光阻擋圖案定位在訊號線路或是像素電極之外的區域，本 發明之金屬為銀材質，且保護層的表面設有突出及凹陷的 區域。
根據本發明又一實施態樣，薄膜電晶體陣列面板至少 包含絕緣基材、閘極線路以及閘極絕緣層，其中閘極線路 位於絕緣基材上，而閘極絕緣層位於閘極線路上。接著在 閘極絕緣層上形成半導體層，然後在半導體層及閘極絕緣 層形成資料線路，接著在資料線路上形成保護層，隨後在 保護層上形成像素電極。利用金屬圖案形成閘極線路、資 料線及像素電極的製程步驟包含下列步驟：塗佈光感有機 金屬複合物以形成有機金屬層，然後在有機金屬層的上方 放置光罩，以曝露出有機金屬層之預定區域，然後利用光 罩對有機金屬層進行曝光，接著對有機金屬層進行顯影。 半導體層至少包含非晶矽層及歐姆式接觸層，其中歐 姆式接觸層的圖案與資料線路的圖案相同，非晶矽層的圖 案與通道區域以外的區域的歐姆式接觸層之圖案相同。 6 1298951
根據本發明再一實施態樣，薄膜電晶體陣列面板至少 包含絕緣基材、閘極線路以及閘極絕緣層，其中閘極線路 位於絕緣基材上，而閘極絕緣層位於閘極線路上。資料線 路位於閘極絕緣層上，閘極絕緣層為三層之結構，包含非 晶矽層、歐姆式接觸層及金屬層，保護層位於資料線路上， 像素電極位於保護層上。利用金屬圖案形成閘極線路、資 料線及像素電極的製程步驟包含下列步騾：塗佈光感有機 金屬複合物以形成有機金屬層，然後在有機金屬層的上方 放置光罩，以曝露出有機金屬層之預定區域，然後利用光 罩對有機金屬層進行曝光，接著對有機金屬層進行顯影。 資料線路上設有資料線、源極電板及通遒區域，其中 源極電極連接至資料線及汲極電極，且汲極電極與源極電 極互相對置’通道部份區域位於源極電極及汲極電極之 間，且僅具有非晶矽層。 【實施方式】 本發明藉由所附的較佳眚竑彳丨園4 M ^ ^ ^ f 干1王I施例圖式，以獲得詳細完整 的瞭解。而且本發明以筈回认於』也^ 以寺问的形式實施之，不限定於所述 之實施例。 圖式所述的材料層厚户万f 旱度及£域可以明確而清楚地擴 解讀，其中圖號標記鱼分杜 、 一兀件相互參照。值得注意的是，杂 一個元件，例如材質層、一 田 £域或疋基材以位於另一元侔 “上方“來參照時，該开彼、 丄 + 碾疋件亦可直接位於其他元件或是 間的元件上。相對地，當一伽-从士 r 田 個疋件直接位於另一元件上， 7 1298951 則不存在中間元件。 第1圖績不依據本發明製造金屬圖案的製程步驟。 利用有機溶劑溶解光感有機金屬複合物，而光感有機 金屬複合物塗佈於標的物的表面，以形成光感有機金屬複 合物’塗佈光感有機金屬複合物的方法係使用旋塗法（spin coating)或疋重點印刷（r〇ie ^光感有機金屬複合
物例如可為銀（Ag)的過渡化合物，其中銀（Ag)過渡化合物 包含銀及對紫外線易反應的有機金屬。於完成塗佈步驟之 後’對有機金屬層進行乾燥步驟，以去除有機溶劑的成份。 將具有圖案的光罩放置於光感有機金屬層的上方之 後’利用光罩對光感有機金屬層進行曝光步驟。用於曝曬 包含對紫外線易反應的銀（Ag)過渡化合物之有機金屬層所 使用的光線包含紫外光。光罩的光阻擋層之配置使曝曬到 紫外光線的區域具有金屬，而沒有被光阻擋層遮蔽的區域 則沒有金屬形成。在有曝光的區域，有機金屬與紫外光線 反應之後汽化，而留下金屬的成份。
最後，利用有機溶劑對曝光的有機金屬層進行顯影’ 則包含有機金屬（沒有曝曬到紫外光線）的有機金屬溶解於 有機溶劑中而去除之，包含金屬成份且無有機金屬的金屬 部份則留下來，以形成金屬圖案。 如上所述，本發明利用旋塗、曝光及顯影的步驟之微 影製程形成金屬圖案。相較於傳統的技藝，本發明簡化金 屬圖案的製造方法。 第2圖繪示依據本發明分別為金屬薄膜及其剖面表面 8 1298951 的掃瞄式電子顯微鏡圖片，第3圖％示依據本發明第2B 圖所示之金屬薄膜的放大圖片。 第2及3圖依據本發明的實施例利用旋塗金屬（spill on metal，SOM)的技術在表面浮雕（surface-embossed，Emb)的 有機絕緣層上形成一銀薄膜。本發明之金屬薄膜具有均勻 性質，相當於濺渡形成的金屬薄膜，以作為訊號線或是反 射電極。 本發明藉由後附的圖式敘述利用金屬圖案的技術來製 造薄膜電晶體陣列面板的製造方法。第4A圖繪示依據本 發明第一較佳實施例之薄膜電晶體陣列面板的平面圖。第 4B圖繪示依據本發明第4A圖沿著Ivb-Ivb’線之薄膜電晶 體陣列面板的剖面圖。 如第4A及4B圖所示，在透明的絕緣基材110上形 成銀（Ag)金屬的閘極線路（121，123，125)。 閘極線路（121，123,1 25)包含複數個橫向延伸的閘極線 1 2 1，複數個連接於閘極線 1 2 1端部的閘極墊 1 2 5，藉以 由外部的元件傳送閘極訊號至閘極線1 2 1，以及複數個連 接於閘極線1 2 1的閘極電極1 2 3。 在設有閘極線路（121，123，1 25)的整個基材110表面形 成閘極絕緣層140。 在閘極電極1 2 1對面的閘極絕緣層1 4 0上形成半導體 層（151，153，159)，該半導體層（151，153，159)的材質為非晶 矽層。在半導體層（151，1 53，1 59)上形成歐姆式接觸層 (161，1 62,163,165)，歐姆式接觸層（161，162,163,165)的材 1298951 質為N型重摻雜之非晶梦層。 在歐姆式接觸層（161，1 62，1 63,1 65)及閘極絕緣層14〇 上形成資料線路（171，173，175，177,1 79)，而資料線路是由 銀組成。 資料線路（171，1 73,1 75，1 77,179)包含複數個垂直相交 於閘極線1 2 1的資料線1 7 1，以形成複數個像素、複數個 源極電極173、複數個資料墊179、複數個汲極電極175 及複數個儲存電容電極177，其中源極電極173由資料線 173分支出來，並且連接至一部份的歐姆式接觸層ι63。 資料墊1 7 9連接於資料線1 7 1的一端，以由外部的元件接 收影像資訊。歐姆式接觸層另一端165上的汲極電極175 位於與閘極電極相對的源極電極，且汲極電極1 7 5與源極 電極1 73分離，儲存電容電極丨77覆蓋閘極線，以提高儲 存電容。 於資料線路（171，173，1 75,1 77,1 79)上形成具有浮雕表 面的保護層180,此保護層180包含複數個第一接觸窗 以曝露源極墊1 7 5，複數個第二接觸窗丨8 2以曝露閘極墊 175，複數個第三接觸窗183以曝露儲存電容電極177。 在保護層上1 8 0形成複數個反射電極丨9 〇、複數個輔 助閘極墊95以及複數個辅助資料墊97。反射電極19〇透 過第一接觸窗181及第二接觸窗184連接至汲極電極ι75 及儲存電容電極177。輔助閘極墊95透過第二接觸窗182 連接至閘極墊，輔助資料墊97透過第三接觸窗183連接 至資料墊197。反射電極190、輔助閘極墊95及輔助資料 10 1298951 墊97的材質以銀較佳。因為反射電極190與一共用電極（未 標示）產生電場，反射電極190可視為像素電極，但是反 射電極1 9 0具有反射性質，用以反射光線。 接著參照第5-11B圖描述薄膜電晶體陣列面板的製造 步驟。 首先如第5圖所示，在透明絕緣基材丨丨〇上形成製造 閘極線路的有機金屬層2 0 1。
對含有銀的有機溶劑之有機金屬複合物進行溶解，以 形成有機金屬層201，使得有機金屬層2〇1具有適當的黏 性’將溶液塗佈在絕緣基材11 0上，並且將溶液中的有機 溶劑汽化掉。有機金屬複合物溶解在有機溶劑中，利用光 線將有機金屬解離並且揮發之後留下銀材質。塗佈的方式 可使用旋塗法或是印刷法。有機溶劑使溶液產生適當的黏 性’以易於塗佈的製程。有機溶劑隨著塗佈製程的進行而 揮發掉。因此，考慮有機溶劑的揮發性之情況下，塗佈完 成的薄膜具有足夠的厚度。
本發明所使用的基材為用於薄膜電晶體陣列面板的透 明絕緣基材。然而，本發明亦使用半導體基材，此基材包 含一絕緣層及底層線路或是其他的基材，用以提供金屬訊 號線路。 如第6圖所示，光罩放置於製作閘極線路之有機金屬 層的上方，以曝露出有機金屬層的預定區域（第一光罩）。 光罩的光阻擋圖案放置於線路區域c丨外的D丨區域，以 作為訊號線路。 11 1298951 如第7A及7B圖所示將有機金屬層曝光並且顯影以 形成閘極線路（121，123，125)。
進行曝光時，C1區域上沒有光阻擋圖案的有機金屬 層部份會被解離，使得有機金屬揮發而留下銀材質。在D1 區域的有機金屬層210上因為有光阻擋圖案而不會被解 離，而是利用有機溶劑來去除D1區域的有機金屬層201。 因此，在絕緣基材上 110形成銀材質之閘極線路 (121，123，125)。 如第8A及8B圖所示，在設有閘極線路（121，123，125) 的基材上沉積氮化矽或是氧化矽，以形成閘極絕緣層 140 〇
依序在閘極絕緣層1 4 0上形成沒有捧雜的非晶梦層及 有摻雜的非晶矽層，其中摻質為η型雜質。接著對有摻雜 的非晶矽層及沒有摻雜的非晶矽層進行微影蝕刻製程，以 於間極絕緣層140上形成半導體層（151，153，159)以及歐姆 式接觸層（160Α，161，162)，其中閘極絕緣層14〇相對於閘 極電極123(第二光罩）。 如第9圖所示，在歐姆式接觸層（16〇Α，161，162)上形 成有機金屬層7 0 1以作為資料線，並且將光罩定位於目標 線路區域C2(第三光罩）。 製造有機金屬層701以作為資料線及光阻擋圖案的步 驟與形成閘極線路（1 2 1，1 2 3，1 2 5)的製程步驟相同。光罩的 光阻擋圖案定位於D2區域，其中資料線（171，173，175，179) 及儲存電容電極177並沒有形成。 12 1298951 如第10A及1 OB圖所示，利用曝光及顯影製程形成 資料線及複數個儲存電容電極（171，173,175,177,17 9)。利 用源極電極173及汲極電極175作為罩幕，以蝕刻源極電 極1 7 3及汲極電極1 7 5下方的部份的歐姆式接觸層i 6 〇 a， 使得歐姆式接觸層160A分成數個部份，藉以完成歐姆式 接觸層（161，162，163，165)圖案。 如第 11A 及 11B 圖所示，在資料線
(171，173，175，177，179)沉積絕緣材料，以形成保護層180。 在保護層1 8 0上使用微影蝕刻製程，以形成複數個接觸窗 (181，182,183,184)。為了在保護層180的表面產生浮雕的 圖案，本發明使用趨近於零厚度、較小厚度及較大厚度的 光阻層。趨近於零厚度的光阻層位於接觸窗（181-185)， 較小厚度的光阻層位於凹陷區域，而較大厚度的光阻層位 於凸出區域。此外，保護層180可為光感有機材料，藉由 微影製程（第四光罩）處理之。 之後’在設有接觸窗（1 8 1 -1 84)上沉積有機金屬層，
然後曝光及顯影，以形成複數個反射電極丨9 〇、複數個輔 助閘極塾9 5以及複數個輔助資料勢9 7 (第五光罩）。 製造反射電極190、輔助閘極墊95以及輔助資料墊97 的步驟與形成閘極線路及資料線路的製程步騾相同。 如上所述’在五個微影步驟中，有三個步驟單獨進行 而沒有姓刻製程，藉以簡化製造薄膜電晶體陣列面板的方 法。 第1 2 A圖输示依據本發明第二較佳實施例之薄膜電 13 1298951 晶體陣列面板的平面圖，第1 2 B及12 C圖分別％示依據 本發明第12A圖沿著Xllb-XIIb，線及xnc-XIIc，線之剖面 圖0 如第1 2 A至1 2 C圖所示，在具有銀材質的絕緣基材 上形成銀材質的閘極線路（1 2 1，1 2 3，1 2 5)。
閘極線路包括複數個閘極線1 2 1、複數個閘極塾i 2 5 以及複數個閘極電極1 2 3。閘極線路進一步包含複數個儲 存電極線1 3 1，儲存電極線1 3 1重疊於連接像素電極的儲 存電容導體，以形成儲存電容，藉以提高像素的儲存電容 之電荷’將於後詳述之。當重疊的像素電極以及鬧極線具 有足夠的儲存電容，則可以省略儲存電極線。 在閘極線路（1 2 1，1 2 3，1 2 5)以及儲存電極線丨3 i上來成 閘極絕緣層1 40，並且在閘極絕緣層1 4〇的預定區域上來 成非晶梦層（151，153,159)以及歐姆式接觸声 (161，162，163，165，169)。
在歐姆式接觸層（161，162，163，165)上形成銀材質的 料線路（171，173，175，179)，資料線路（171，173，175 179) 含複數個資料線171、複數個資料墊179、複數個源極 極1 73以及複數個沒極電極1 7 5。在儲存電極線上形成 晶矽層、歐姆式接觸層1 6 9及複數個儲存電容電極i 7 7 資料線（171，173，175，179)、儲存電容電極177以及 姆式接觸層（161，162，163，165，169)上大致1^1女^ τ 丄丹哥相同平 圖案。除了薄膜電晶體的通道部份1 5 1不同+从 ，曰 * * J <外，非晶 層（151，153，157，159)的平面圖案與歐姆式接觸 14 1298951 (161^62^ 63,1 65，169)的圖案大致相同。亦即源極及沒極 電極彼此互相分離，而位於源極及汲極電極下方的歐姆式 接觸層部份亦互相分離。然而，非晶梦層連續而沒有間斷， 以形成薄膜電晶體的通道。 在資料線（171，173，175，179)及儲存電容電極上形成具
有接觸窗（181-185)的保護層180’其中第一接觸窗181曝 露出沒極電極175,第二接觸窗182曝露出閘極墊a/ 第三接觸窗183曝露出資料塾179’第四接觸窗184及第 五接觸窗185曝露出儲存電容電極179,而保護層18〇具 有洋雕的表面。 在保護層180形成上複數個反射電極ι9〇、複數個輔 助閘極墊95以及複數個輔助閘極墊95。當透過第四接觸 窗184及第五接觸窗185連接至儲存電容電極177時，反 射電極190透過第一接觸窗181連接至汲極電極ι75。輔 助間極墊95透過第二接觸窗1 82連接至閘極墊，輔助資 料墊97透過第三接觸窗183連接至資料墊ι79。
接著在第1 3至1 8C爾繪示本發明之薄膜電晶體陣列 面板的製程方法。 如第13Α及13Β圖所示，在透明絕緣基材上形成有 機金屬層以作為閘極線，並且在有機金屬層的上方放置光 罩’以利用第一光罩對有機金屬層的預定區域進行曝光。 接著對含銀有機溶劑之光感有機複合物進行解離’以 形成有機金屬層201，使有機金屬層具宥適當的黏性’並 且將溶液塗佈在絕緣基材11 〇上。 15 1298951 塗佈的方式例如可為旋塗或是印刷。有機溶劑用於使 溶液塗層具有較佳的黏性，有機溶劑會隨著塗層揮發掉。 因此，本發明之塗層在考量有機溶劑的揮發性之情況下具 有足夠的厚度。光罩的光阻擋圖案放置於Di區域，D1 區域位於線區域C 1外部，該線區域c!作為訊號線路。 * 基材為透明絕緣基材，以作為薄膜電晶體的面板。然 而本發明亦使用半導體基材，此半導體基材包括絕緣層、 下層線路或是其他的基材，其中亦使用金屬訊號線。 φ 如第14A及14B圖所示，基材曝露於光線下並且進 行顯影，以形成閘極線路（1 2 1，1 2 3，1 2 5 )。 進行曝光時，在C1區域上沒有光阻擋圖案的有機金 屬層201將會被光解離，使得有機金屬揮發而留下銀的成 份°在D1區域有光阻擋圖案的一部份有機金屬層201不 會被光解離，而以有機溶劑去除之。因此在絕緣機材11 0 上形成銀材質的閘極線路（1 2 1，1 2 3，1 2 5)。 如第15A及15B所示，利用化學汽相沈積法（CVD)依 g 序在閘極線路（121，1 23,1 25)以及儲存電極線13 1上沉積氮 化矽材質之閘極絕緣層1 4 0、未摻雜的非晶矽層1 5 0以及 接雜的非晶矽層1 60。接著在摻雜的非晶矽層1 60上形成 金屬層7〇1。 如第16A及16B所示，在金屬層701A上塗佈光阻層、 曝光以及顯影，以形成光阻圖案（PR)。而光阻圖案設有第 一 〜區域C、第二區域D及第三區域E，其中第一區域0^ — 於薄膜電晶體的通道上，第二區域D位於資料線路的區 16 1298951 域上，且第一區域的厚度小於第二光阻圖案區域D，第三 區域E沒有光阻，以對金屬層701進行曝光。 在不同位置上的光阻厚度可以使用狹缝式的圖案、格 予圖案或是半透明的薄膜來形成之。
如第17A及17B所示，由於使用光阻圖案作為罩幕， 依序地蝕刻金屬層701、摻雜的非晶矽層160及非晶細層 150，以形成資料線（701 A，1 71，1 75,1 79)、複數個儲存電容 電極177、歐姆式接觸層（160八，161，162，169)以及非晶矽 層（15 1，1 53,1 5 7，1 5 9)。而資料線路及歐姆式接觸層尚未完 成’因為源極及汲極接觸電極70 1 A及底層的歐姆式接觸 層連續而沒有分離。 特定而言，利用多次的製程步驟，以光阻圖案作為罩 幕。 首先對第三區域E進行乾蝕刻使得摻雜的非晶矽層 160曝露出來。
之後，對沒有光阻圖案擋住之一部份的摻雜非晶矽層 160及非晶矽層150，以及第一區域c進行乾蝕刻，以完 成非晶矽層（1 5 1，1 5 3，1 5 7，1 5 9)，此時蝕刻第一區域C以曝 露出底層的金屬層。 如第18A及18B所示，對於在第一區域c之曝露的 金屬層及摻雜非晶矽層進行蝕刻，以形成資料線 (171，173，175，179)及歐姆式接觸層（1 6 1 1 62 1 63 1 65, 1 69)，此時第一區域c的非晶矽層丨5 i有一部份會被蝕刻。 如第19A-19C圖所示，在資料線（171，173，175，179)、 17 1298951 儲存電容電極177及光蝕刻圖案，以形成複數個接觸窗 (181-185)。為了使保護層18〇的表面產生浮雕圖案，本 發明可以使用趨近於零厚度、較小厚度及較大厚度的光阻 層。趨近於零厚度的光阻層位於接觸窗（181_1851，較小 厚度的光阻層位於凹陷區域，而較大厚度的光阻層位於凸 出區域。此外，保護層18〇可為光感有機材料，藉由微影 製程（第三光罩）處理之。
隨後在設有第一接觸窗181、第二接觸窗182、第三 接觸窗183、第四接觸窗184的基材上沉積有機金屬層、 曝光以及顯影製程，以形成複數個反射電極19〇、複數個 辅助閘極墊95以及複數個輔助資料墊97(第四光罩）。 製造反射電極1 9 0、輔助閘極墊9 5以及辅助資料塾9 7 的步驟與形成閘極線路及資料線路的製程步驟相同。 反射電極190透過第一接觸窗181、第四接觸窗ι84 及第五接觸窗185連接至汲極電極175及儲存電容電極 177。輔助閘極墊95透過第二接觸窗182連接至閘極塾
辅助資料墊97透過第三接觸窗183連接至資料整 179(如第12B及12C圖所示）。 本發明之第一實施例及第二實施例使用銀材質作為訊 號線及反射電極’以可使用其他的銘金屬來達到相同的目 的0 如上所述’在標的區域塗佈光感有機金屬複合物、曝 光及顯影以形成金屬圖案。按此製程可以簡化製程步驟。 本發明業已詳細說明較佳實施例，使熟習該項技術領域者 18 1298951 qiw i〇c\! 在不脫離本發明之精神下對本發明作等同之修正，而本發 明之專利範圍應視後附之申請專利範圍而定。 【圖式簡單說明】 本發明之完整說明及伴隨的優點係可藉由下列的敘述 及圖式獲得詳細的暸解，文中圖式標記說明顯示圖中相同 或類似的元件，其中： 第1圖繪示依據本發明製造金屬圖案的製程步驟；
第2Α及2Β圖繪示依據本發明分別為金屬薄膜及其剖面表 面的掃瞄式電子顯微鏡圖片； 第3圖繪示依據本發明第2Β圖所示之金屬薄膜的放大圖 片； 第4Α圖繪示依據本發明第一較佳實施例之薄膜電晶體陣 列面板的平面圖； 第4Β圖繪示依據本發明第4Α圖沿著IV-IV’線之剖面圖； 第5-11Β圖依序繪示依據本發明第4Α圖所示之薄膜電晶 體陣列面板的製造步驟；
第1 2 Α圖繪示依據本發明第二較佳實施例之薄膜電晶體陣 列面板的平面圖； 第12B圖繪示依據本發明第12A圖沿著Xllb-XIIb’線之剖 面圖； 第12C圖繪示依據本發明第12A圖沿著又11卜又11〇’線之剖 面圖；以及 第13A-19C圖依序繪示依據本發明第12A圖所示之薄膜電 晶體陣列面板的製程步驟。 19 1298951 【元件代表符號簡單說 95 輔助閘極墊 110 絕緣基材 123 閘極電極 131 儲存電極線 151，1 5 3, 157，159 半 161，163，165 歐姆式 171 資料線 175 源極電極 179 資料墊 明】 97 輔助資料墊 121 閘極線 12 5 問極電極 140 閘極絕緣層 導體層 觸層 207 源極電極 177 儲存電容電極 190 像素電極

Claims (1)

1298951 捌、申請專利範圍 1. 一種形成金屬圖案的方法，該方法至少包含下列步驟： 塗佈一光感有機金屬複合物，以形成一有機金屬層； 使用光罩對該有機金屬層進行曝光步驟；以及 對該有機金屬層進行顯影步驟，以形成一金屬圖案。
2·如申請專利範圍第1項所述之形成金屬圖案的方法，其 中對該有機金屬層進行顯影步驟中，使用一有機溶劑。 3 .如申請專利範圍第1項所述之形成金屬圖案的方法，其 中該光罩的光阻擋圖案位於該金屬圖案區域的外部區 域。 4 · 一種製造薄膜電晶體陣列面板的方法，該方法至少包含 下列步騾：
形成一閘極線路於一絕緣基材上，該閘極線路包含一 閘極線、一閘極電極及一閘極塾； 依序沉積一閘極絕緣層、一非晶矽層及一歐姆式接觸 層於該閘極線路上； 利用微影製程對該歐姆式接觸層及該非晶矽層進行圖 案化； 形成一資料線路於該歐姆式接觸層上，該資料線路包 含源極及汲極電極、一資料線及一資料墊； 21 1298951 形成一保 接觸窗以暴 閘極塾及一 形成一像 保護層上， 電極，該輔 墊，該輔助 其中該閘 方法，包含 塗佈一 放置一 層的一預定 利用一 對該有 5. —種製造薄 下列步騾： 形成一閘 數個閘極線 依序沉積 層及一金屬 利用微影 矽層進行圖 份，該資料 護層於該資料線路上，該保護層包含一第一 露出該汲極電極，一第二接觸窗以曝露出該 第三接觸窗以曝露該資料墊；以及 素電極、一輔助閘極墊及一輔助資料墊於該 該像素電極透過該第一接觸窗連接至該汲極 助閘極塾透過該第一接觸窗連接至該閘極 二貝料墊透過第三接觸窗連接至該資料墊； 極線路、資料線路及該像素電極之一的製造 下列步驟： 光感有機金屬複合物形成一有機金屬層； 光罩於該有機金屬層上，以曝露該有機金屬 區域； 光罩對該有機金屬層進行曝光；及 機金屬層進行顯影步驟。 膜電晶體陣列面板的方法，該方法至少包本 極線路於一絕緣基材上，該閘極線路包含複 、複數個閘極電極及複數個閘極塾； 一閘極絕緣層、一非晶矽層、一歐姆式接觸 層於該閘極線路上； 製程對該金屬層、該歐姆式接觸層及該非晶 案化，以形成一資料線路及複數個通道部 •線路具有複數個源極電極及複數個沒極電 22 1298951 極、複數個資料線及複數個資料墊，該些通道部份位於 該些閘極電極及該些汲極電極之間； 形成一保護層於該資料線路上，該保護層具有第一接 觸窗、第二接觸窗及第三接觸窗；以及
形成一像素電極、一輔助閘極墊及一輔助資料墊於該 保護層上，該像素電極透過該第一接觸窗連接至該汲極 電極，該辅助閘極墊透過該第二接觸窗連接至該閘極 墊，該輔助資料墊透過第三接觸窗連接至該資料墊； 其中該閘極線路、資料線路及該像素電極之一的製造 方法，包含下列步驟： 利用一光感有機金屑複合物形成一有機金屬層； 放置一光罩於該有機金屬&上，卩曝露該有機金屬 層的一預定區域之外圍； 利用一光罩對該有機金屬層進行曝光；以及 對該有機金屬層進行顯影步驟。
〇·如申請專利範固第…項所述之製造薄膜電晶體 面板的方法’其中對該有機金屬層進行顯影步驟中 使用一有機溶劑。 薄膜電晶體陣列 位於該金屬圖案 7.如申請專利範園第4或5項所述之製造 面板的方法，其中該光罩的光阻擋圖案 區域的外部區域。 23 1298951 8.如申請專利範圍第4或5項所述之製造薄膜電晶體陣列 面板的方法，其中該有機金屬層至少包含銀材質。 9.如申請專利範圍第4或5項所述之製造薄膜電晶體陣列 面板的方法，其中保護層具有突出部份及凹陷部份的表 面。
1 0. —種薄膜電晶體陣列面板，至少包含： 一絕緣基材； 一閘極線路*形成於該絕緣基材上； 一閘極絕緣層，形成於該閘極線路上； 一半導體層，形成該閘極絕緣層上； 一資料線，形成於該半導體層及該閘極絕緣層上； 一保護層，形成於該資料線上；以及 一像素電極，形成於該保護層上；
其中該閘極線路、資料線路及該像素電極之一係利用 金屬圖案的製造方法，該製造方法包含下列步驟： 塗佈一光感有機金屬複合物形成一有機金屬層； 放置一光罩於該有機金屬層上，以曝露該有機金屬 層的一預定區域之外圍； 利用一光罩對該有機金屬層進行曝光；以及 對該有機金屬層進行顯影步驟。 11.如申請專利範圍第10項所述之薄膜電晶體陣列面板， 24 1298951 其中該半導體層至少包含一非晶矽層以及一歐姆式接觸 層，該歐姆式接觸層的平面圖案與該資料線的圖案相 同，該歐姆式接觸層的平面圖案與位於通道以外區域之 該歐姆式接觸層平面圖案相同。 1 2. —種薄膜電晶體陣列面板，至少包含： 一絕緣基材；
一閘極線路，形成於該絕緣基材上； 一閘極絕緣層，形成於該閘極線路上； 一資料線，形成於該閘極絕緣層，該閘極絕緣層設有 一三層結構之非晶矽層，一歐姆式接觸層及一金屬層； 一保護層，形成於該資料線上；以及 一像素電極，形成於該保護層上； 其中該閘極線路、資料線路及該像素電極之一係利用 金屬圖案的製造方法，該製造方法包含下列步驟·· 塗佈一光感有機金屬複合物形成一有機金屬層；
放置一光罩於該有機金屬層上，以曝露該有機金屬 層的一預定區域之外圍； 利用一光罩對該有機金屬層進行曝光；及 對該有機金屬層進行顯影步驟。 13.如申請專利範圍第12項所述之薄膜電晶體陣列面板， 其中該資料線具有複數個資料線、複數個源極電極、複 數個汲極電極及一通道部份，該些源極電極連接至該資 25 1298951 料線，該些源極電極與該些汲極互相面對，該通道部份 形成於該些源極電極及該些汲極電極之間，該些源極電 極及該些汲極電極設有一非晶矽層。
26
TW091117091A 2002-06-12 2002-07-30 A method of forming a metal pattern and a method of fabricating tft array panel by using the same TWI298951B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020032884A KR100878236B1 (ko) 2002-06-12 2002-06-12 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Publications (1)

Publication Number Publication Date
TWI298951B true TWI298951B (en) 2008-07-11

Family

ID=29728638

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091117091A TWI298951B (en) 2002-06-12 2002-07-30 A method of forming a metal pattern and a method of fabricating tft array panel by using the same

Country Status (7)

Country Link
US (1) US20060011912A1 (zh)
JP (1) JP2005530348A (zh)
KR (1) KR100878236B1 (zh)
CN (1) CN100442539C (zh)
AU (1) AU2002313933A1 (zh)
TW (1) TWI298951B (zh)
WO (1) WO2003107434A1 (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100878234B1 (ko) * 2002-07-08 2009-01-13 삼성전자주식회사 반사막 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법
KR20040062074A (ko) * 2002-12-31 2004-07-07 엘지전자 주식회사 광기록재생기용 스윙 암 조립체의 에프피시비 고정구조
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
JP2005244204A (ja) * 2004-01-26 2005-09-08 Semiconductor Energy Lab Co Ltd 電子機器、半導体装置およびその作製方法
KR101123751B1 (ko) * 2004-01-26 2012-03-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 전자기기, 반도체장치 및 그의 제조방법
KR101043675B1 (ko) 2004-06-05 2011-06-22 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101057779B1 (ko) 2004-06-05 2011-08-19 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101076426B1 (ko) 2004-06-05 2011-10-25 엘지디스플레이 주식회사 반투과형 박막 트랜지스터 기판 및 그 제조 방법
KR101136026B1 (ko) * 2004-09-24 2012-04-18 주식회사 동진쎄미켐 포토레지스트용 박리제 및 상기 박리제를 이용한 박막트랜지스터 표시판의 제조 방법
KR101102133B1 (ko) * 2004-10-27 2012-01-02 삼성전자주식회사 박막 트랜지스터의 제조방법 및 그 방법에 의해서 제조되는 박막 트랜지스터를 포함하는 표시소자
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP5238132B2 (ja) * 2005-02-03 2013-07-17 株式会社半導体エネルギー研究所 半導体装置、モジュール、および電子機器
KR100727466B1 (ko) 2005-02-07 2007-06-13 주식회사 잉크테크 유기 은 착체 화합물, 이의 제조방법 및 이를 이용한박막형성방법
KR101152142B1 (ko) * 2005-06-13 2012-06-15 삼성전자주식회사 액정표시장치의 제조방법
FR2892127B1 (fr) * 2005-10-14 2012-10-19 Commissariat Energie Atomique Dispositif de gazeification de la biomasse et de dechets organiques sous haute temperature et avec apport d'energie exterieure pour la generation d'un gaz de synthese de haute qualite
TWI279008B (en) * 2005-12-26 2007-04-11 Ind Tech Res Inst Thin film transistor, device electrode thereof and method of forming the same
KR100823718B1 (ko) * 2006-04-13 2008-04-21 주식회사 엘지화학 전자파 차폐층 제조시 무전해도금에 대한 촉매 전구체수지조성물, 이를 이용한 금속패턴 형성방법 및 이에 따라제조된 금속패턴
FR2900765B1 (fr) * 2006-05-04 2008-10-10 Commissariat Energie Atomique Procede de realisation d'une grille de transistor comprenant une decomposition d'un materiau precurseur en au moins un materiau metallique, a l'aide d'au moins un faisceau d'electrons
JP4921861B2 (ja) * 2006-06-09 2012-04-25 独立行政法人科学技術振興機構 金属堆積方法
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3202484A1 (de) * 1982-01-27 1983-08-04 Bayer Ag, 5090 Leverkusen Metallisierte halbleiter und verfahren zu ihrer herstellung
JPS60140880A (ja) * 1983-12-28 1985-07-25 Hitachi Ltd 太陽電池の製造方法
JPS63266870A (ja) * 1987-04-24 1988-11-02 Hitachi Ltd 多層配線部材の製造方法
JP3416134B2 (ja) * 1992-11-19 2003-06-16 ザ ユニバーシティ コート オブ ザ ユニバーシティ オブ ダンディ 付着方法
JPH07106331A (ja) * 1993-09-30 1995-04-21 Sony Corp 半導体装置の配線形成方法
US5534312A (en) * 1994-11-14 1996-07-09 Simon Fraser University Method for directly depositing metal containing patterned films
US5882722A (en) * 1995-07-12 1999-03-16 Partnerships Limited, Inc. Electrical conductors formed from mixtures of metal powders and metallo-organic decompositions compounds
KR970011972A (ko) * 1995-08-11 1997-03-29 쯔지 하루오 투과형 액정 표시 장치 및 그 제조 방법
JP3209317B2 (ja) * 1995-10-31 2001-09-17 シャープ株式会社 透過型液晶表示装置およびその製造方法
EP1981317A3 (en) * 1996-01-11 2008-10-29 Ibiden Co., Ltd. Multilayer printed wiring board and manufacturing method thereof
JPH10312715A (ja) * 1997-05-13 1998-11-24 Sumitomo Osaka Cement Co Ltd 透明導電膜およびその製造方法
AU9451098A (en) * 1997-10-14 1999-05-03 Patterning Technologies Limited Method of forming an electronic device
IE980461A1 (en) * 1998-06-15 2000-05-03 Univ Cork Method for selective activation and metallisation of materials
US6365968B1 (en) * 1998-08-07 2002-04-02 Corning Lasertron, Inc. Polyimide/silicon oxide bi-layer for bond pad parasitic capacitance control in semiconductor electro-optical device
US6743319B2 (en) * 1998-09-30 2004-06-01 Paralec Inc. Adhesiveless transfer lamination method and materials for producing electronic circuits
JP2000111952A (ja) * 1998-10-07 2000-04-21 Sony Corp 電気光学装置、電気光学装置用の駆動基板、及びこれらの製造方法
US6472335B1 (en) * 1998-10-19 2002-10-29 Taiwan Semiconductor Manufacturing Company Methods of adhesion promoter between low-K layer and underlying insulating layer
US6287899B1 (en) * 1998-12-31 2001-09-11 Samsung Electronics Co., Ltd. Thin film transistor array panels for a liquid crystal display and a method for manufacturing the same
JP4247863B2 (ja) * 1999-07-12 2009-04-02 ソニー株式会社 電子部品用金属材料、電子部品用配線材料、電子部品用電極材料、電子部品、電子機器、金属材料の加工方法及び電子光学部品
CN1195243C (zh) * 1999-09-30 2005-03-30 三星电子株式会社 用于液晶显示器的薄膜晶体管阵列屏板及其制造方法
JP4613271B2 (ja) * 2000-02-29 2011-01-12 シャープ株式会社 金属配線およびその製造方法およびその金属配線を用いた薄膜トランジスタおよび表示装置
US6824603B1 (en) * 2000-04-20 2004-11-30 Parelec, Inc. Composition and method for printing resistors, capacitors and inductors
KR100695299B1 (ko) * 2000-05-12 2007-03-14 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법
JP4674994B2 (ja) * 2000-05-29 2011-04-20 株式会社半導体エネルギー研究所 電気光学装置の作製方法
US6696363B2 (en) * 2000-06-06 2004-02-24 Ekc Technology, Inc. Method of and apparatus for substrate pre-treatment
KR100372579B1 (ko) * 2000-06-21 2003-02-17 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
KR100503128B1 (ko) * 2000-09-04 2005-07-25 엘지.필립스 엘시디 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP2002162646A (ja) * 2000-09-14 2002-06-07 Sony Corp 反射型液晶表示装置
US6951666B2 (en) * 2001-10-05 2005-10-04 Cabot Corporation Precursor compositions for the deposition of electrically conductive features
KR100825102B1 (ko) * 2002-01-08 2008-04-25 삼성전자주식회사 박막 트랜지스터 기판 및 그 제조 방법

Also Published As

Publication number Publication date
WO2003107434A1 (en) 2003-12-24
AU2002313933A1 (en) 2003-12-31
CN100442539C (zh) 2008-12-10
JP2005530348A (ja) 2005-10-06
KR20030095605A (ko) 2003-12-24
US20060011912A1 (en) 2006-01-19
KR100878236B1 (ko) 2009-01-13
CN1623236A (zh) 2005-06-01

Similar Documents

Publication Publication Date Title
TWI298951B (en) A method of forming a metal pattern and a method of fabricating tft array panel by using the same
US7049215B2 (en) Thin film transistor array panel and fabricating method thereof
TWI317559B (en) Method for manufacturing substrate of a liquid crystal display device
TW544732B (en) Contact portion of semiconductor device and method for manufacturing the same, and thin film transistor array panel for display device including the contact portion and method for manufacturing the same
TW526393B (en) Pattern forming method and method of manufacturing thin film transistor
TW200401454A (en) Thin film transistor array and its manufacturing method, liquid crystal display apparatus using thin film transistor
TW552717B (en) A wire for a display device, a method for manufacturing the same, a thin film transistor array panel including the wire, and a method for manufacturing the same
KR970053623A (ko) 액정 표시 장치용 박막 트랜지스터 기판 및 그 제조 방법
TW201003844A (en) Method for fabricating thin film transistor array substrate
WO2016008255A1 (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP5741992B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板及びその製造方法
US7785992B2 (en) Array substrate for flat display device and method for fabricating the same
TW200830553A (en) Method for manufacturing an array substrate
CN112071867A (zh) 主动开关阵列基板、薄膜晶体管阵列基板的制造方法
JP2004140355A (ja) 画素構造及びその製造方法（関連出願のクロスリファレンス）
TWI392057B (zh) 薄膜電晶體陣列基板及其製造方法
TWI361330B (en) Method for forming pixel structure of transflective liquid crystal display device
TWI352235B (en) Method for manufacturing pixel structure
TW200926415A (en) Method for fabricating pixel structure
US6316295B1 (en) Thin film transistor and its fabrication
TW200917485A (en) Method for manufacturing pixel structure
TWI322507B (en) Pixel structure and method of fabricating the same
TWI290372B (en) A method of manufacturing a thin film transistor matrix substrate
JP2000208397A (ja) アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法
KR100878268B1 (ko) 금속 패턴의 형성 방법 및 이를 이용한 박막 트랜지스터기판의 제조 방법

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent