JP2000208397A - アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法 - Google Patents
アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法Info
- Publication number
- JP2000208397A JP2000208397A JP11006544A JP654499A JP2000208397A JP 2000208397 A JP2000208397 A JP 2000208397A JP 11006544 A JP11006544 A JP 11006544A JP 654499 A JP654499 A JP 654499A JP 2000208397 A JP2000208397 A JP 2000208397A
- Authority
- JP
- Japan
- Prior art keywords
- line
- drive circuit
- substrate
- exposed
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】
【課題】 表示部分を高スループットで形成でき同時に
周辺駆動回路を微細化でき、周辺駆動回路の面積の縮小
や、高性能化、低消費電力化を実現できる液晶表示装置
等の製造方法等を提供する。 【解決手段】 同一基板上に表示部と周辺駆動回路とを
形成してなる電気光学装置の製造方法において、例え
ば、ｇ線及びｉ線の両方に感度のあるレジストを用い、
表示部をｇ線で露光し、周辺駆動回路部分はｉ線で露光
する。
周辺駆動回路を微細化でき、周辺駆動回路の面積の縮小
や、高性能化、低消費電力化を実現できる液晶表示装置
等の製造方法等を提供する。 【解決手段】 同一基板上に表示部と周辺駆動回路とを
形成してなる電気光学装置の製造方法において、例え
ば、ｇ線及びｉ線の両方に感度のあるレジストを用い、
表示部をｇ線で露光し、周辺駆動回路部分はｉ線で露光
する。
Description
【０００１】
【発明の属する技術分野】本発明は、アクティブマトリ
クス基板の製造方法、電気光学装置の製造方法等に関す
る。
クス基板の製造方法、電気光学装置の製造方法等に関す
る。
【０００２】
【従来の技術】例えば、電気光学装置の一例であるアク
ティブマトリックス型の液晶表示装置においては、ガラ
ス基板上に、回路領域と表示領域を、フォトリソグラフ
ィー技術により複数の薄膜を加工して形成している。図
７は、従来の電気光学装置およびアクティブマトリクス
型の液晶表示装置の製造方法を示す概念図である。従来
は、薄膜を加工するにあたり、ガラス基板上にレジスト
をスピン塗布あるいはロール塗布し、表示領域およびそ
れを駆動させるための垂直ドライバーや水平ドライバー
といった周辺駆動回路をｇ線（水銀ランプの４３６ｎｍ
の波長）によりレジストに対して一括もしくは分割して
露光する。そして、現像し、エッチング加工している。
すなわち、表示領域も周辺駆動回路も同一のｇ線によっ
て露光されるため、最小パターン線幅、すなわち設計ル
ールは表示領域と周辺駆動回路とが同一なものが適用さ
れている。
ティブマトリックス型の液晶表示装置においては、ガラ
ス基板上に、回路領域と表示領域を、フォトリソグラフ
ィー技術により複数の薄膜を加工して形成している。図
７は、従来の電気光学装置およびアクティブマトリクス
型の液晶表示装置の製造方法を示す概念図である。従来
は、薄膜を加工するにあたり、ガラス基板上にレジスト
をスピン塗布あるいはロール塗布し、表示領域およびそ
れを駆動させるための垂直ドライバーや水平ドライバー
といった周辺駆動回路をｇ線（水銀ランプの４３６ｎｍ
の波長）によりレジストに対して一括もしくは分割して
露光する。そして、現像し、エッチング加工している。
すなわち、表示領域も周辺駆動回路も同一のｇ線によっ
て露光されるため、最小パターン線幅、すなわち設計ル
ールは表示領域と周辺駆動回路とが同一なものが適用さ
れている。
【０００３】
【発明が解決しようとする課題】最近、一辺が３０ｃｍ
を超えるガラス基板上に、シリコンをレーザーアニール
等の手段により多結晶化し、高移動度のＭＯＳ型トラン
ジスタを形成することにより液晶表示装置等の駆動回路
をその表示領域と同一基板上に同一に形成する技術があ
る。
を超えるガラス基板上に、シリコンをレーザーアニール
等の手段により多結晶化し、高移動度のＭＯＳ型トラン
ジスタを形成することにより液晶表示装置等の駆動回路
をその表示領域と同一基板上に同一に形成する技術があ
る。
【０００４】ここで、その周辺駆動回路に形成される回
路は、外付けＩＣチップの代替となるもので、高性能が
要求されため、極力加工の微細化が必要となる。
路は、外付けＩＣチップの代替となるもので、高性能が
要求されため、極力加工の微細化が必要となる。
【０００５】一方、ガラス基板の大部分を占める表示領
域における素子や配線等は、微細加工よりも、処理時間
を短縮し、基板のスループットを高めることが生産量の
増大につながるので、製品を低コストにするために強く
求められる。
域における素子や配線等は、微細加工よりも、処理時間
を短縮し、基板のスループットを高めることが生産量の
増大につながるので、製品を低コストにするために強く
求められる。
【０００６】ここで、フォトリソグラフィーにおける解
像度Ｒと、焦点深度ＤＯＦは、下記に示すＲｅｙｌｅｉ
ｇｈの式による。
像度Ｒと、焦点深度ＤＯＦは、下記に示すＲｅｙｌｅｉ
ｇｈの式による。
【０００７】Ｒ＝＝ｋ１・λ／ＮＡ （１） ＤＯＦ＝＝ｋ２・λ／ＮＡ２ （２） 解像度Ｒを小さくする（高解像度）には、（１）式か
ら、波長λを小さくする（ｇ線→ｉ線）か、あるいは開
口数ＮＡを大きくすればよい。（ｋ１、ｋ２は定数）し
かしながら、波長λを小さくするか、あるいは開口数Ｎ
Ａを大きくすると、（２）式から、同時にＤＯＦも小さ
くなってしまい、ガラス基板のような段差のある基板で
は広い面積を一括に露光できなくなり、微小領域に分割
して露光しなけらばならない。したがってステップ数が
増えて露光時間が増大する。
ら、波長λを小さくする（ｇ線→ｉ線）か、あるいは開
口数ＮＡを大きくすればよい。（ｋ１、ｋ２は定数）し
かしながら、波長λを小さくするか、あるいは開口数Ｎ
Ａを大きくすると、（２）式から、同時にＤＯＦも小さ
くなってしまい、ガラス基板のような段差のある基板で
は広い面積を一括に露光できなくなり、微小領域に分割
して露光しなけらばならない。したがってステップ数が
増えて露光時間が増大する。
【０００８】また、ｉ線を用いる露光ではそれより長波
長をカットしなければならないために紫外線光量が足り
なくなり、露光時間が増大する。
長をカットしなければならないために紫外線光量が足り
なくなり、露光時間が増大する。
【０００９】しかし解像度を向上させないと設計ルール
の制約が厳しい。例えば、ｇ線でＮＡ＝０．１０の解像
度の露光機で露光した場合には、Ｌ字部（パターンのコ
ーナー部）の内側、外側にはそれぞれ２．５μｍ、１．
０５ミクロンのＲがつく（コーナーが丸くなる）。ま
た、ｇ線でＮＡ＝０．１５の解像度の露光機で露光した
場合には、Ｌ宇部の内側、外側にはそれぞれ１．８μ
ｍ、０．７μｍのＲがつく（図５参照）。ｉ線を使った
場合にはＮＡが同等だとするとほぼ波長に比例して解像
度が上がるので、それに応じてＲも小さくなる。Ｒが大
きいと例えば、素子間隔を狭くできないなどの弊害があ
る。
の制約が厳しい。例えば、ｇ線でＮＡ＝０．１０の解像
度の露光機で露光した場合には、Ｌ字部（パターンのコ
ーナー部）の内側、外側にはそれぞれ２．５μｍ、１．
０５ミクロンのＲがつく（コーナーが丸くなる）。ま
た、ｇ線でＮＡ＝０．１５の解像度の露光機で露光した
場合には、Ｌ宇部の内側、外側にはそれぞれ１．８μ
ｍ、０．７μｍのＲがつく（図５参照）。ｉ線を使った
場合にはＮＡが同等だとするとほぼ波長に比例して解像
度が上がるので、それに応じてＲも小さくなる。Ｒが大
きいと例えば、素子間隔を狭くできないなどの弊害があ
る。
【００１０】以上述べた理由により従来は、表示領域お
よび回路領域は、同一のフォトリソグラフィー工程にお
いて、同一のルール（最小線幅）によって同時形成され
ている。そのために、回路を微細化すると、表示領域も
そのルールが適用されるため、微細化すると基板全体の
処理時間が低下する。そこで、フォトリソグラィーにお
いてｇ線をｉ線（短波長化）にすると、微細化できる
が、水銀ランプから放出されるｉ線より短波長の光量不
足（ｉ線より長波長側はカットする）のために露光時間
が増大する。また、解像度を高めると、ガラス基板等の
表面段差がある基板（例えば、４〜５ｃｍ角以上のサイ
ズの基板）では、フォーカスマージンが狭まる（焦点深
度が浅くなる）ので、広い面積を一度に露光することが
困難となる（図６参照）。従って、小領域に分割して露
光することは可能であるが、アライメント（位置合せ）
回数が増えるのでこの理由においても露光処理時間が増
大する。
よび回路領域は、同一のフォトリソグラフィー工程にお
いて、同一のルール（最小線幅）によって同時形成され
ている。そのために、回路を微細化すると、表示領域も
そのルールが適用されるため、微細化すると基板全体の
処理時間が低下する。そこで、フォトリソグラィーにお
いてｇ線をｉ線（短波長化）にすると、微細化できる
が、水銀ランプから放出されるｉ線より短波長の光量不
足（ｉ線より長波長側はカットする）のために露光時間
が増大する。また、解像度を高めると、ガラス基板等の
表面段差がある基板（例えば、４〜５ｃｍ角以上のサイ
ズの基板）では、フォーカスマージンが狭まる（焦点深
度が浅くなる）ので、広い面積を一度に露光することが
困難となる（図６参照）。従って、小領域に分割して露
光することは可能であるが、アライメント（位置合せ）
回数が増えるのでこの理由においても露光処理時間が増
大する。
【００１１】上述したように、従来は、基板の大部分を
占める表示領域のスループットを優先するため、回路部
分の微細化が進まず、このため回路性能を向上させるこ
とができず、高精細や低消費電力で低コストの魅力ある
表示装置を実現することができなかった。
占める表示領域のスループットを優先するため、回路部
分の微細化が進まず、このため回路性能を向上させるこ
とができず、高精細や低消費電力で低コストの魅力ある
表示装置を実現することができなかった。
【００１２】本発明は上述した背景の下になされたもの
であり、表示領域を高スループットで形成でき同時に駆
動回路を微細化でき、駆動回路の面積の縮小や、高性能
化、低消費電力化、低コスト化を実現できる製造方法等
の提供等を目的とする。
であり、表示領域を高スループットで形成でき同時に駆
動回路を微細化でき、駆動回路の面積の縮小や、高性能
化、低消費電力化、低コスト化を実現できる製造方法等
の提供等を目的とする。
【００１３】また、液晶を駆動するための駆動回路を液
晶表示部と同一基板に一体形成する場合、駆動回路を微
細化しても、大型液晶を高スループットで生産でき、高
精細で低消費電力の液晶表示装置を実現できる液晶表示
装置の製造方法等の提供等を目的とする。
晶表示部と同一基板に一体形成する場合、駆動回路を微
細化しても、大型液晶を高スループットで生産でき、高
精細で低消費電力の液晶表示装置を実現できる液晶表示
装置の製造方法等の提供等を目的とする。
【００１４】
【課題を解決するための手段】本発明のアクティブマト
リクス基板の製造方法は、基板上に複数の感光性薄膜を
フォトリソグラフィー法によって加工しパターンを形成
してなる電気光学装置の製造方法であって、表示領域に
形成される感光性薄膜の露光の解像度に対して駆動回路
領域に形成される感光性薄膜を高解像度で露光し、前記
表示領域に形成されるパターンより微細加工された駆動
回路のパターンを形成することを特徴とする。
リクス基板の製造方法は、基板上に複数の感光性薄膜を
フォトリソグラフィー法によって加工しパターンを形成
してなる電気光学装置の製造方法であって、表示領域に
形成される感光性薄膜の露光の解像度に対して駆動回路
領域に形成される感光性薄膜を高解像度で露光し、前記
表示領域に形成されるパターンより微細加工された駆動
回路のパターンを形成することを特徴とする。
【００１５】本発明のこのような構成によれば、表示領
域を高スループットで形成でき同時に周辺駆動回路を微
細化でき、周辺駆動回路の面積の縮小や、周辺駆動回路
の高性能化、低消費電力化を実現できる。
域を高スループットで形成でき同時に周辺駆動回路を微
細化でき、周辺駆動回路の面積の縮小や、周辺駆動回路
の高性能化、低消費電力化を実現できる。
【００１６】本発明の電気光学装置の製造方法は、表示
領域と前記表示領域に形成されるスイッチング素子に電
圧を供給する駆動回路が形成された駆動回路領域とを有
し、前記基板上に複数の感光性薄膜をフォトリソグラフ
ィー法によって加工しパターンを形成してなる電気光学
装置の製造方法であって、前記表示領域に対して前記駆
動回路領域に形成される前記感光性薄膜を高解像度で露
光し、前記表示領域に形成されるパターンより微細加工
された前記駆動回路のパターンを形成することを特徴と
する。
領域と前記表示領域に形成されるスイッチング素子に電
圧を供給する駆動回路が形成された駆動回路領域とを有
し、前記基板上に複数の感光性薄膜をフォトリソグラフ
ィー法によって加工しパターンを形成してなる電気光学
装置の製造方法であって、前記表示領域に対して前記駆
動回路領域に形成される前記感光性薄膜を高解像度で露
光し、前記表示領域に形成されるパターンより微細加工
された前記駆動回路のパターンを形成することを特徴と
する。
【００１７】本発明のこのような構成によれば、前記複
数の薄膜のうち少なくとも１層の加工は、前記表示領域
より前記周辺駆動回路領域を高解像度で露光し、表示領
域より微細化された周辺駆動回路のパターンを得る工程
を含むので、周辺駆動回路を微細化でき、したがって高
精細で低消費電力を図った液晶表示装置を実現できると
いう効果を有する。この場合、ＩＣチップを外付けした
場合の液晶表示装置と劣らない周辺駆動回路一体の装置
が製造できる。また、表示領域は低解像度で露光するの
で、大型基板上に表示領域を高スループットで形成でき
るという効果を有する。
数の薄膜のうち少なくとも１層の加工は、前記表示領域
より前記周辺駆動回路領域を高解像度で露光し、表示領
域より微細化された周辺駆動回路のパターンを得る工程
を含むので、周辺駆動回路を微細化でき、したがって高
精細で低消費電力を図った液晶表示装置を実現できると
いう効果を有する。この場合、ＩＣチップを外付けした
場合の液晶表示装置と劣らない周辺駆動回路一体の装置
が製造できる。また、表示領域は低解像度で露光するの
で、大型基板上に表示領域を高スループットで形成でき
るという効果を有する。
【００１８】本発明の製造方法の一態様では、表示領域
に形成される感光性薄膜をｇ線で露光し、駆動回路領域
はｉ線で感光性薄膜を露光することを特徴とする。
に形成される感光性薄膜をｇ線で露光し、駆動回路領域
はｉ線で感光性薄膜を露光することを特徴とする。
【００１９】このような構成によれば、基板の駆動回路
領域を高解像度の得られるｉ線で露光し、表示部（画素
部分）を低解像度ながら光量の得られるｇ線で露光する
ことで、表示領域を高スループットで形成でき同時に駆
動回路を微細化できる。
領域を高解像度の得られるｉ線で露光し、表示部（画素
部分）を低解像度ながら光量の得られるｇ線で露光する
ことで、表示領域を高スループットで形成でき同時に駆
動回路を微細化できる。
【００２０】本発明の製造方法の他の態様では、ｇ線及
びｉ線の両方に感度のある感光性薄膜を用い、ｇ線とｉ
線を別々に露光しパターン加工することを特徴とする。
びｉ線の両方に感度のある感光性薄膜を用い、ｇ線とｉ
線を別々に露光しパターン加工することを特徴とする。
【００２１】このような構成によれば、現像、エッチン
グ工程が１工程で済むので、プロセスの増加を回避で
き、生産効率が良い。
グ工程が１工程で済むので、プロセスの増加を回避で
き、生産効率が良い。
【００２２】本発明の製造方法の他の態様では、ｇ線で
感光する感光性薄膜を用いてｇ線露光したあとｇ線感光
性薄膜を剥離し、再度ｉ線で感光する感光性薄膜を用い
て解像度が必要な部分のレイヤーのみ、ｉ線露光するこ
とを特徴とする。
感光する感光性薄膜を用いてｇ線露光したあとｇ線感光
性薄膜を剥離し、再度ｉ線で感光する感光性薄膜を用い
て解像度が必要な部分のレイヤーのみ、ｉ線露光するこ
とを特徴とする。
【００２３】このような構成によれば、解像度が必要な
部分のレイヤー（例えば、半導体層、ゲート層、注入マ
スクなど）のみｉ線を使用して微細化でき、解像度が不
要な部分のレイヤーはｇ線を使用して高スループットで
形成できる。
部分のレイヤー（例えば、半導体層、ゲート層、注入マ
スクなど）のみｉ線を使用して微細化でき、解像度が不
要な部分のレイヤーはｇ線を使用して高スループットで
形成できる。
【００２４】本発明の製造方法の他の態様では、ｇ線、
ｉ線それそれに感度のあるｇ線、ｉ線専用感光性薄膜、
すなわちレジストを２層重ねて塗布し、ｇ線とｉ線を別
々に露光しパターン加工することを特徴とする。
ｉ線それそれに感度のあるｇ線、ｉ線専用感光性薄膜、
すなわちレジストを２層重ねて塗布し、ｇ線とｉ線を別
々に露光しパターン加工することを特徴とする。
【００２５】このような構成によれば、現像、エッチン
グ工程が１工程で済むので、プロセスの増加を回避で
き、生産効率が良い。
グ工程が１工程で済むので、プロセスの増加を回避で
き、生産効率が良い。
【００２６】本発明の製造方法の他の態様では、表示部
と、駆動回路部とを、それぞれ別の露光機で露光するこ
とを特徴とする。
と、駆動回路部とを、それぞれ別の露光機で露光するこ
とを特徴とする。
【００２７】このような構成によればｇ線ｉ線両用の露
光機を用いて、一台の露光機で本発明方法を実現でき
る。
光機を用いて、一台の露光機で本発明方法を実現でき
る。
【００２８】本発明の電気光学装置は、同一基板上に表
示部と駆動回路とを形成してなる表示装置であって、表
示領域に比べ微細化された駆動回路のパターンを有する
ことを特徴とする。
示部と駆動回路とを形成してなる表示装置であって、表
示領域に比べ微細化された駆動回路のパターンを有する
ことを特徴とする。
【００２９】本発明のこのような構成によれば、駆動回
路を微細化することで、駆動回路の面積の縮小や、駆動
回路の高性能化、低消費電力化を実現できる。したがっ
て、特にこれらの要請が強いアクティブマトリクス基板
や、電気光学装置の小型化、高性能化を図ることができ
る。
路を微細化することで、駆動回路の面積の縮小や、駆動
回路の高性能化、低消費電力化を実現できる。したがっ
て、特にこれらの要請が強いアクティブマトリクス基板
や、電気光学装置の小型化、高性能化を図ることができ
る。
【００３０】
【発明の実施の形態】次に、本発明の実施の形態につい
て説明する。なお、感光性薄膜としてｇ線、ｉ線で感光
するレジストを用いた構成を以下に示す。
て説明する。なお、感光性薄膜としてｇ線、ｉ線で感光
するレジストを用いた構成を以下に示す。
【００３１】［実施の形態１］実施の形態１では、図１
に示すように、感光性薄膜はｇ線、ｉ線両方に感度があ
るレジストで、表示領域および回路領域をそれぞれ、ｇ
線、ｉ線別々の露光機で露光し、パターン加工したアク
ティブマトリクス基板の製造方法について説明する。
に示すように、感光性薄膜はｇ線、ｉ線両方に感度があ
るレジストで、表示領域および回路領域をそれぞれ、ｇ
線、ｉ線別々の露光機で露光し、パターン加工したアク
ティブマトリクス基板の製造方法について説明する。
【００３２】ｇ線、ｉ線両方に感度があるレジストは、
公知のレジストの中に多数存在するが、例えば、東京応
化工業（株）社製のＯＦＰＲ−５０００がある。この感
度は、ｇ線：ｉ線＝１０：７の比である。そしてｉ線
で、露光すれば、当然のことながら微細パターンを解像
できる。
公知のレジストの中に多数存在するが、例えば、東京応
化工業（株）社製のＯＦＰＲ−５０００がある。この感
度は、ｇ線：ｉ線＝１０：７の比である。そしてｉ線
で、露光すれば、当然のことながら微細パターンを解像
できる。
【００３３】具体的なプロセスの一例を次に示す。
【００３４】（１）まず、レジスト（ＯＦＰＲ−５００
０）をスピンコート法で１．５μｍの厚みで加工すべき
層（レイヤー）が形成された基板上に塗布する。
０）をスピンコート法で１．５μｍの厚みで加工すべき
層（レイヤー）が形成された基板上に塗布する。
【００３５】（２）次に、上記工程（１）を経た基板を
９０℃でプリベークする。
９０℃でプリベークする。
【００３６】（３）次に、上記工程（２）を経た基板に
おける表示部分をｇ線露光機で露光する。これにより、
ｇ線は光量が得られるとともにフォーカスマージンが大
きいので大面積を一括で露光できる。よって、表示部分
を高スループットで形成できる。
おける表示部分をｇ線露光機で露光する。これにより、
ｇ線は光量が得られるとともにフォーカスマージンが大
きいので大面積を一括で露光できる。よって、表示部分
を高スループットで形成できる。
【００３７】（４）次に、上記工程（３）を経た基板を
露光機から取り出し、回路部分をｉ線露光機で露光す
る。これにより、回路部分を高解像度で露光できる。
露光機から取り出し、回路部分をｉ線露光機で露光す
る。これにより、回路部分を高解像度で露光できる。
【００３８】（５）次に、上記工程（４）を経た基板を
専用現像液で現像する。これにより、表示部分のレジス
トパターンに比べ周辺駆動回路部分のレジストパターン
を微細化できる。
専用現像液で現像する。これにより、表示部分のレジス
トパターンに比べ周辺駆動回路部分のレジストパターン
を微細化できる。
【００３９】（６）次に、上記工程（５）を経た基板を
１２０℃でポストベークする。
１２０℃でポストベークする。
【００４０】（７）次に、上記工程（６）を経た基板に
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
【００４１】（８）次に、上記工程（７）を経た基板上
のレジストパターンを剥離する。
のレジストパターンを剥離する。
【００４２】実施の形態１では、表示領域に比べ周辺駆
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成できると同時に周辺駆動
回路を微細化できるので、高精細で低消費電力の電気光
学装置を実現できる。特に、大型基板上に、表示部分を
高スループットで形成でき、また同時に周辺駆動回路を
微細化できるので、高精細で低消費電力を図った液晶表
示装置を実現できる。また、ＩＣチップを外付けした場
合の液晶表示装置と劣らない周辺駆動回路一体のもの
が、工程を増やさずに同一基板上に形成できる。
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成できると同時に周辺駆動
回路を微細化できるので、高精細で低消費電力の電気光
学装置を実現できる。特に、大型基板上に、表示部分を
高スループットで形成でき、また同時に周辺駆動回路を
微細化できるので、高精細で低消費電力を図った液晶表
示装置を実現できる。また、ＩＣチップを外付けした場
合の液晶表示装置と劣らない周辺駆動回路一体のもの
が、工程を増やさずに同一基板上に形成できる。
【００４３】［実施の形態２］実施の形態２では、図２
に示すように、ｇ線レジストで表示領域をｇ線露光した
あとレジストを剥離して、回路部分のみをｉ線露光する
アクティブマトリクス基板の製造方法について説明す
る。ｉ線専用レジストとしては、例えば、東京応化工業
（株）社製ＴＨＭＲ−ｉｐ１８００がある。
に示すように、ｇ線レジストで表示領域をｇ線露光した
あとレジストを剥離して、回路部分のみをｉ線露光する
アクティブマトリクス基板の製造方法について説明す
る。ｉ線専用レジストとしては、例えば、東京応化工業
（株）社製ＴＨＭＲ−ｉｐ１８００がある。
【００４４】具体的なプロセスの一例を次に示す。
【００４５】（１）まず、ｇ線専用レジストをスピンコ
ート法で加工すべき層（レイヤー）が形成された基板上
に塗布した後、プリベークする。
ート法で加工すべき層（レイヤー）が形成された基板上
に塗布した後、プリベークする。
【００４６】（２）次に、上記工程（１）を経た基板に
おける表示部分をｇ線露光機で露光する。これにより、
ｇ線は光量が得られるとともに大面積を一括で露光でき
るので、表示部分を高スループットで形成できる。
おける表示部分をｇ線露光機で露光する。これにより、
ｇ線は光量が得られるとともに大面積を一括で露光でき
るので、表示部分を高スループットで形成できる。
【００４７】（３）次に、上記工程（２）を経た基板を
専用現像液で現像した後、ポストベークする。（４）次
に、上記工程（３）を経た基板における加工すべき層を
上記レジストパターンをマスクとしてエッチングする。
これにより、加工すべき層において、表示部分のパター
ンが形成される。
専用現像液で現像した後、ポストベークする。（４）次
に、上記工程（３）を経た基板における加工すべき層を
上記レジストパターンをマスクとしてエッチングする。
これにより、加工すべき層において、表示部分のパター
ンが形成される。
【００４８】（５）次に、上記工程（４）を経た基板上
のｇ線レジストパターンを剥離する。
のｇ線レジストパターンを剥離する。
【００４９】（６）続いて、上記工程（５）を経た基板
上に、ｉ線専用レジストをスピンコート法で塗布した
後、プリベークする。
上に、ｉ線専用レジストをスピンコート法で塗布した
後、プリベークする。
【００５０】（７）次に、上記工程（６）を経た基板に
おける表示部分をｉ線露光機で露光する。これにより、
回路部分を高解像度で露光できる。
おける表示部分をｉ線露光機で露光する。これにより、
回路部分を高解像度で露光できる。
【００５１】（８）次に、上記工程（７）を経た基板を
専用現像液で現像した後、ポストベークする。
専用現像液で現像した後、ポストベークする。
【００５２】（９）次に、上記工程（８）を経た基板に
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
【００５３】（１０）次に、上記工程（９）を経た基板
上のｉ線レジストパターンを剥離する。
上のｉ線レジストパターンを剥離する。
【００５４】実施の形態２では、表示領域に比べ周辺駆
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成でき同時に周辺駆動回路
を微細化でき、高精細で低消費電力の電気光学装置を実
現できる。特に、大型基板上に、表示部分を高スループ
ットで形成でき、また同時に周辺駆動回路を微細化でき
るので、高精細で低消費電力を図った液晶表示装置を実
現できる。また、ＩＣチップを外付けした場合の液晶表
示装置と劣らない周辺駆動回路一体のものが、それほど
工程を増やさずとも同一基板上に形成できる。尚、実施
の形態２では、工程が増加するので、回路の特性を決定
する層のみをｉ線露光することが好ましい。回路の特性
を決定する層としては、例えばｐ−Ｓｉ（ポリシリコン
層）、ＧＡＴＥ（ゲート電極、配線層）、ＬＤＤ（Ligh
tly Doped Drain）層、コンタクト層などが挙げられ
る。
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成でき同時に周辺駆動回路
を微細化でき、高精細で低消費電力の電気光学装置を実
現できる。特に、大型基板上に、表示部分を高スループ
ットで形成でき、また同時に周辺駆動回路を微細化でき
るので、高精細で低消費電力を図った液晶表示装置を実
現できる。また、ＩＣチップを外付けした場合の液晶表
示装置と劣らない周辺駆動回路一体のものが、それほど
工程を増やさずとも同一基板上に形成できる。尚、実施
の形態２では、工程が増加するので、回路の特性を決定
する層のみをｉ線露光することが好ましい。回路の特性
を決定する層としては、例えばｐ−Ｓｉ（ポリシリコン
層）、ＧＡＴＥ（ゲート電極、配線層）、ＬＤＤ（Ligh
tly Doped Drain）層、コンタクト層などが挙げられ
る。
【００５５】［実施の形態３］実施の形態３では、図３
に示すように、ｇ線、ｉ線用にそれぞれ専用のレジスト
を２層重ねて塗布して、実施の形態１と同様にそれぞれ
ｇ線、ｉ線で露光し、アクティブマトリクス基板を形成
する製造方法について説明する。
に示すように、ｇ線、ｉ線用にそれぞれ専用のレジスト
を２層重ねて塗布して、実施の形態１と同様にそれぞれ
ｇ線、ｉ線で露光し、アクティブマトリクス基板を形成
する製造方法について説明する。
【００５６】具体的なプロセスの一例を次に示す。
【００５７】（１）まず、ｉ線専用レジストをスピンコ
ート法で加工すべき層（レイヤー）が形成された基板上
に０．８μｍの厚みで塗布した後、プリベークする。
ート法で加工すべき層（レイヤー）が形成された基板上
に０．８μｍの厚みで塗布した後、プリベークする。
【００５８】（２）次に、上記工程（１）を経た基板上
に、ｇ線専用レジストをスピンコート法で０．８μｍの
厚みで塗布した後、プリベークする。このように高感度
レジストを下側とすることで、ｇ線、ｉ線両方に感度が
あるレジスト層を形成できる。
に、ｇ線専用レジストをスピンコート法で０．８μｍの
厚みで塗布した後、プリベークする。このように高感度
レジストを下側とすることで、ｇ線、ｉ線両方に感度が
あるレジスト層を形成できる。
【００５９】（３）次に、上記工程（２）を経た基板に
おける表示部分のみをｇ線露光機で露光する。これによ
り、ｇ線は光量が得られるとともに大面積を一括で露光
できるので、表示部分を高スループットで形成できる。
おける表示部分のみをｇ線露光機で露光する。これによ
り、ｇ線は光量が得られるとともに大面積を一括で露光
できるので、表示部分を高スループットで形成できる。
【００６０】（４）次に、上記工程（３）を経た基板を
露光機から取り出し、回路部分のみをｉ線露光機で露光
する。これにより、回路部分を高解像度で露光できる。
露光機から取り出し、回路部分のみをｉ線露光機で露光
する。これにより、回路部分を高解像度で露光できる。
【００６１】（５）次に、上記工程（４）を経た基板を
専用現像液（現像液は１種類で可能）で現像する。これ
により、表示部分のレジストパターンに比べ周辺駆動回
路部分のレジストパターンを微細化できる。
専用現像液（現像液は１種類で可能）で現像する。これ
により、表示部分のレジストパターンに比べ周辺駆動回
路部分のレジストパターンを微細化できる。
【００６２】（６）次に、上記工程（５）を経た基板を
ポストベークする。
ポストベークする。
【００６３】（７）次に、上記工程（６）を経た基板に
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
おける加工すべき層を上記レジストパターンをマスクと
してエッチングする。これにより、加工すべき層におい
て、表示部分のパターンに比べ周辺駆動回路部分のパタ
ーンを微細化できる。
【００６４】（８）次に、上記工程（７）を経た基板上
のレジストパターンを剥離する。
のレジストパターンを剥離する。
【００６５】実施の形態３では、表示領域に比べ周辺駆
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成でき同時に周辺駆動回路
を微細化でき、高精細で低消費電力の電気光学装置を実
現できる。特に、大型基板上に、表示部分を高スループ
ットで形成でき、また同時に周辺駆動回路を微細化でき
るので、高精細で低消費電力を図った液晶表示装置を実
現できる。また、ＩＣチップを外付けした場合の液晶表
示装置と劣らない周辺駆動回路一体のものが、工程を増
やさずに同一基板上に形成できる。
動回路領域を高解像度で露光し、表示領域より微細化さ
れた周辺駆動回路のパターンを得る工程を含むので、表
示部分を高スループットで形成でき同時に周辺駆動回路
を微細化でき、高精細で低消費電力の電気光学装置を実
現できる。特に、大型基板上に、表示部分を高スループ
ットで形成でき、また同時に周辺駆動回路を微細化でき
るので、高精細で低消費電力を図った液晶表示装置を実
現できる。また、ＩＣチップを外付けした場合の液晶表
示装置と劣らない周辺駆動回路一体のものが、工程を増
やさずに同一基板上に形成できる。
【００６６】［実施の形態４］実施の形態４では、３端
子ＭＯＳ型素子を用いたアクティブマトリクス基板の製
造方法に適用した例を示す。
子ＭＯＳ型素子を用いたアクティブマトリクス基板の製
造方法に適用した例を示す。
【００６７】前述の図１乃至３では表示領域と周辺回路
領域について説明したが、図４ではより表示領域と周辺
回路とに分けて具体的なプロセスを説明する。表示領域
に形成される画素スイッチング用の薄膜トランジスタ
（ＴＦＴ）２１（ＮチヤネルＴＦＴ）及び蓄積容量２２
の製造工程だけでなく、当該製造工程と同時並行的に形
成される周辺領域（すなわち、表示領域内の上記ＴＦＴ
２１に対して上記走査信号又はゲート信号を印加してこ
れを駆動するために表示領域周辺にＴＦＴ等が形成され
ている周辺回路）内にあるＴＦＴ（相補型のＴＦＴ６０
（Ｎチヤネル）及びＴＦＴ６１（Ｐチヤネル））の製造
工程も併せて説明するものである。
領域について説明したが、図４ではより表示領域と周辺
回路とに分けて具体的なプロセスを説明する。表示領域
に形成される画素スイッチング用の薄膜トランジスタ
（ＴＦＴ）２１（ＮチヤネルＴＦＴ）及び蓄積容量２２
の製造工程だけでなく、当該製造工程と同時並行的に形
成される周辺領域（すなわち、表示領域内の上記ＴＦＴ
２１に対して上記走査信号又はゲート信号を印加してこ
れを駆動するために表示領域周辺にＴＦＴ等が形成され
ている周辺回路）内にあるＴＦＴ（相補型のＴＦＴ６０
（Ｎチヤネル）及びＴＦＴ６１（Ｐチヤネル））の製造
工程も併せて説明するものである。
【００６８】図４（１）に示されるように、ガラス基板
３１上に絶縁層３２を形成し、その上に、アモルファス
のシリコン層を積層する。その後、シリコン層に対して
例えばレーザアニール処理等の加熱処理を施すことによ
り、アモルファスのシリコン層を再結晶させ、結晶性の
ポリシリコン層４０（厚さは、例えば６００オングスト
ローム）を形成する。この第１工程は、表示領域１及び
周辺領域において同様である。
３１上に絶縁層３２を形成し、その上に、アモルファス
のシリコン層を積層する。その後、シリコン層に対して
例えばレーザアニール処理等の加熱処理を施すことによ
り、アモルファスのシリコン層を再結晶させ、結晶性の
ポリシリコン層４０（厚さは、例えば６００オングスト
ローム）を形成する。この第１工程は、表示領域１及び
周辺領域において同様である。
【００６９】次に、図４（２）に示されるように、形成
されたポリシリコン層４０を上述した半導体層Ｓを形成
するようにパターニングし、その上に上記ゲート絶縁層
３０を積層する。このゲート絶縁層３０の厚さは、例え
ば１００〜１５０ｎｍ程度である。この第２工程は、表
示領域及び周辺領域において同様である。
されたポリシリコン層４０を上述した半導体層Ｓを形成
するようにパターニングし、その上に上記ゲート絶縁層
３０を積層する。このゲート絶縁層３０の厚さは、例え
ば１００〜１５０ｎｍ程度である。この第２工程は、表
示領域及び周辺領域において同様である。
【００７０】次に、図４（３）に示されるように、表示
領域１のうち、上記接続部１６及び下部電極１８となる
べき領域以外の領域を感光性を有する有機膜等のレジス
ト４１でマスク処理する。
領域１のうち、上記接続部１６及び下部電極１８となる
べき領域以外の領域を感光性を有する有機膜等のレジス
ト４１でマスク処理する。
【００７１】一方、周辺領域においては、その全面をレ
ジスト４１でマスク処理する。そして、双方の領域にお
けるマスク処理の後、例えば、ドナーとしてのＰＨ３／
Ｈ２イオンをゲート絶縁層３０を介してポリシリコン層
４０にドーピングする。このときのドーピング条件は、
例えば、３１Ｐのドーズ量が３×１０１５〜５×１０
１５／ｃｍ２程度であり、エネルギーとしては、８０ｋ
ｅＶ程度が必要とされる。この第３工程により、上記接
続部１６及び下部電極１８が形成される。
ジスト４１でマスク処理する。そして、双方の領域にお
けるマスク処理の後、例えば、ドナーとしてのＰＨ３／
Ｈ２イオンをゲート絶縁層３０を介してポリシリコン層
４０にドーピングする。このときのドーピング条件は、
例えば、３１Ｐのドーズ量が３×１０１５〜５×１０
１５／ｃｍ２程度であり、エネルギーとしては、８０ｋ
ｅＶ程度が必要とされる。この第３工程により、上記接
続部１６及び下部電極１８が形成される。
【００７２】この工程において、前述に記載した本発明
の製造方法を適用することができる。
の製造方法を適用することができる。
【００７３】次に、図４（４）に示されるように、上記
ＰＨ３／Ｈ２イオンをドーピング後、レジスト４１を剥
離し、その後、夫々のＴＦＴにおけるゲート電極８、４
６及び４７並びにゲート線６ｂを形成する。このゲート
電極及びゲート線等の形成は、例えば、レジスト上に当
該ゲート電極等のパターンを形成した後、クロム等の膜
をスパッタ又は真空蒸着した後、当該レジストを剥離す
ることにより行う。
ＰＨ３／Ｈ２イオンをドーピング後、レジスト４１を剥
離し、その後、夫々のＴＦＴにおけるゲート電極８、４
６及び４７並びにゲート線６ｂを形成する。このゲート
電極及びゲート線等の形成は、例えば、レジスト上に当
該ゲート電極等のパターンを形成した後、クロム等の膜
をスパッタ又は真空蒸着した後、当該レジストを剥離す
ることにより行う。
【００７４】本実施の形態では、このゲート電極及びゲ
ート線を形成する工程において、実施の形態１乃至実施
の形態３に記載した方法で、表示領域に比べ周辺駆動回
路領域を高解像度で露光し、表示領域より微細化された
周辺駆動回路を得る。これにより、大型基板上に、表示
部分を高スループットで形成でき、また同時に周辺駆動
回路を微細化できるので、高精細で低消費電力を図った
液晶表示装置を実現できる。また、ＩＣチップを外付け
した場合の液晶表示装置と劣らない周辺駆動回路一体の
ものが、工程を増やさずに同一基板上に形成できる。
ート線を形成する工程において、実施の形態１乃至実施
の形態３に記載した方法で、表示領域に比べ周辺駆動回
路領域を高解像度で露光し、表示領域より微細化された
周辺駆動回路を得る。これにより、大型基板上に、表示
部分を高スループットで形成でき、また同時に周辺駆動
回路を微細化できるので、高精細で低消費電力を図った
液晶表示装置を実現できる。また、ＩＣチップを外付け
した場合の液晶表示装置と劣らない周辺駆動回路一体の
ものが、工程を増やさずに同一基板上に形成できる。
【００７５】そして、当該ゲート電極８、４６及び４７
並びにゲート線６ｂの形成後、周辺領域内のＴＦＴ６１
となる領域並びに表示領域１内の下部電極１８に相当す
る領域に夫々レジスト４２を塗布してマスク処理した
後、再度、ＰＨ３／Ｈ２イオンをドーピングする。この
ときのドーピング条件は、例えば、３１Ｐのドーズ量が
５×１０１５〜７×１０１５／ｃｍ２程度であり、エネ
ルギーとしては、８０ｅＶ程度必要とされる。以上の第
４工程により、ＴＦＴ２１としてのソース領域１０とチ
ヤネル領域１４とドレイン領域１２とが形成されると共
に、ＴＦＴ６０としてのソース領域４３とチヤネル領域
４４とドレイン領域４５とが形成される。
並びにゲート線６ｂの形成後、周辺領域内のＴＦＴ６１
となる領域並びに表示領域１内の下部電極１８に相当す
る領域に夫々レジスト４２を塗布してマスク処理した
後、再度、ＰＨ３／Ｈ２イオンをドーピングする。この
ときのドーピング条件は、例えば、３１Ｐのドーズ量が
５×１０１５〜７×１０１５／ｃｍ２程度であり、エネ
ルギーとしては、８０ｅＶ程度必要とされる。以上の第
４工程により、ＴＦＴ２１としてのソース領域１０とチ
ヤネル領域１４とドレイン領域１２とが形成されると共
に、ＴＦＴ６０としてのソース領域４３とチヤネル領域
４４とドレイン領域４５とが形成される。
【００７６】次に、図４（５）に示されるように、上記
ＰＨ３／Ｈ２イオンをドーピング後、レジスト４２を夫
々剥離し、その後、周辺領域内のＴＦＴ６０が形成され
ている領域並びに表示領域１の全ての領域にレジスト４
８を夫々塗布してマスク処理した後、アクセプタとして
のＢ２Ｈ６／Ｈ２イオンをドーピングする。このときの
ドーピング条件は、例えば、１１Ｂのドーズ量が５×１
０１４／ｃｍ２程度必要であり、エネルギーとしては、
２５ｋｅＶ〜３０ｋｅＶ程度必要とされる。
ＰＨ３／Ｈ２イオンをドーピング後、レジスト４２を夫
々剥離し、その後、周辺領域内のＴＦＴ６０が形成され
ている領域並びに表示領域１の全ての領域にレジスト４
８を夫々塗布してマスク処理した後、アクセプタとして
のＢ２Ｈ６／Ｈ２イオンをドーピングする。このときの
ドーピング条件は、例えば、１１Ｂのドーズ量が５×１
０１４／ｃｍ２程度必要であり、エネルギーとしては、
２５ｋｅＶ〜３０ｋｅＶ程度必要とされる。
【００７７】以上の第５工程により、ＴＦＴ６１として
のソース領域５０とチヤネル領域５１とドレイン領域５
２とが形成される。
のソース領域５０とチヤネル領域５１とドレイン領域５
２とが形成される。
【００７８】最後に図４（６）に示されるように、レジ
スト４８を剥離した後、第１層間絶縁層３３を積層し、
その後、コンタクトホールＣ２及びＣ３並びにＴＦＴ６
０及び６１の夫々の電極に対応するコンタクトホールと
なる位置を開口し、各電極のパターンをレジストでパタ
ーニングし、その後アルミニウム等の金属をスパッタも
しくは蒸着等することにより、アルミ電極３５、５３、
５４及び５５並びにデータ線４ａを形成する。
スト４８を剥離した後、第１層間絶縁層３３を積層し、
その後、コンタクトホールＣ２及びＣ３並びにＴＦＴ６
０及び６１の夫々の電極に対応するコンタクトホールと
なる位置を開口し、各電極のパターンをレジストでパタ
ーニングし、その後アルミニウム等の金属をスパッタも
しくは蒸着等することにより、アルミ電極３５、５３、
５４及び５５並びにデータ線４ａを形成する。
【００７９】その後、第２層間絶縁層３４を積層してコ
ンタクトホールＣ１となる位置を開口し、その上の所定
の領域に画素電極２０をスパッタもしくは蒸着等により
形成して図４に示す画素部及び周辺領域のＴＦＴ６０及
び６１が完成する。
ンタクトホールＣ１となる位置を開口し、その上の所定
の領域に画素電極２０をスパッタもしくは蒸着等により
形成して図４に示す画素部及び周辺領域のＴＦＴ６０及
び６１が完成する。
【００８０】その後は、上記に記載したアクティブマト
リクス基板と対向電極が形成された対向基板とを対向し
て配置し、一対の基板間、すなわち当該画素電極２０と
対向電極の間に液晶を充填す等の処理を経て電気光学装
置（液晶装置）が図８のように完成する。
リクス基板と対向電極が形成された対向基板とを対向し
て配置し、一対の基板間、すなわち当該画素電極２０と
対向電極の間に液晶を充填す等の処理を経て電気光学装
置（液晶装置）が図８のように完成する。
【００８１】上記実施の態様では、第３工程において、
ゲート絶縁膜３０形成後にＰＨ３／Ｈ２イオンを注入し
ている。代わりに、ゲート絶縁膜３０形成前に低エネル
ギーでイオンドーピングして接続部１６及び下部電極１
８を形成することも可能である。
ゲート絶縁膜３０形成後にＰＨ３／Ｈ２イオンを注入し
ている。代わりに、ゲート絶縁膜３０形成前に低エネル
ギーでイオンドーピングして接続部１６及び下部電極１
８を形成することも可能である。
【００８２】更にコンタクトホールＣ１及びＣ２により
画素電極２０との導通を図るのでドレイン領域１２と接
続部１６と画素電極２０とを電気的に確実に接続するこ
とができる。
画素電極２０との導通を図るのでドレイン領域１２と接
続部１６と画素電極２０とを電気的に確実に接続するこ
とができる。
【００８３】尚、上記実施の態様において、工程
（２）、工程（５）、工程（６）についても、実施の形
態１乃至実施の形態３に記載した方法を適用することが
でき、表示領域に比べ周辺駆動回路領域を高解像度で露
光し、表示領域より微細化された周辺駆動回路を得るこ
とができる。
（２）、工程（５）、工程（６）についても、実施の形
態１乃至実施の形態３に記載した方法を適用することが
でき、表示領域に比べ周辺駆動回路領域を高解像度で露
光し、表示領域より微細化された周辺駆動回路を得るこ
とができる。
【００８４】このように、回路領域はトランジスタを高
性能化するために微細化が必要なので、時間をかけて
も、小領域に分割して露光できる。一方、表示領域は、
微細化よりも処理時間短縮（スループット）を優先する
のでｇ線を使った露光で従来通り大面積を一括で露光で
きる。
性能化するために微細化が必要なので、時間をかけて
も、小領域に分割して露光できる。一方、表示領域は、
微細化よりも処理時間短縮（スループット）を優先する
のでｇ線を使った露光で従来通り大面積を一括で露光で
きる。
【００８５】尚、表示領域または回路領域を製造する際
に用いられたフォトリソグラフィーの解像度を識別する
には、製造された製品について先に述べたコーナー部の
Ｒ形状等を吟味することで可能である。
に用いられたフォトリソグラフィーの解像度を識別する
には、製造された製品について先に述べたコーナー部の
Ｒ形状等を吟味することで可能である。
【図１】 実施の形態１に係る方法を説明するための斜
視図である。
視図である。
【図２】 実施の形態２に係る方法を説明するための斜
視図である。
視図である。
【図３】 実施の形態３に係る方法を説明するための斜
視図である。
視図である。
【図４】 電気光学装置の製造プロセスを順を追って示
す工程図である。
す工程図である。
【図５】 パターンのコーナー部のＲについて説明する
ための平面図である。
ための平面図である。
【図６】 表面段差があるガラス基板の状態を説明する
ための断面図である。
ための断面図である。
【図７】 従来の電気光学装置およびアクティブマトリ
クス型の液晶表示装置の製造方法を示す概念図である。
クス型の液晶表示装置の製造方法を示す概念図である。
【図８】 本発明の電気光学装置を示す図である。
４ａ…データ線 ６ｂ…ゲート線 ８…ゲート電極 １０…ソース １２…ドレイン １４…チャネル １６…上記接続部 １８…下部電極 ２０…画素電極 ２１…ＴＦＴ（Ｎチャネル） ３０…ゲート絶縁層 ３１…ガラス基板 ３２…絶縁膜 ４０…ポリシリコン層 ３３…層間絶縁層 ３４…層間絶縁層 ３５…アルミ電極 ４１…レジスト ４３…ソース ４４…チャネル ４５…ドレイン ４６…ゲート電極 ４７…ゲート電極 ４８…レジスト ５０…ソース ５１…チャネル ５２…ドレイン ５３…アルミ電極 ５４…アルミ電極 ５５…アルミ電極 ６０…ＴＦＴ（Ｎチャネル） ６１…ＴＦＴ（Ｐチャネル） Ｓ…半導体層 Ｃ…コンタクトホール
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 21/336 Ｈ０１Ｌ 29/78 ６１２Ｄ
Claims (9)
- 【請求項１】 基板上に複数の感光性薄膜をフォトリソ
グラフィー法によって加工しパターンを形成してなる電
気光学装置の製造方法であって、表示領域に形成される
感光性薄膜の露光の解像度に対して駆動回路領域に形成
される感光性薄膜を高解像度で露光し、前記表示領域に
形成されるパターンより微細加工された駆動回路のパタ
ーンを形成することを特徴とするアクティブマトリクス
基板の製造方法。 - 【請求項２】表示領域と前記表示領域に形成されるスイ
ッチング素子に電圧を供給する駆動回路が形成された駆
動回路領域とを有し、前記基板上に複数の感光性薄膜を
フォトリソグラフィー法によって加工しパターンを形成
してなる電気光学装置の製造方法であって、 前記表示領域に対して前記駆動回路領域に形成される前
記感光性薄膜を高解像度で露光し、前記表示領域に形成
されるパターンより微細加工された前記駆動回路のパタ
ーンを形成することを特徴とする電気光学装置の製造方
法。 - 【請求項３】 表示領域に形成される感光性薄膜をｇ線
で露光し、駆動回路領域はｉ線で感光性薄膜を露光する
ことを特徴とする請求項１又は２記載の製造方法。 - 【請求項４】 ｇ線及びｉ線の両方に感度のある感光性
薄膜を用い、ｇ線とｉ線を別々に露光しパターン加工す
ることを特徴とする請求項１乃至３記載の製造方法。 - 【請求項５】 ｇ線によって感光するｇ線感光性薄膜を
用いてｇ線露光したあとｇ線感光性薄膜を剥離して、再
度ｉ線感光性薄膜を用いてｉ線露光することを特徴とす
る請求項１乃至３記載の製造方法。 - 【請求項６】 前記表示領域もしくは前記駆動回路領域
には少なくとも１層の感光性薄膜が形成されてなること
を特徴とする請求項１乃至３のいずれかに記載の製造方
法。 - 【請求項７】 ｇ線、ｉ線それぞれに感度のあるｇ線、
ｉ線専用感光性薄膜を２層重ねて塗布し、ｇ線とｉ線を
別々に露光しパターン加工することを特徴とする請求項
１乃至３記載の製造方法。 - 【請求項８】 表示領域と、駆動回路領域とを、それぞ
れ別の露光機で露光することを特徴とする請求項１乃至
７記載の製造方法。 - 【請求項９】 同一基板上に表示領域と駆動回路領域と
を形成してなる表示装置であって、表示部に対して微細
化された駆動回路のパターンを有することを特徴とする
電気光学装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11006544A JP2000208397A (ja) | 1999-01-13 | 1999-01-13 | アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11006544A JP2000208397A (ja) | 1999-01-13 | 1999-01-13 | アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208397A true JP2000208397A (ja) | 2000-07-28 |
Family
ID=11641291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11006544A Pending JP2000208397A (ja) | 1999-01-13 | 1999-01-13 | アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208397A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006313879A (ja) * | 2005-04-04 | 2006-11-16 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置 |
| US7335593B2 (en) | 2001-11-30 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| CN100394463C (zh) * | 2004-05-31 | 2008-06-11 | 东芝松下显示技术有限公司 | 配备图像获取功能的显示装置 |
| JP2010066486A (ja) * | 2008-09-10 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | 大型ｌｃｏｓ表示素子及びその製造方法 |
| JP2012074755A (ja) * | 2012-01-20 | 2012-04-12 | Renesas Electronics Corp | 半導体装置の製造方法およびマスク |
| JP2012147001A (ja) * | 2012-03-13 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
-
1999
- 1999-01-13 JP JP11006544A patent/JP2000208397A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7335593B2 (en) | 2001-11-30 | 2008-02-26 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating semiconductor device |
| CN100394463C (zh) * | 2004-05-31 | 2008-06-11 | 东芝松下显示技术有限公司 | 配备图像获取功能的显示装置 |
| JP2006313879A (ja) * | 2005-04-04 | 2006-11-16 | Advanced Lcd Technologies Development Center Co Ltd | 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置 |
| JP4654144B2 (ja) * | 2005-04-04 | 2011-03-16 | 株式会社 液晶先端技術開発センター | 薄膜トランジスタの製造方法、薄膜トランジスタ、集積回路、および液晶表示装置 |
| JP2010066486A (ja) * | 2008-09-10 | 2010-03-25 | Citizen Finetech Miyota Co Ltd | 大型ｌｃｏｓ表示素子及びその製造方法 |
| JP2012074755A (ja) * | 2012-01-20 | 2012-04-12 | Renesas Electronics Corp | 半導体装置の製造方法およびマスク |
| JP2012147001A (ja) * | 2012-03-13 | 2012-08-02 | Renesas Electronics Corp | 半導体集積回路の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100699208B1 (ko) | 박막 트랜지스터 어레이 및 그 제조방법 그리고 이를이용한 액정표시장치 | |
| JP5020428B2 (ja) | トップゲート形ポリシリコン薄膜トランジスター製造方法 | |
| JP4302347B2 (ja) | 薄膜トランジスタ基板及びその製造方法 | |
| KR100847661B1 (ko) | 반도체 장치의 제조 방법 | |
| US7754541B2 (en) | Display device and method of producing the same | |
| US7528410B2 (en) | Semiconductor device and method for manufacturing the same | |
| JP2003203919A (ja) | 薄膜トランジスタ装置及びその製造方法 | |
| US7674658B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2008187127A (ja) | 薄膜トランジスタとその製法、ならびに該薄膜トランジスタを用いた表示装置 | |
| KR100653467B1 (ko) | 박막 트랜지스터-액정표시소자의 제조방법 | |
| JP2003517641A (ja) | アクティブマトリクスデバイスの製造方法 | |
| KR100307459B1 (ko) | 박막트랜지스터 제조방법 | |
| US7816193B2 (en) | Method for fabricating a pixel structure of a liquid crystal display | |
| JP2000208397A (ja) | アクティブマトリクス基板の製造方法及び電気光学装置とその製造方法 | |
| US6558992B2 (en) | Method to fabricate flat panel display | |
| JPH0823102A (ja) | 電子部品及びその製造方法 | |
| JP2948965B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2009054836A (ja) | Ｔｆｔ基板及びその製造方法 | |
| KR20080003080A (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| KR100959786B1 (ko) | 유기전계발광소자의 제조방법 | |
| KR100218578B1 (ko) | 액정표시장치의 구조와 그 제조방법 | |
| JP2009210681A (ja) | 表示装置及びその製造方法 | |
| JP4062825B2 (ja) | 電気光学装置の製造方法 | |
| KR101190072B1 (ko) | 액정표시소자의 제조방법 | |
| JPH10229195A (ja) | 非感光性縦型冗長２チャネル薄膜トランジスタ及び製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070529 |