JP2012074755A - 半導体装置の製造方法およびマスク - Google Patents

Abstract

【課題】歩留まり低下要因を回避するようにレイアウトパターンを分配する、半導体装置の製造方法を提供する。
【解決手段】この半導体装置の製造方法は、ダブルパターニングを用いた半導体装置の製造方法であって、ダブルパターニングで用いる複数枚のマスクを準備する工程を備える。また、上記複数枚のマスクを用いてダブルパターニングを行なう工程を備える。複数枚のマスクを準備する工程は、複数枚のマスクのそれぞれを用いる露光工程の特性に応じて、レイアウトパターンＬＰ１〜ＬＰ４のサイズを考慮して、レイアウトパターン群ＬＰＧ１を複数枚のマスクに分配する工程を含む。
【選択図】図５

Description

本発明は、半導体装置の製造方法およびマスクに関し、特に、微細な半導体回路パターンを有する半導体装置の製造方法と、その製造に用いるマスクに関する。

３２ｎｍノードのリソグラフィ技術の有力候補として、ダブルパターニングが提案されている。ダブルパターニングとは、複数のマスクにレイアウトパターンを分配し、複数回の露光、エッチングなどを行ない、設計レイアウトパターンを得るプロセスである。２つのレイアウトパターン間の距離が小さいとき、当該２つのレイアウトパターンを同一のマスクに形成すると、ウェハ上に分離して形成できないという問題が生じる。そのような問題を回避するために、ダブルパターニングが使用されている。

レイアウトパターンの分配処理は、たとえば以下の通り行なわれる。すなわち、処理対象であるレイアウトパターンおよび分配必要箇所の抽出条件（レイアウトパターンサイズ、レイアウトパターン間隔など）に基づき、分配必要箇所を抽出する。得られた抽出情報（座標、領域など）に基づき、分配するレイアウトパターンをマークし、マークされたレイアウトパターンを異なるレイアウトパターン群に分配する。分配されたレイアウトパターンは、光近接効果に伴う歪みを予め見込んで補正するＯＰＣ（Optical Proximity Correction、光近接効果補正）処理を施された後に、マスクとして描画される（たとえば、特許文献１参照）。

国際公開第２００６／１１８０９８号パンフレット

従来の複数マスクへのレイアウトパターンの分配は、設計レイアウトパターンのままでは製造上問題となるような箇所を抽出し、そのようなレイアウトパターンを複数のマスクに分配することを目的としていた。従来の技術では、製造上致命的なレイアウトパターンを消失させる点では良いが、本来分配すべきでないレイアウトパターンを分配することにより、かえって歩留りを低下させる要因を作りこむ場合があった。また、分配の仕方によって分配後の各プロセスの歩留りを向上させることまでは配慮されていなかった。

本発明は上記の問題に鑑みてなされたものであり、その一の目的は、歩留り低下要因を回避するようにレイアウトパターンを分配する半導体装置の製造方法、および、その製造に用いるマスクを提供することである。

また、本発明の他の目的は、レイアウトパターンを複数のマスクに分配することから生じる自由度を活用して、歩留り向上を可能とする、半導体装置の製造方法およびその製造に用いるマスクを提供することである。

本発明の実施の形態に係る半導体装置の製造方法は、ダブルパターニングを用いた半導体装置の製造方法であって、ダブルパターニングで用いる複数枚のマスクを準備する工程を備える。また、上記複数枚のマスクを用いてダブルパターニングを行なう工程を備える。複数枚のマスクを準備する工程は、複数枚のマスクのそれぞれを用いる露光工程の特性に応じて、レイアウトパターンのサイズを考慮して、レイアウトパターン群を複数枚のマスクに分配する工程を含む。

この実施の形態によれば、露光工程においてより製造が容易であるレイアウトパターンとなるように、また、製造が困難であるレイアウトパターンを排除するように、レイアウトパターン群を分配することができる。このため、半導体装置の製造が容易となり、歩留りを向上させることができる。

本発明の実施の形態に共通の、ＬＳＩ製造フローの概要を示す流れ図である。 図１に示すウェハプロセス内のフローの一部を示す流れ図である。 本発明の実施の形態に共通の、レイアウトパターンの分割、分配処理システムの構成を示す模式図である。 本発明の実施の形態に共通の、分割、分配処理フローを示す流れ図である。 実施の形態１の設計レイアウトパターン群を示す模式図である。 実施の形態１の、分配されたレイアウトパターン群の一例を示す模式図である。 実施の形態１の、分配されたレイアウトパターン群の他の例を示す模式図である。 レイアウトパターンのピッチと、焦点深度との関係について示すグラフである。 実施の形態２のレイアウトパターンの分割、分配について示す模式図である。 従来の補助パターンについて説明する模式図である。 実施の形態３の、補助パターンが形成されたマスクの例を示す模式図である。 面積率調整用のダミーパターンの例を示す模式図である。 より大きなサイズの補助パターンを用いる例を示す模式図である 図１３に示すレイアウトパターンが形成されたマスクを示す模式図である。 実施の形態５のレイアウトパターン群について示す模式図である。 比較的製造精度要求の高いレイアウトパターンと同一のマスクに分配される補助パターンを加えた例を示す模式図である。 実施の形態７のレイアウトパターン群について示す模式図である。 レイアウトパターン上にホールパターンが形成された場合の分割の例を示す模式図である。 実施の形態９の設計レイアウトパターンを示す模式図である。 隣接するレイアウトパターンを分配しない手法を示す模式図である。 隣接しないレイアウトパターンを分配しない手法を示す模式図である。 隣接するレイアウトパターンの辺からの距離に応じて分割線を探索する起点を設定する方法を説明する模式図である。 図２２に示す分割線を探索する起点の設定方法に、製造不可能なパターンサイズを加えた模式図である。 レイアウトパターン種およびサイズ毎の、分割線を探索する起点を設定する方法を説明する模式図である。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
図１は、本発明の実施の形態に共通の、ダブルパターニングを用いた半導体装置の製造方法としての、ＬＳＩ製造フローの概要を示す流れ図である。図１に示すように、本実施の形態のＬＳＩ製造フローにおいては、まず、目的とする設計レイアウトを決定する（ＬＦＳ１）。次に工程（ＬＦＳ２）において、設計レイアウトに対し、分割、分配処理、ＲＥＴ（Resolution Enhancement Technique、超解像技術）、ＯＰＣ処理（Optical Proximity Correction、光近接効果補正）、ＰＲＣ（Process Rule Check）およびＭＤＰ処理（Mask Data Preparation、マスクデータ処理）などを行なう。これにより、レイアウトパターンデータ１、２・・・Ｎを得る（ＬＦＳ３〜５）。なお、ここでは光近接効果補正とは、光学的な近接効果のみではなく、広く製造上のパターン歪を補正することをいう。また、ＰＲＣとは、リソグラフィプロセス上の問題を検出するリソグラフィ検証、マスクプロセスでの問題を検出するＭＲＣ（Mask Rule Check）や、描画を行なう際に満たさなければならない条件など、製造上の問題の検出処理を指す。

次に工程（ＬＦＳ６）において、得られたレイアウトパターンについてマスク作製を行なう。つまり、工程（ＬＦＳ６）では、ダブルパターニングで用いる複数枚のマスクを準備する。そして、それぞれのレイアウトパターンに対応したマスク１、２・・・Ｎを得る（ＬＦＳ７〜９）。次に工程（ＬＦＳ１０）において、これらのマスクを用いて、ウェハプロセスを行なう。つまり、工程（ＬＦＳ１０）では、工程（ＬＦＳ６）で準備した複数枚のマスクを用いて、複数回の露光、エッチングなどを行ない、設計レイアウトパターンを得る、ダブルパターニングを行なう。そして、このようなダブルパターニングにより必要な構造をウェハ上に形成した後、ダイシング工程などの後工程を実施する。このようにして、半導体装置としてのＬＳＩチップを得る（ＬＦＳ１１）。

図２は、図１に示すウェハプロセス（ＬＦＳ１０）内のフローの一部を示す流れ図である。図２に示すように、注目する該当層プロセス（ＷＰＳ２）の前にその前層プロセス（ＷＰＳ１）を行ない、また該当層プロセス（ＷＰＳ２）を行なった後次層プロセス（ＷＰＳ３）を行なう。該当層のパターンをウェハ上に形成するために、複数のマスク１、２・・・Ｎ(図２中のＭＫ１〜３)をそれぞれもちいた複数のプロセス１、２、・・・Ｎ（図２中のＰＣ１〜３）を実施する。プロセス１、２、・・・Ｎによって、ウェハ、レジスト、ハードマスクなどにマスク１〜Ｎに対応するウェハパターンが形成される。最終的に、プロセスＮの後、設計レイアウトの該当層のパターンに相当する形状のウェハパターンを得る。なお、プロセス１〜Ｎは、必要な前後処理のプロセスを含むものとする。

図３は、本発明の実施の形態に共通の、図１に示す工程（ＬＦＳ２）で用いられる、レイアウトパターンの分割、分配処理システムの構成を示す模式図である。図３に示すように、分割、分配処理システムでは、処理のための諸条件（製造不可能距離などの分配処理に必要な条件、分割処理に必要な条件、および入力レイアウトのレイヤ情報など）を含む諸条件保持部ＳＣ１と、入力レイアウトパターンを表現する入力レイアウトデータ保持部ＳＣ２とから、分割、分配処理部ＳＣ３に必要なデータが入力される。また、分割、分配処理システムは、分割、分配処理の結果である出力レイアウトパターンを表現するデータを保持する出力レイアウトデータ保持部ＳＣ１７を備える。また、分割、分配処理システムは、分割、分配後に残存する、分割の強制、禁止および分配の強制、禁止に違反する箇所およびその抽出の条件などを含むデータを保持する分割、分配違反箇所保持部ＳＣ１８を持つ、分割、分配処理部ＳＣ３を備える。なお、諸条件保持部ＳＣ１、入力レイアウトデータ保持部ＳＣ２、出力レイアウトデータ保持部ＳＣ１７および分割、分配違反箇所保持部ＳＣ１８は、物理的、論理的に単一であっても、複数であってもよい。

分割、分配処理部ＳＣ３は、諸条件保持部ＳＣ１からデータが入力される諸条件入力部ＳＣ４と、入力レイアウトデータ保持部ＳＣ２からデータが入力される入力レイアウトデータ入力部ＳＣ５とを含む。また、分割、分配処理部ＳＣ３は、分配必要、禁止箇所を抽出する分配必要、禁止箇所抽出部ＳＣ６と、分割必要、禁止箇所を抽出する分割必要、禁止箇所抽出部ＳＣ７と、分配必要、禁止箇所をマークする分配必要、禁止箇所マーク部ＳＣ８と、分割必要、禁止箇所をマークする分割必要、禁止箇所マーク部ＳＣ９とを含む。また、分割、分配処理部ＳＣ３は、分割線の候補を生成する分割線候補生成部ＳＣ１０と、分割、分配条件を決定する分割、分配条件決定部ＳＣ１１と、分割処理を行なう分割処理部ＳＣ１２と、分配処理を行なう分配処理部ＳＣ１３とを含む。

さらに、分割、分配処理部ＳＣ３は、出力レイアウトデータ出力部ＳＣ１４と、分割、分配違反箇所抽出部ＳＣ１５と、分割、分配違反箇所出力部ＳＣ１６を含む。出力レイアウトデータ出力部ＳＣ１４は、出力レイアウトデータ保持部ＳＣ１７へデータを出力する。分割、分配違反箇所抽出部ＳＣ１５および分割、分配違反箇所出力部ＳＣ１６は、分割の強制、禁止、および分配の強制、禁止に違反する箇所の抽出を行ない、分割、分配違反箇所保持部ＳＣ１８へデータを出力する。

図４は、本発明の実施の形態に共通の、図１に示す工程（ＬＦＳ２）の一部である、分割、分配処理フローを示す流れ図である。図４に示すように、本実施の形態の分割、分配処理フローにおいては、まず、諸条件の入力工程（ＳＤＳ１）において、図３の諸条件保持部ＳＣ１により保持されている諸条件を、図３の諸条件入力部ＳＣ４に読み込む。具体的には、レイアウトデータのレイアウトパターンを指定する条件（セル名、レイヤ名、処理領域など）、分配、分割および分割、分配違反箇所抽出など各処理で必要とされる条件、および、出力レイアウトデータ保持部ＳＣ１７と分割、分配違反箇所保持部ＳＣ１８へのレイアウトデータの出力指示を読み込む。次にレイアウトデータの入力工程（ＳＤＳ２）では、諸条件の入力工程（ＳＤＳ１）で入力した情報に基づき、必要なレイアウトパターンデータを図３の入力レイアウトデータ保持部ＳＣ２から入力レイアウトデータ入力部ＳＣ５に読み込む。

次に分配必要、禁止箇所の抽出工程（ＳＤＳ３）では、図３の分配必要、禁止箇所抽出部ＳＣ６において、分配必要箇所および分配禁止箇所を、処理対象であるレイアウトパターンから抽出する。分配必要、禁止箇所の抽出は、諸条件の入力工程（ＳＤＳ１）で読み込んだ、処理対象であるレイアウトパターン、参照するレイアウトパターン、および分配必要、禁止箇所の抽出条件（レイアウトパターンサイズ、レイアウトパターン間隔、図３の入力レイアウトデータ保持部ＳＣ２に含まれる抽出箇所を示す位置情報など）に基づき行なわれる。

次に分割必要、禁止箇所の抽出工程（ＳＤＳ４）では、図３の分割必要、禁止箇所抽出部ＳＣ７において、分割必要箇所および分割禁止箇所を、処理対象であるレイアウトパターンから抽出する。分割必要、禁止箇所の抽出は、諸条件の入力工程（ＳＤＳ１）で読み込んだ、処理対象であるレイアウトパターン、参照するレイアウトパターン、および分割必要、禁止箇所の抽出条件（図３の入力レイアウトデータ保持部ＳＣ２に含まれる抽出箇所を示す位置情報など）に基づき行なわれる。

次に分配必要、禁止箇所のマーク工程（ＳＤＳ５）では、図３の分配必要、禁止箇所マーク部ＳＣ８において、異なるレイアウトパターン群に分配するレイアウトパターン、および、異なるレイアウトパターン群に分配せず同一のレイアウトパターン群に分類するレイアウトパターンを、処理対象であるレイアウトパターンのデータにそれぞれ対応付ける（マークする）。分配必要、禁止箇所のマークは、諸条件の入力工程（ＳＤＳ１）で読み込んだ、分配必要、禁止箇所のマーク条件（マークに用いる対応付けの方法など）に基づき、分配必要、禁止箇所の抽出工程（ＳＤＳ３）で得られた抽出情報（座標、領域など）に基づき行なわれる。

次に分割必要、禁止箇所のマーク工程（ＳＤＳ６）では、図３の分割必要、禁止箇所マーク部ＳＣ９において、単一の多角形であるレイアウトパターンを複数のレイアウトパターンに分離することにより分割する位置を、処理対象であるレイアウトパターンのデータに設定（マーク）する。また、分割禁止箇所を、レイアウトパターン多角形単位や分割禁止領域として設定（マーク）する。分割必要、禁止箇所のマークは、諸条件の入力工程（ＳＤＳ１）で読み込んだ、分割必要、禁止箇所のマーク条件（マークに用いる分割線指定の方法など）、および、分割必要、禁止箇所の抽出工程（ＳＤＳ４）で得られた抽出情報（座標、領域、線分など）に基づき行なわれる。

次に分割線候補生成工程（ＳＤＳ７）では、図３の分割線候補生成部ＳＣ１０において、たとえばレイアウトパターンの頂点および隣接するレイアウトパターンの頂点から垂線を引いた位置などに、分割線の線分の一端となる位置（分割点）の候補を配置し、分割点をレイアウトパターンのどの位置に分割線を入れるのかを探索する起点とする。またたとえば、隣接するレイアウトパターンからの距離に応じて分割線を探索する起点を設定する。このようにして、分割線の候補を生成する。

次に分割、分配条件の決定工程（ＳＤＳ８）では、図３の分割、分配条件決定部ＳＣ１１において、シミュレーションを用いた方法や、コストを最小化するアルゴリズムを流用する方法などによって、分割線を選択する。選択された分割線、および、分配必要、禁止箇所のマーク工程（ＳＤＳ５）で対応付けられたレイアウトパターンの分配必要箇所に基づき、分割、分配条件を決定する。

次に分割処理工程（ＳＤＳ９）では、図３の分割処理部ＳＣ１２において、分割必要、禁止箇所のマーク工程（ＳＤＳ６）において分割必要とマークされた箇所で、レイアウトパターンを分割する。分割禁止とマークされた箇所では、レイアウトパターンの分割を行なわない。

次に分配処理工程（ＳＤＳ１０）では、図３の分配処理部ＳＣ１３において、分配必要、禁止箇所のマーク工程（ＳＤＳ５）においてマークされ対応付けられたレイアウトパターンを、異なるレイアウトパターン群に分配する。分配禁止とマークされた箇所では、レイアウトパターンを同一のレイアウトパターン群に分類する。

次にレイアウトパターンデータの出力工程（ＳＤＳ１１）では、図３の出力レイアウト出力部ＳＣ１４において、諸条件の入力工程（ＳＤＳ１）で読み込んだレイアウト出力内容および出力先の条件などに基づき、図３の出力レイアウトデータ保持部ＳＣ１７に、分割処理工程（ＳＤＳ９）および分配処理工程（ＳＤＳ１０）の結果得られたレイアウトデータを出力する。この際、これ以外のステップ（分配必要、禁止箇所の抽出工程（ＳＤＳ３）〜分割必要、禁止箇所のマーク工程（ＳＤＳ６））の中間結果を出力することもある。また、これらの間でサイジング、論理演算など、ＤＲＣ（Design Rule Check）ツールで行われる図形演算処理を行なうことがある。

次に分割、分配違反箇所の抽出工程（ＳＤＳ１２）では、図３の分割、分配違反箇所抽出部ＳＣ１５において、分割処理工程（ＳＤＳ９）、分配処理工程（ＳＤＳ１０）の結果に対して、分割および分配条件を満たすことができなかった分割、分配違反箇所を抽出する。分割、分配違反箇所の抽出は、諸条件の入力工程（ＳＤＳ１）で読み込んだ、分割、分配違反箇所の抽出条件（分割、分配違反箇所の抽出条件、分割、分配違反箇所のマークに接するレイアウトパターン数など）に基づき行なわれる。

次に分割、分配違反箇所の出力工程（ＳＤＳ１３）では、図３の分割、分配違反箇所出力部ＳＣ１６において、分割、分配違反箇所の抽出工程（ＳＤＳ１２）で得られた分割、分配違反箇所の情報（違反内容および座標、領域など）を、諸条件の入力工程（ＳＤＳ１）で読み込んだ、分割、分配違反箇所出力内容および出力先の条件などに基づき、図３の分割、分配違反箇所保持部ＳＣ１８に出力する。このようにして、分割、分配処理が終了する。

なお、レイアウトパターンを複数のマスクに分配した後、ＣＭＰ（Chemical Mechanical Polishing、化学的機械的研磨）ダミーパターンの生成、ＯＰＣ処理、その他ＲＥＴ関連のダミーパターンやレイアウトに対する演算など、一般にマスク作製前に行われている図形処理が必要であり、必要な部分、必要な時点でこれらの処理を行なう。

次に、図４に示す分割、分配条件決定工程（ＳＤＳ８）において行なわれる、分配処理の具体例について説明する。図５は、実施の形態１の設計レイアウトパターン群を示す模式図である。図５に示すように、設計レイアウトパターン群であるレイアウトパターン群ＬＰＧ１は、レイアウトパターンＬＰ１〜ＬＰ４によって、構成されている。距離Ｄ１は、ウェハ上にレイアウトパターンを分離して形成（転写）できない距離である。距離Ｄ２は、ウェハ上にレイアウトパターンを分離して形成できる距離である。レイアウトパターンＬＰ１〜ＬＰ４の間のそれぞれの距離が距離Ｄ１となることを回避するためにレイアウトパターン群ＬＰＧ１を複数のマスクに分配する方法として、図６（ａ）および（ｂ）に示すように分配する方法と、図７（ａ）および（ｂ）に示すように分配する方法との、２通りが考えられる。

図６は、実施の形態１の、分配されたレイアウトパターン群の一例を示す模式図である。図５に示すレイアウトパターン群ＬＰＧ１は、図６（ａ）に示すレイアウトパターンＬＰ１、ＬＰ３と、図６（ｂ）に示すレイアウトパターンＬＰ２、ＬＰ４とに、分配することができる。距離Ｄ３、Ｄ４は、ウェハ上にレイアウトパターンを分離して形成できる距離である。したがって、図６（ａ）および（ｂ）に示す分配結果を重ね合わせることによって、所望の設計レイアウトパターン群である、図５に示すレイアウトパターン群ＬＰＧ１を得ることができる。

一方図７は、実施の形態１の、分配されたレイアウトパターン群の他の例を示す模式図である。図５に示すレイアウトパターン群ＬＰＧ１は、図７（ａ）に示すレイアウトパターンＬＰ２、ＬＰ３と、図７（ｂ）に示すレイアウトパターンＬＰ１、ＬＰ４とに、分配することができる。距離Ｄ２、Ｄ５は、ウェハ上にレイアウトパターンを分離して形成できる距離である。したがって、図７（ａ）および（ｂ）に示す分配結果を重ね合わせることによって、所望の設計レイアウトパターン群である、図５に示すレイアウトパターン群ＬＰＧ１を得ることができる。

図６および図７に示す分配されたレイアウトパターン群はいずれも、ウェハ上に設計レイアウトパターンに相当するレイアウトパターン群ＬＰＧ１を形成することが可能な場合である。ここで、一般にリソグラフィ技術の製造容易性はレイアウトパターンのピッチ（すなわち、隣接するレイアウトパターン間の距離（間隔））に依存する。そのため、たとえレイアウトパターンのピッチが、レイアウトパターンをウェハ上に分離して形成できる距離であっても、その歩留りはレイアウトパターン間の距離に応じて異なる。従来は、図６および図７に示す分配方法を区別して分配することがなかったが、本実施の形態では、これらを区別して分配する。

たとえば、通常のリソグラフィ技術を使用する場合においては、一般にレイアウトパターンのピッチが狭いほど、製造が困難である。距離Ｄ２〜Ｄ５のうち相対的に小さい距離Ｄ２を間隔とする、レイアウトパターンＬＰ２およびＬＰ３の製造が困難である場合には、これを考慮して、図６（ａ）および（ｂ）に示す分配を行なう。これにより、製造が不可能ではないが困難である、距離Ｄ２をピッチとするレイアウトパターンをウェハ上に形成する必要がなくなる。その結果、製造が容易となり、歩留りが向上する。

またたとえば、変形照明のような、特定のピッチで配置されたレイアウトパターンの製造を容易にするリソグラフィ技術を使用する場合においては、一般に、上記特定のピッチと異なる中間ピッチの製造が最も困難である。距離Ｄ２〜Ｄ５のうち、Ｄ３およびＤ４が中間ピッチに相当し、Ｄ３を間隔とするレイアウトパターンＬＰ１およびＬＰ３、ならびにＤ４を間隔とするレイアウトパターンＬＰ２およびＬＰ４の製造が困難である場合には、これを考慮して、図７（ａ）および（ｂ）に示す分配を行なう。これにより、製造が不可能ではないが困難である、距離Ｄ３およびＤ４をピッチとするレイアウトパターンをウェハ上に形成する必要がなくなる。その結果、製造が容易となり、歩留りが向上する。

またたとえば、ウェハ上でレイアウトパターンを分離して形成できる距離以上かつ距離Ｄ５よりも小さい（距離Ｄ５を含まない）距離のピッチで配置されたレイアウトパターンの製造を容易にするリソグラフィ技術を使用する場合においては、大きな距離Ｄ５を間隔とするレイアウトパターンＬＰ１およびＬＰ４の製造が困難となる。これを考慮して、図６（ａ）および（ｂ）に示す分配を行なう。これにより、製造が不可能ではないが困難である、距離Ｄ５をピッチとするレイアウトパターンをウェハ上に形成する必要がなくなる。その結果、製造が容易となり、歩留りが向上する。

またたとえば、距離Ｄ２がレイアウトパターンをウェハ上に分離して形成できる距離であっても、距離Ｄ３およびＤ４のパターンピッチの製造を容易にするリソグラフィ技術を使用する場合においては、これを考慮して、図６（ａ）および（ｂ）に示す分配を行なう。これにより、製造が不可能ではないが相対的に困難である、距離Ｄ２およびＤ５をピッチとするレイアウトパターンをウェハ上に形成する必要がなくなる。その結果、製造がより容易となり、歩留りが向上する。

またたとえば、リソグラフィ技術の中でも特に、複数マスクの重ねおよびパターン寸法変動の影響について述べる。レイアウトパターンを複数マスクに分配して複数回のプロセスで製造を行なう場合、複数のマスクの間での重ねずれにより、分配されたレイアウトパターン間の位置関係にずれが生じると、レイアウトパターン間の距離が設計レイアウトパターンとは異なる値に変動する。また、寸法変動によっても、レイアウトパターン間の距離が設計レイアウトパターンとは異なる値に変動する。レイアウトパターン間の容量は、上記距離に依存し、距離が小さいほどその容量および距離の変動の容量に与える影響が大きくなる。このように、距離Ｄ２〜Ｄ５のうち相対的に小さい距離Ｄ２を間隔とするレイアウトパターンＬＰ２およびＬＰ３の製造に際し、レイアウトパターン間の距離の変動が容量に与える影響が大きい場合には、これを考慮して、図６（ａ）および（ｂ）に示す分配を行なう。これにより、レイアウトパターン間の距離として相対的に小さい距離Ｄ２をピッチとするレイアウトパターンを、ウェハ上に形成する必要がなくなる。その結果、製造が容易となり、歩留りが向上する。

以上説明したように、リソグラフィ技術で製造がより容易である距離をピッチとするレイアウトパターンになるように、また、製造が困難である距離をピッチとするレイアウトパターンを排除するように、レイアウトパターン群を複数枚のマスクに分配することができる。つまり、図１において説明したようにダブルパターニングでは複数回の露光が行なわれ、それぞれの露光工程では、レイアウトパターン群が分配された複数枚のマスクのそれぞれが用いられる。露光工程では、レイアウトパターン間のピッチに対する製造容易性がそれぞれ異なるという特性があるが、当該露光工程の特性に応じて、レイアウトパターンのサイズおよび配置によって決定されるレイアウトパターン間のピッチを考慮して、レイアウトパターン群を複数枚のマスクに分配することができる。これにより、製造が容易となり、歩留りが向上する。分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

ここで、レイアウトパターンのピッチと、レイアウトパターン群の分配の要否との関係について説明する。図８は、レイアウトパターンのピッチと、焦点深度との関係について示すグラフである。図８の横軸は、設計レイアウトパターンのピッチの寸法（単位：ｎｍ）を示し、縦軸は、ＤＯＦ（Depth of Focus、焦点深度）（単位：μｍ）を示す。図８には、ＡｒＦ液浸露光機、ＮＡ＝１．３、２／３輪帯照明とクリアフィールドマスクを用いて、４５ｎｍレジストパターン形成プロセスでのＤＯＦを示す。

図８に示す領域Ａでは、分割しなければレイアウトパターンが解像しないため、レイアウトパターン群の分割が必須である。領域Ｂは、設計ピッチ寸法が、解像限界寸法（λ／ＮＡ／２＝１９３／１．３／２）から、３光束最小ピッチ（λ／ＮＡ＝１９３／１．３）である約１５０ｎｍ以下の範囲を示し、領域Ｂではレイアウトパターン群を１枚のマスクに入れた方が、ＤＯＦマージンがあり有利となる。つまり、領域Ｂでは、ダブルパターニングにおいてレイアウトパターン群を分割せずに、たとえば変形照明などを用い、１枚のマスクにレイアウトパターンを形成する方がより有利となる。また領域Ｃでは、レイアウトパターン群を分配してもよく、分配しなくてもよい。

（実施の形態２）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において行なわれる、設計レイアウトパターンを複数のマスクに分配する他の例を示す。実施の形態１で示したもともと分離されている設計レイアウトパターンを複数のマスクに分配する場合とは異なり、もともと分離されていない設計レイアウトパターンを複数のレイアウトパターンに分割した後、複数のマスクに分配する例である。かつ、分配したレイアウトパターンのマスクへの割り当てを区別する例を示す。図９は、実施の形態２のレイアウトパターンの分割、分配について示す模式図である。図９（ａ）には、設計レイアウトパターンであるレイアウトパターン群ＬＰＧ２を示す。また図９（ｂ）および（ｃ）は、レイアウトパターン群ＬＰＧ２を、同一箇所で分割し、レイアウトパターンＬＰ１１およびＬＰ１２とした例を示す模式図である。

図９（ｂ）では、分割されたレイアウトパターンＬＰ１１、１２のうち、相対的にサイズが大きく、幅が太く、面積が大きいレイアウトパターンＬＰ１１を、１のマスクに割り当てる。一方、相対的にサイズが小さく、細く、面積が小さいレイアウトパターンＬＰ１２を、斜線部で示すように、２のマスクに割り当てる。一方図９（ｃ）では、レイアウトパターンＬＰ１２を１のマスクに割り当て、斜線部で示すレイアウトパターンＬＰ１１を２のマスクに割り当てる。

１のマスクおよび２のマスクを用いるプロセスは、完全に可逆ではない場合がある。つまり、プロセスの前後関係を逆にすると製造が困難になる場合がある。たとえば、複数枚のマスクとしての１のマスクおよび２のマスクを用いて形成されたエッチングマスクを用いたエッチング工程の特性に応じて、１のマスクを用いるプロセスにおいてレイアウトパターンの面積率や幅を大きくすべき場合、または小さくすべき場合がある。そこで、１のマスクを用いるプロセスにおいてレイアウトパターンの面積率またはレイアウトパターンの幅を大きくすべき場合は、図９（ｂ）に示す通り、レイアウトパターンＬＰ１１が１のマスクに割り当てられるように、レイアウトパターン群を分配する。また、１のマスクを用いるプロセスにおいてレイアウトパターンの面積率またはレイアウトパターンの幅を小さくすべき場合は、図９（ｃ）に示す通り、レイアウトパターンＬＰ１２が１のマスクに割り当てられるように、レイアウトパターン群を分配する。ここで、レイアウトパターンの面積率とは、マスクに形成されるレイアウトパターンがマスクの中に占める面積の、マスク全体の面積に対する率を示す。

このように、レイアウトパターンのサイズを考慮して、またはレイアウトパターンの幅の大小を基準として、レイアウトパターン群を複数枚のマスクに分配することにより、製造が容易となり、歩留りを向上させることができる。本実施の形態では、分割および分配を行なう例を示したが、分割を行なわない場合についても、もともと分離されているレイアウトパターンを１のマスクに分配するか、２のマスクに分配するか決定する点で同様である。また、本実施の形態では、レイアウトパターンのサイズまたは幅を基準とする分配について述べたが、実施の形態１で述べたように、レイアウトパターンのピッチを基準とする分配を行なっても、同様の効果が得られる。さらに、分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

（実施の形態３）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）の際に、マスクにレイアウトパターンに加えて補助パターンが形成されている場合の例を示す。補助パターンとは、製造上好ましいパターンピッチやパターン密度とするなどのために、もともとの設計レイアウトパターンに加えられたパターンのことである。補助パターンを加えることで、解像力向上や焦点深度の拡大などの効果が得られ、パターン形状を改善することができる。

図１０は、従来の補助パターンについて説明する模式図である。図１０（ａ）は、設計レイアウトパターンとしてのレイアウトパターンＬＰ２１を示す。図１０（ｂ）は、図１０（ａ）のレイアウトパターンＬＰ２１に対して、実際にウェハ上で得られるパターンＡＰ２１を示したものである。

図１０（ｃ）は、図１０（ａ）に対して補助パターンＳＰ２２を加えた例である。補助パターンには、大きく分けて、ウェハ上で図１０（ｂ）のパターンＡＰ２１のようなパターンのみを得る、非解像補助パターンと、ウェハ上で図１０（ｄ）のＡＰ２１およびＡＰ２２からなるパターンを得る、解像する補助パターンとがある。両者の違いは、図１０（ｃ）の補助パターンＳＰ２２のサイズが、リソグラフィ技術で解像するサイズより大きいか小さいかによる。補助パターンＳＰ２２のサイズが大きければ、図１０（ｄ）のＡＰ２２のように、ウェハ上でもパターンとして解像する。補助パターンＳＰ２２のサイズが小さければ、図１０（ｂ）に示すように、補助パターンＳＰ２２の部分にはウェハ上にパターンが形成されない。

一般に補助パターンは、そのサイズが大きいほど、ＤＯＦマージン向上や面積密度の増加に対して効果が高い。そのため、図１０（ｄ）のように、ウェハ上にパターンＡＰ２２が解像されるような、サイズの大きい補助パターンＳＰ２２を用いる方が、製造上は好ましい。しかし、従来の方法では、補助パターンＳＰ２２が解像したパターンＡＰ２２がウェハ上に残存することで、デバイス、回路上悪影響をおよぼす場合には使用することができなかった。そのため、補助パターンＳＰ２２の配置箇所には制約が生じ、多くの箇所に補助パターンＳＰ２２を挿入することができないという問題があった。

そこで、本実施の形態では、基板（ウェハ）上に解像するサイズに形成された補助パターンを使用する例について説明する。図１１は、実施の形態３の、補助パターンが形成されたマスクの例を示す模式図である。図１１では、図１０（ａ）にも示すレイアウトパターンＬＰ２１に加えて、ウェハ上に解像するサイズの補助パターンＳＰ２３が形成されている。図１０（ｃ）との違いは、補助パターンＳＰ２３のサイズが、補助パターンＳＰ２２に対して大きい点である。このような、ウェハ上に解像するサイズの補助パターンＳＰ２３を用いる場合には、補助パターンＳＰ２３が解像した後の工程において、ウェハ上に解像した補助パターンＳＰ２３の痕跡が消滅するように、補助パターンＳＰ２３のサイズおよび位置が決定されればよい。このようにすれば、補助パターンＳＰ２３が解像したパターンがウェハ上に残存し、デバイス、回路上悪影響をおよぼす事態を回避することができる。

たとえば、１のマスクを使用するプロセスの後、２のマスクを使用するプロセスを行なうという製造工程を繰り返す場合において、ハードマスクを用いたプロセスを使用することがある。１のマスクを使用するプロセスでは、現像後のレジストには補助パターンの痕跡が残る。しかしその後の、ハードマスクのエッチングを行なう工程などの際に補助パターンの痕跡が消滅する場合、レジスト上で痕跡が残存するサイズの補助パターンを使用しても、ウェハ上には最終的に痕跡が残らないこととなる。

より具体的には、１のマスクのＳＲＡＦ（Sub-Resolution Assist Feature、解像補助）パターンを大きめにして、１のマスクを使用する第１加工工程では、ＳＲＡＦ部に補助パターンの痕跡が残ってもよいものとする。その後、２のマスクを使用する第２加工工程において、第１加工工程で残っていたＳＲＡＦパターンを消去することによって、最終的に補助パターンの痕跡が残らないウェハを得ることができる。

本実施の形態の具体例を以下に示す。ＡｒＦ液浸露光機、ＮＡ＝１．３、２／３輪帯照明とクリアフィールドマスクを用いた４５ｎｍレジストパターン形成プロセスの例を示す。１のマスクのＳＲＡＦサイズを２８ｎｍとした場合では、孤立パターンでのＤＯＦが±０．０３２μｍであったものが、ＳＲＡＦサイズを３５ｎｍとするとＤＯＦが±０．０３９μｍまで拡大する。つまり、ＳＲＡＦをより大きくすることによって、焦点深度が拡大したことになる。また、ＳＲＡＦサイズ３５ｎｍでは、第１加工工程後、ウェハ上に幅約１０ｎｍの痕跡が残存していたが、第２加工工程（エッチング工程）後、上記痕跡は消滅していた。

以上のように、サイズが大きく効果がより大きな補助パターンＳＰ２３を加えても、ウェハ上では、図１０（ｄ）に示すパターンＡＰ２２が残存することのない、図１０（ｂ）に示すようなパターンを得ることができる。これにより、補助パターンが解像したパターンがウェハ上に残存し、デバイス、回路上悪影響をおよぼす問題を回避しながら、サイズが大きい補助パターンを使用することで製造を容易にし、歩留りを向上することができる。

図１２は、補助パターンの例として、面積率調整用のダミーパターンの例を示す模式図である。図１２には、図１０（ａ）にも示すレイアウトパターンＬＰ２１と、複数個のダミーパターンＤＰ２１とが示されている。このように、解像する比較的大きなサイズの補助パターンを、面積率調整用のダミーパターンＤＰ２１として加えることも可能である。この場合も、最終的にウェハ上にはダミーパターンＤＰ２１の痕跡が残らないように、ダミーパターンＤＰ２１のサイズは決定されている。よって、ハードマスクプロセスのための面積率調整用補助パターンとして機能するダミーパターンＤＰ２１を用いる場合に、ダミーパターンＤＰ２１が解像したパターンがウェハ上に残存し、デバイス、回路上悪影響をおよぼす事態を回避することができる。

（実施の形態４）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）の際に、補助パターンを用いる他の例を示す。図１３は、より大きなサイズの補助パターンを用いる例を示す模式図である。図１４は、図１３に示すレイアウトパターンが形成されたマスクを示す模式図である。図１３および図１４に示すように、ダブルパターニングにおける１回目のパターニングで用いられる１のマスクとしてのマスクＭＫ２１には、レイアウトパターンＬＰ２１が分配されている。マスクＭＫ２１にはまた、レイアウトパターンＬＰ２１に加えて、補助パターンＳＰ２４が形成されている。補助パターンＳＰ２４は、基板としてのウェハＷＦ上に解像し、マスクＭＫ２１を用いる１回目のパターニングにおいてウェハ上に痕跡を残すサイズに形成されている。また、ダブルパターニングにおける２回目のパターニングで用いられる２のマスクとしてのマスクＭＫ２２には、レイアウトパターンＬＰ２２が分配されている。

マスクＭＫ２２に形成されたレイアウトパターンＬＰ２２は、１回目のパターニングの際にウェハＷＦ上に形成される補助パターンＳＰ２４の痕跡と重なるような、パターンＡＰ２３をウェハＷＦ上に形成する。つまり、レイアウトパターンＬＰ２２は、補助パターンＳＰ２４の痕跡と重なる構造を形成するように、サイズおよび位置が決定されている。よって、補助パターンＳＰ２４の痕跡は、レイアウトパターンＬＰ２２によってウェハＷＦ上に形成されるパターンＡＰ２３に完全に含まれ、または補助パターンＳＰ２４の痕跡の、パターンＡＰ２３外にある面積が小さく、またはパターンＡＰ２３内にある面積が小さい。このために、補助パターンＳＰ２４の痕跡は、マスクＭＫ２２を用いる２回目のパターニングにおいて問題とならない。

以上のように、他のマスク、プロセス（上述した例の場合、マスクＭＫ２２と２回目のパターニング）でパターンとなる部分（上述した例の場合、パターンＡＰ２３が形成される部分）に対し、ウェハ上に解像し、さらにウェハ上に痕跡が残る補助パターンＳＰ２４を配置することができる。このような補助パターンＳＰ２４を使用しても、最終的にウェハパターンの形状に影響がなく、または小さいために、デバイス、回路上の悪影響を及ぼさず、より補助パターン挿入効果を高めた製造が可能となり、歩留りが向上する。

本実施の形態では、マスクＭＫ２１における補助パターンＳＰ２４を、マスクＭＫ２２のレイアウトパターンＬＰ２２に重複させる例について示したが、マスクＭＫ２２における補助パターンをマスクＭＫ２１のパターンに重複させることが可能な場合は、それを用いても同様の効果を得ることができる。また、両者を合わせて用いられる場合は、合わせて用いることで同様の効果が得られることは明らかである。

さらに、本実施の形態では、２枚のマスクＭＫ２１、ＭＫ２２にレイアウトパターンが分配されている例を示したが、マスクの枚数は３枚以上でもよい。その場合、補助パターンが形成されているマスクを用いたパターニングよりも後のパターニングにおいて、マスクに形成されているレイアウトパターンが補助パターンの痕跡と重なる構造であれば、解像した補助パターンの痕跡が消滅する。つまり、ダブルパターニングを行なうとき、ｎ（ｎは２以上の整数）回目のパターニングで使用されるマスクに形成されているレイアウトパターンは、（ｎ−ｋ）（ｋはｎよりも小さい自然数）回目のパターニングで形成された補助パターンの痕跡と重なる構造を形成するように、レイアウトパターンのサイズおよび位置が決定されていればよい。このようにすれば、ウェハ上に解像する大きさを有し、より焦点深度の拡大が可能である補助パターンを使用しながら、最終的にウェハパターンの形状に影響はない（または小さい）という効果を得ることができる。

（実施の形態５）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において考慮されるべき、レイアウトパターンの分割、分配条件と、レイアウトパターンの製造精度要求との関係について示す。図１５は、実施の形態５のレイアウトパターン群について示す模式図である。図１５（ａ）に示すように、レイアウトパターン群ＬＰＧ３は、比較的製造精度要求の高いレイアウトパターンＬＰ３１と、斜線部で示す、比較的製造精度要求の低いレイアウトパターンＬＰ３２と、によって構成されている。距離Ｄ３１は、レイアウトパターンを分離して形成することのできない、製造不可能距離である。また距離Ｄ３２は、製造上好ましい距離である。

レイアウトパターン群ＬＰＧ３の、レイアウトパターンＬＰ３１、ＬＰ３２間の間隔において、距離Ｄ３１の部分が近接していることはレイアウトパターン群ＬＰＧ３の製造上好ましくない。一方、距離Ｄ３２の部分が近接していることは、レイアウトパターン群ＬＰＧ３の製造において好ましい。この場合、レイアウトパターンＬＰ３１とＬＰ３２とを異なるマスクに分配する分配方法では、製造不可能な距離Ｄ３１を回避するものの、レイアウトパターン群ＬＰＧ３の製造に好ましい距離Ｄ３２を失わせることとなる。

このような場合に好適な分配方法の一例を、図１５（ｂ）に示す。図１５（ｂ）に示すように、レイアウトパターンＬＰ３２が、レイアウトパターンＬＰ３３〜ＬＰ３５に分割、分配されている。レイアウトパターンＬＰ３１に対して製造不可能な距離Ｄ３１で近接する部分は、レイアウトパターンＬＰ３４として分割した上で、レイアウトパターンＬＰ３１とは異なるマスクに分配する。一方、レイアウトパターンＬＰ３１に対して好ましい距離Ｄ３２で近接する部分は、レイアウトパターンＬＰ３３およびＬＰ３５として分割した上で、レイアウトパターンＬＰ３１と同一のマスクに分配する。

つまり、レイアウトパターン群ＬＰＧ３において、製造精度要求が相対的に低いレイアウトパターンＬＰ３２が分割され、レイアウトパターンＬＰ３３〜ＬＰ３５を形成している。分割されたレイアウトパターンＬＰ３３、ＬＰ３５およびＬＰ３４は、レイアウトパターンＬＰ３１との間の距離を考慮しながら、異なる複数枚のマスクに分配されている。このようにすれば、製造不可能距離Ｄ３１を回避しながら、製造上好ましい距離Ｄ３２を確保することができるので、製造を容易にし、歩留りを向上させることができる。分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

（実施の形態６）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において考慮されるべき、補助パターンの形成条件と、レイアウトパターンの製造精度要求との関係について示す。図１６は、図１５に示すレイアウトパターン群に対し、比較的製造精度要求の高いレイアウトパターンと同一のマスクに分配される補助パターンを加えた例を示す模式図である。比較的製造精度要求の高いレイアウトパターンＬＰ３１と、比較的製造精度要求の低いレイアウトパターンＬＰ３２とは、異なるマスクに分配されることにより、製造不可能な距離Ｄ３１を回避している。また、レイアウトパターンＬＰ３１と製造上好ましい距離Ｄ３２の間隔を有するように、レイアウトパターンＬＰ３１に対する補助パターンＳＰ３１を生成している。

つまり、補助パターンＳＰ３１は、レイアウトパターン群ＬＰＧ３において製造精度要求が相対的に低いレイアウトパターンＬＰ３２に重なるように、製造精度要求が相対的に高いレイアウトパターンＬＰ３１が形成されたマスクと同一のマスクに、形成されている。これにより、製造不可能距離Ｄ３１を回避しながら、製造上好ましい距離Ｄ３２を確保することが可能となる。したがって、製造を容易にし、歩留りを向上させることができる。分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

レイアウトパターンＬＰ３１に対する補助パターンとしては、非解像サイズの補助パターンを使用することも可能であり、実施の形態３および４のように、解像するが後のプロセスで消滅するサイズの補助パターンを使用することも可能である。また、本実施の形態のように、解像し、ウェハ上に痕跡が残る補助パターンＳＰ３１を配置することも可能である。同様にレイアウトパターンＬＰ３２に対する補助パターンを、レイアウトパターンＬＰ３１の領域に配置することも可能である。しかし、補助パターンの影響が最終的なウェハ上のパターンに影響を及ぼす場合は、本実施の形態のように、比較的製造要求精度が低いレイアウトパターンＬＰ３２上に重なるように、レイアウトパターンＬＰ３１に対する補助パターンＳＰ３１のみを生成することが有効である。

（実施の形態７）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において考慮されるべき、レイアウトパターンの分割、分配条件と、レイアウトパターンの製造精度要求との関係の他の例について示す。図１７は、実施の形態７のレイアウトパターン群について示す模式図である。図１７（ａ）に示すように、レイアウトパターン群ＬＰＧ４は、レイアウトパターンＬＰ４１、ＬＰ４２およびＬＰ４３によって構成されている。レイアウトパターンＬＰ４１は逆Ｕ字形に形成されている。レイアウトパターンＬＰ４２、ＬＰ４３は、レイアウトパターンＬＰ４１のＵ字形によって囲まれるように、配置されている。レイアウトパターンＬＰ４１とＬＰ４２との間、ＬＰ４２とＬＰ４３との間、ＬＰ４３とＬＰ４１との間の距離は、それぞれレイアウトパターンを分離して製造不可能な距離Ｄ４１である。

製造不可能距離Ｄ４１を回避するためには、レイアウトパターンＬＰ４１を分割できればよいが、本実施の形態では、レイアウトパターンＬＰ４１の製造精度要求が高く、レイアウトパターンＬＰ４１を分割することができないものとする。また、レイアウトパターンＬＰ４２、ＬＰ４３は、比較的製造精度要求が低く、分割可能であるとする。一般に、十分に長いレイアウトパターンが隣接するレイアウトパターンに対し製造不可能距離Ｄ４１にあり、製造することができない場合でも、当該レイアウトパターンの、隣接するレイアウトパターンに対向する辺の長さを短くすれば、製造可能である。本実施の形態は、これを利用した例である。ここで、注目するレイアウトパターンの、長手方向の辺をエッジ部と称し、その長さをエッジ長と称する。

つまり、レイアウトパターンＬＰ４２、ＬＰ４３は、レイアウトパターンＬＰ４１に対して、全体として製造不可能である位置に配置されている。しかし、図１７（ｂ）に示すように、レイアウトパターンＬＰ４２、ＬＰ４３は、ＬＰ４４およびＬＰ４５に分割されている。分割されたレイアウトパターンＬＰ４４、ＬＰ４５のエッジ長は、距離Ｄ４２である。エッジ長が距離Ｄ４２であるレイアウトパターンは、隣接するレイアウトパターンとの間隔が距離Ｄ４１であれば、分離して製造可能であるものとする。つまり、レイアウトパターンＬＰ４４、４５のエッジ長は、隣接するレイアウトパターンＬＰ４１に対して距離Ｄ４１の距離にあっても、製造可能なエッジ長である。レイアウトパターンＬＰ４２、ＬＰ４３は、レイアウトパターンＬＰ４１に対して、製造可能なエッジ長になるように、分割されている。

以上のように、十分に長いエッジ長を有するレイアウトパターンＬＰ４２、４３が、レイアウトパターンＬＰ４１に近接した場合に製造不可能である距離Ｄ４１に対して、その距離Ｄ４１でも製造可能であるエッジ長（距離Ｄ４２）になるようにレイアウトパターンＬＰ４２、ＬＰ４３を分割、分配することができる。これにより、距離Ｄ４１で近接しても、レイアウトパターンＬＰ４４、４５の製造が可能となり、また、歩留りが向上する。分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

（実施の形態８）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において、図１７（ａ）に示すレイアウトパターン群ＬＰＧ４を用いる場合の他の例について示す。図１８は、レイアウトパターン上にホールパターンが形成された場合の分割の例を示す模式図である。実施の形態７において説明した通り、図１８に示す各レイアウトパターン間の距離は、それぞれレイアウトパターンを分離して製造不可能な距離である。この場合、Ｕ字形レイアウトパターンを分割することによって、製造不可能距離Ｄ４１を回避することができる。

図１８に示すように、Ｕ字形レイアウトパターン上には、下層レイアウトパターンと配線に接続されるホールパターンＨＰが形成されている。ホールパターンＨＰと配線パターンとは、デュアルダマシン法によって形成することができる。

ここで、レイアウトパターンを分割した場合、分割した近傍のレイアウトパターンが合わせズレにより、若干太くなる場合、細くなる場合が考えられる。このような場合には、図１８に示すように、ホールパターンＨＰの近傍において、選択的にＵ字形レイアウトパターンを分割しレイアウトパターンＬＰ４６、ＬＰ４７とする。これにより、接続部で配線が太くなる場合は、ホールパターンＨＰとレイアウトパターンとの接続状態をより向上させることができ、逆に接続部で配線細りが起こる場合は、デュアルダマシン工程のために断線することなく、歩留りを向上させることができる。ホールパターンがＵ字形レイアウトパターンに形成されていない場合に適用しても、同様の効果が得られることは明らかである。

（実施の形態９）
本実施の形態では、図４に示す分割、分配条件決定工程（ＳＤＳ８）において、複数のレイアウトパターンを分配せず、同一のマスク上に形成するための手法について述べる。図１９は、実施の形態９の設計レイアウトパターンを示す模式図である。図１９に示すように、設計レイアウトパターンであるレイアウトパターン群ＬＰＧ５は、レイアウトパターンＬＰ５１、ＬＰ５２、ＬＰ５３によって、構成されている。レイアウトパターンＬＰ５１とＬＰ５２との間、ＬＰ５２とＬＰ５３との間の距離は、それぞれ距離Ｄ５１、Ｄ５２である。

図２０は、隣接するレイアウトパターンを分配しない手法を示す模式図である。図１９に示す設計レイアウトパターンを、図２０（ａ）に示すように、レイアウトパターンＬＰ５１およびＬＰ５２によって構成されるレイアウトパターン群ＬＰＧ５ａと、レイアウトパターンＬＰ５３によって構成されるレイアウトパターン群ＬＰＧ５ｂとに分配する。すなわち、隣接するレイアウトパターンＬＰ５１およびＬＰ５２は、分配されておらず、同一のマスクに形成されている。このような分配方法は、次のようにして可能である。

つまり、図４に示す分割、分配条件決定工程（ＳＤＳ８）において、図２０（ｂ）に示すように、レイアウトパターンＬＰ５１およびＬＰ５２の両方に接触または重複を持つように、これらの間に仮想的なレイアウトパターンＶＬＰを生成する。これにより、レイアウトパターンＬＰ５１およびＬＰ５２は仮想的に接続される。レイアウトパターンＬＰ５１およびＬＰ５２が仮想的に接続された後に、レイアウトパターン群の分配が行われるが、仮想的に接続されたレイアウトパターンＬＰ５１およびＬＰ５２は、仮想的に１つのレイアウトパターンとして扱われる。そのため、レイアウトパターンＬＰ５１とＬＰ５２とは、異なるマスクに分配されることはない。また、分割を行なう際に、仮想的なレイアウトパターンＶＬＰ、ならびに、仮想的なレイアウトパターンＶＬＰが接しているレイアウトパターンＬＰ５１およびＬＰ５２を、分割しないようにする。このようにすれば、レイアウトパターンＬＰ５１およびＬＰ５２の分配を防ぐことが可能である。

図２１は、隣接しないレイアウトパターンを分配しない手法を示す模式図である。図１９に示す設計レイアウトパターンを、図２１（ａ）に示すように、レイアウトパターンＬＰ５１およびＬＰ５３によって構成されるレイアウトパターン群ＬＰＧ５ｃと、レイアウトパターンＬＰ５２によって構成されるレイアウトパターン群ＬＰＧ５ｄとに分配する。すなわち、隣接しないレイアウトパターンＬＰ５１およびＬＰ５３は、分配されておらず、同一のマスクに形成されている。このような分配方法は、次のようにして可能である。

レイアウトパターンＬＰ５１およびＬＰ５３を、図２０（ｂ）のような仮想レイアウトパターンＶＬＰで接続すると、レイアウトパターンＬＰ５２を含む３つのレイアウトパターンが仮想レイアウトパターンＶＬＰで接続され、レイアウトパターンＬＰ５１とＬＰ５２、およびＬＰ５２とＬＰ５３を、別のマスクに分配することができない。

これに対しては、図２１（ｂ）に示すように、レイアウトパターンＬＰ５１およびＬＰ５３の両方に接触または重複を持つように、これらの間に仮想的なパスＶＰを生成する（または、レイアウトパターンＬＰ５１およびＬＰ５３が接続されていると認識されるように、内部的に同一のレイアウトパターンＩＤを振り当てる）。仮想的なパスＶＰは、仮想的なレイアウトパターンＶＬＰとは異なり、両端の座標と、両端にあるレイアウトパターンが接続されていることのみを示し、仮想的なパスＶＰが成す線分がいかなるレイアウトパターンと交差しても、これを考慮しないものとする。

これにより、レイアウトパターンＬＰ５１およびＬＰ５３は仮想的に接続される。その後にレイアウトパターン群の分配が行われるが、仮想的に接続されたレイアウトパターンＬＰ５１およびＬＰ５３は、仮想的に１つのレイアウトパターンとして扱われる。そのため、レイアウトパターンＬＰ５１とＬＰ５３とは、異なるマスクに分配されることはない。また、分割を行なう際に、仮想的なパスＶＰが接しているレイアウトパターンＬＰ５１およびＬＰ５３を分割しないようにする。このようにすれば、隣接しないレイアウトパターンＬＰ５１およびＬＰ５３の分配を防ぐことが可能である。

以上のように、隣接する、または隣接しない複数のレイアウトパターンを仮想的に接続したと仮定して、レイアウトパターン群を複数枚のマスクに分配するために、レイアウトパターンの分配を抑制することが可能となる。これにより、製造が容易となり、歩留りが向上する。分配の数を２より大きくする場合に適用しても、同様の効果が得られることは明らかである。

（実施の形態１０）
本実施の形態では、図４に示す分割線候補生成工程（ＳＤＳ７）において、レイアウトパターンを分割する分割線の候補を生成し、さらに図４に示す分割、分配条件決定工程（ＳＤＳ８）において、分割線を決定する方法について述べる。レイアウトパターンは分割線において分割されるが、分割線の位置は、分割されるレイアウトパターンに隣接する他のレイアウトパターンの配置に応じて、設定することができる。

図２２は、隣接するレイアウトパターンの辺からの距離に応じて分割線を探索する起点を設定する方法を説明する模式図である。図２２に示すように、レイアウトパターンＬＰ６１、ＬＰ６２に対して、製造不可能であるレイアウトパターン間隔は、距離Ｄ６１である。レイアウトパターンＬＰ６１およびＬＰ６２の対向する辺から、距離Ｄ６１分離れた位置を示すのが、破線ＳＬ６１およびＳＬ６２である。破線ＳＬ６１およびＳＬ６２と、レイアウトパターンＬＰ６１およびＬＰ６２の辺との交点を、分割線探索の起点である分割点ＳＭ６１とする。これにより、分割線候補の数を限定することができるので、分割線の選択のための計算処理に要する負荷を軽減することが可能である。

図２３は、図２２に示す分割線を探索する起点の設定方法に、製造不可能なパターンサイズＤ６２を加えた模式図である。製造不可能なパターンサイズよりも小さいサイズとなるようにレイアウトパターンを分割しても、分割された後のレイアウトパターンを製造できないため、そのように分割することは望ましくない。

このような場合には、図２３に示すように、破線ＳＬ６２とレイアウトパターンＬＰ６２の辺との交点には、分割線候補である分割点は設けない。これにより、製造不可能なパターンサイズを生じる分割線を分割線候補から除去し、分割線候補の数を限定することができるので、分割線の選択のための計算処理に要する負荷をより軽減することが可能である。

図２４は、レイアウトパターン種およびサイズ毎の、分割線を探索する起点を設定する方法を説明する模式図である。製造不可能なパターンの距離およびサイズはレイアウトパターン種（ライン端、エッジ部など）やレイアウトパターンのサイズにより異なる。そのため、これらに応じて分割線の候補を設けることにより、図２３を用いて説明した方法では消滅する分割線を残し、分割の効果を高めることが可能である。このような方法は、次のようにして可能である。ここで、注目するレイアウトパターンの矩形の短手方向の辺をライン端と称し、長手方向の辺をエッジ部と称する。

図２４に示すように、レイアウトパターンＬＰ６３のライン端とレイアウトパターンＬＰ６４のエッジ部とが近接している。そのため、距離Ｄ６２にある破線ＳＬ６３およびＳＬ６４と、レイアウトパターンＬＰ６３およびＬＰ６４の辺との交点に、分割線候補（分割点ＳＭ６２）を設ける。一方、レイアウトパターンＬＰ６４とＬＰ６５は、互いのエッジ部同士が対向するように近接している。そのため、レイアウトパターンＬＰ６４およびＬＰ６５のエッジ部から、距離Ｄ６２とは異なる、たとえばより大きい距離Ｄ６３にある、破線ＳＬ６５およびＳＬ６６と、レイアウトパターンＬＰ６４およびＬＰ６５の辺との交点に、分割線候補を設ける。さらに、レイアウトパターンＬＰ６３とＬＰ６６は、互いのライン端同士が対向するように近接している。そのため、レイアウトパターンＬＰ６３およびＬＰ６６のライン端から、上記の距離Ｄ６２、Ｄ６３とは異なる、たとえばＤ６２およびＤ６３より小さい距離Ｄ６４にある破線ＳＬ６７およびＳＬ６８と、レイアウトパターンＬＰ６３およびＬＰ６６の辺との交点に、分割線候補を設ける。これにより、分割の効果を高めることが可能である。

また、分割点を、別のマスクに形成されたレイアウトパターンを参照して配置したり、別途作成した任意のレイアウトパターンと図２４に示すレイアウトパターンＬＰ６３〜ＬＰ６６との交点に配置したりすることにより、より重要な位置に数を限定して分割点を配置することが可能である。さらに、条件により、分割点毎にこれを用いるかどうかの要否を指定することや、分割点毎にこれを用いるかどうかのコスト関数の重みをつけることにより、分割線の導入を制御することが可能である。

分割線の選択方法としては、リソグラフィシミュレーションを用いた方法や、微小図形のコストを最小化するアルゴリズム（特開平９−２４６１５８号公報参照）を、流用することが可能である。これらを流用する場合は、スペースが規定値以下である分割線の総長を最小化するように、コスト関数を決めるなどが考えられる。また、その際、規定値以下のスペースが連続する長さが別の規定値以下であればその分は分割線の総長に加えないことで、実際に問題とならない近接パターンの影響を下げたり、さらにはスペースを入力とする関数をスペースに沿って積分した値をコスト関数とすることも可能である。

これまでの各実施の形態において説明した通り、各実施の形態は、単独でも効果を有するが、他の実施の形態と組み合わせることにより、一層効果的となる。その際、複数の実施例を用いた場合の総合的な効果をコスト関数とし、これが最小または最大となるような解を求めることにより、組合せ解の最適値を求めることができ、効果が最大となる組合せを実施することが可能となる。また、いくつかの実施の形態は必須とし、それらを実施することを前提に他の実施の形態の効果をコスト関数で評価し、効果が最大となる組合せを実施することにより、必須の実施の形態の効果を得ながら、それ以外の効果を最大化することが可能である。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。この発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

この発明の半導体装置の製造方法およびマスクは、３２ｎｍノード以降のプロセスを用いたＳｏＣ（System on a Chip、装置（システム）の主要機能を１チップに搭載した集積回路）、メモリなどに、特に有利に適用され得る。

ＬＰ１〜ＬＰ４，ＬＰ１１，ＬＰ１２，ＬＰ２１，ＬＰ２２，ＬＰ３１〜ＬＰ３５，ＬＰ４１〜ＬＰ４７，ＬＰ５１〜ＬＰ５３，ＬＰ６１〜ＬＰ６６ レイアウトパターン、Ｄ１〜Ｄ５，Ｄ３１，Ｄ３２，Ｄ４１，Ｄ４２，Ｄ５１，Ｄ５２，Ｄ６１〜Ｄ６４ 距離、ＬＰＧ１〜ＬＰＧ５，ＬＰＧ５ａ〜ＬＰＧ５ｄ レイアウトパターン群、ＡＰ２１〜ＡＰ２３ ウェハ上で得られるパターン、ＳＰ２２〜ＳＰ２４，ＳＰ３１ 補助パターン、ＤＰ２１ ダミーパターン、ＭＫ２１，ＭＫ２２ マスク、ＷＦ ウェハ、ＨＰ ホールパターン、ＶＬＰ 仮想的なレイアウトパターン、ＶＰ 仮想的なパス、ＳＬ６１〜ＳＬ６８ 破線、ＳＭ６１，ＳＭ６２ 分割点。

Claims (10)

1. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記複数枚のマスクを準備する工程は、前記複数枚のマスクを用いて形成されたエッチングマスクを用いたエッチング工程の特性に応じて、レイアウトパターンのサイズを考慮して、レイアウトパターン群を複数枚のマスクに分配する工程を含む、半導体装置の製造方法。
2. 前記分配する工程では、隣接する前記レイアウトパターン間の距離または前記レイアウトパターンの幅の大小を基準として、前記レイアウトパターン群を複数枚のマスクに分配する、請求項１に記載の半導体装置の製造方法。
3. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記マスクの少なくとも一枚には、レイアウトパターンに加えて、補助パターンが形成されており、
   前記補助パターンは、基板上に解像するとともに、前記補助パターンが解像した後の工程において、解像した前記補助パターンの痕跡が消滅するように、サイズおよび位置が決定されている、半導体装置の製造方法。
4. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記マスクの少なくとも一枚には、レイアウトパターンに加えて、補助パターンが形成されており、
   前記補助パターンは、基板上に解像する大きさに形成されており、
   前記ダブルパターニングを行なう工程におけるｎ（ｎは２以上の整数）回目のパターニングでは、前記レイアウトパターンが、（ｎ−ｋ）（ｋはｎよりも小さい自然数）回目のパターニングで形成された前記補助パターンの痕跡と重なる構造を形成するように、サイズおよび位置が決定されている、半導体装置の製造方法。
5. 請求項３または請求項４に記載の半導体装置の製造方法に用いられる、マスク。
6. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記複数枚のマスクを準備する工程は、レイアウトパターン群において製造精度要求が相対的に低いレイアウトパターンを分割する工程と、分割された前記レイアウトパターンを複数枚のマスクに分配する工程とを含む、半導体装置の製造方法。
7. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記複数枚のマスクを準備する工程は、補助パターンを、レイアウトパターン群において製造精度要求が相対的に低いレイアウトパターンに重なるように、前記製造精度要求が相対的に高いレイアウトパターンが形成されたマスクに形成する工程を含む、半導体装置の製造方法。
8. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記複数枚のマスクを準備する工程は、全体として製造不可能である位置に配置されているレイアウトパターンを、製造可能なエッジ長になるように分割する工程を含む、半導体装置の製造方法。
9. ダブルパターニングを用いた半導体装置の製造方法であって、
   前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
   前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
   前記複数枚のマスクを準備する工程は、複数のレイアウトパターンを仮想的に接続したと仮定して、レイアウトパターン群を複数枚のマスクに分配する工程とを含む、半導体装置の製造方法。
10. ダブルパターニングを用いた半導体装置の製造方法であって、
    前記ダブルパターニングで用いる複数枚のマスクを準備する工程と、
    前記複数枚のマスクを用いて前記ダブルパターニングを行なう工程とを備え、
    前記複数枚のマスクを準備する工程は、レイアウトパターンを分割する工程を含み、
    前記レイアウトパターンを分割する分割線の位置は、前記レイアウトパターンに隣接する他のレイアウトパターンの配置に応じて設定される、半導体装置の製造方法。

Images