JPH09246158A - 可変成形型電子ビーム露光のための台形分割方法 - Google Patents

可変成形型電子ビーム露光のための台形分割方法

Info

Publication number
JPH09246158A
JPH09246158A JP8051528A JP5152896A JPH09246158A JP H09246158 A JPH09246158 A JP H09246158A JP 8051528 A JP8051528 A JP 8051528A JP 5152896 A JP5152896 A JP 5152896A JP H09246158 A JPH09246158 A JP H09246158A
Authority
JP
Japan
Prior art keywords
dividing
division
divided
trapezoidal
trapezoid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8051528A
Other languages
English (en)
Inventor
Hiroomi Nakao
博臣 中尾
Koichi Moriizumi
幸一 森泉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP8051528A priority Critical patent/JPH09246158A/ja
Publication of JPH09246158A publication Critical patent/JPH09246158A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Electron Beam Exposure (AREA)

Abstract

(57)【要約】 【課題】 LSIのマスクパターンを台形分割処理する
に際して、製造精度を低下させる台形の発生を回避する
ことができる方法を提供する。 【解決手段】 与えられた図形について各頂点から引く
分割線について製造精度に影響する度合いを評価する評
価関数を用いて評価し、分割パターンを分割線の評価値
に基づいて総合的に評価したうえで、最適の分割パター
ンを選択する。上記の解決手段によれば、製造精度を低
下させる台形の発生を防止することができるので、LS
Iの製造精度を向上することができ、ひいてはLSI製
造の歩留まりを向上することができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、LSIの設計デ
ータから、可変成形型の荷電ビーム描画装置用の入力デ
ータを作成する工程で使用する、台形分割(多角形の集
合として記述されたマスクパターンデータを台形の集合
として表現し直す)の手法に関するものである。可変成
形型の荷電ビーム描画装置は、LSIのマスクを作成し
たり、LSIのウエハ上に直接パターンを形成するため
に用いる。
【0002】
【発明の背景】LSIの高集積化が進むにつれ、LSI
のマスク製造には高速描画が可能な可変成形型荷電ビー
ム露光装置が主流となっている。この装置では、上辺と
下辺が平行な台形に断面が成形された荷電ビームによる
露光を行ってマスクを作成するため、装置の入力データ
は、上辺と下辺が平行な台形の集合として記述されてい
なければならない(以後、単に台形と言えば、上辺と下
辺が平行な台形とする)。このため、多角形の集合とし
て記述されたマスクパターンを、台形に分割する処理
(台形分割)が必要となるが、この分割の仕方が、マス
クの製造精度に影響を与える。256M DRAM等の
0.25μmルール以降のテクノロジで製造される最先
端LSIでは、この影響は無視できないものとなってお
り、高精度なマスクを製造するための、マスクパターン
の台形分割アルゴリズムの開発が望まれている。
【0003】可変成形型荷電ビーム描画装置では、ある
値以下の幅を持つ台形がある場合は、その部分の製造精
度が急に悪くなることが知られている(他の図形に挾ま
れている場合は、精度に影響しない)。この幅をここで
はεと表記し、また他の図形に挾まれていないε以下の
幅を持つ台形のことを、極微小幅台形と呼ぶ。図8の
(b)は、マスクパターンを構成する多角形である図8
の(a)の7を台形に分割した際に、極微小幅台形8が
発生した例である。この場合は、図8の(c)のように
分割すると、極微小幅台形が発生しないことが分かる。
このように、台形分割では、なるべく極微小幅台形を作
らないことが重要である。
【0004】可変成形型荷電ビーム描画装置では、図形
のある幅を持つ部分を、その部分が一つの台形になるよ
うにすると、出来上がりのマスクにおけるその部分の寸
法の製造ばらつきは、その幅が2つの台形に分割された
場合の半分程度になる。例えば、図9の(a)の図形に
おける、幅CDの部分の製造ばらつきは、図9の(c)
のようにCDの幅を持つ部分が一つの台形になるように
分割する方が、図9の(b)のように分割するより小さ
くなる。LSIのパターンの中には、特に製造精度が必
要な部分がある。その部分を以下では“クリティカル部
分”と呼ぶ。クリティカル部分の代表的な例は、トラン
ジスタのゲート電極部である。このようにクリティカル
部分の幅の寸法は、出来上がりのLSIの性能に大きく
影響を与えるため、この部分は他の部分に比べて特に精
度良く製造する必要がある。従って、台形分割の際に
は、クリティカル部分の幅にあたる部分は、分割せずに
一つの台形にする必要がある。
【0005】台形分割の際にさらに考慮すべきことは、
分割結果における台形数をなるべく少なくすることであ
る。これは、露光時間の短縮、および露光装置の入力と
なる露光データ量の削減という点で効果がある。分割結
果における台形数を少なくするには、できるだけ頂点同
士を結ぶ分割線で分割することである。図10にこの例
を示す。図10の(a)の図形は、図10の(b)のよ
うに、頂点同士を結ぶ分割線xで分割すれば2個の台形
になるが、図10の(c)のように、一つの頂点から出
る分割線y,zで分割すれば、3つの台形になる。頂点
を通らない、辺同士を結ぶ分割線で分割すれば、もっと
分割後の台形数が増えることは明らかである。
【0006】これまでの台形分割手法では、単に図形を
台形の集合に切り分けることだけを目的としたもの、分
割後の台形数を最小化することを目的としたもの、微小
図形の発生の抑制を考慮したもの、及び、本出願の関連
出願(特願平7−105765号)の微小図形の発生と
クリティカル部分の分割抑制を考慮したものがあるが、
これら全てを考慮したものはなかった。
【0007】これまでの台形分割手法で最も単純でかつ
有名な方法は、多角形の全ての頂点から水平方向に分割
線を出し、これで分割するというものである。図11に
この例を示す。図11の(a)の図形をこの方法で分割
した結果が図11の(b)である。この方法では、極微
小幅台形の生成を抑えたり、クリティカル部分の分割を
抑えることは、全く考慮できない。
【0008】多角形の頂点を、ある位置(例えば、左
上)から順に見ていき、そこから水平方向、垂直方向の
2種類の分割線を調べ、良い方で分割していく方法があ
る。分割後の多角形が全てが台形になるまで、同じ操作
を繰り返す。例えば図12の(a)では、頂点v1から
2種類の分割線x,yを出して考える。yは極微小幅図
形を作るが、xは作らないためxで分割する。全ての分
割後の図形が台形になるまで、分割後の図形に対して同
様の操作を繰り返す。
【0009】この方法で、良い分割ができない理由はい
くつかあるが、その代表的なものは、何処から分割を始
めると良い分割ができるかは、その多角形の形状によっ
て異なるということである。例えば、図12の(c)で
は頂点v1から分割を始めたのでは、図12の(d)の
ように、必ずゲート電極部等のクリティカル部分の幅
(CDと表記した部分)を分割するが、頂点V2から始
めると、図12の(e)のように、クリティカル部分の
幅を分割しないで台形分割することが可能である。もち
ろん、一つの図形でも、最初は左上頂点から分割し、そ
れでできた図形に対しては、右下から分割した方が良
い、ということも起こり得る。以上より、これまでの台
形分割手法では、高精度にマスクを作成することは困難
であった。
【0010】
【発明が解決しようとする課題】この発明は、従来の台
形分割手法では考慮されていなかった条件、即ち、極微
小幅台形をなるべく作らないこと、クリティカル部分に
相当する部分はなるべく分割しないこと(分割後も一つ
の台形になるようにすること)及び分割後の台形数をで
きるだけ少なくするという3条件を満足する台形分割手
法を提供せんとするものである。
【0011】
【課題を解決するための手段】かかる課題を解決するた
め、この発明は、多角形を分割するに際して分割線につ
いての評価値を与える評価関数なる概念を導入する。あ
る与えられた多角形を分割する分割線は、その形状に応
じた数だけ存在するが、分割線の評価値から注目する分
割パターンについてその総和を計算し、総和が例えば最
小となる分割パターンを採用する。即ち、極微小幅台形
の生成を抑制する(第1条件)、クリティカル部分の幅
の分割を回避する(第2条件)及び分割後の台形数を少
なくする(第3条件)という3条件をバランスよく満足
するように評価関数を定義する。上記の評価関数は、基
本的には、可変成型荷電ビーム描画装置を用いた描画の
精度に対する各分割線の評価を与えるものであって、評
価の基準となるのは、具体的には上記第1から第3の条
件である。評価関数の一例は、製品の製造コストと類似
した製造精度コスト(以下、単にコストという)という
考え方で、この場合には、コストが高いということは、
製造精度が悪化することを意味する。したがって、その
場合には、コストが最小の分割パターンを選択すればよ
い。しかし、評価の方法は、相対的であって、評価点が
最大となる分割パターンを最適とすることもできる。第
1条件についての評価は、微小幅台形の長さ(分割線)
が精度に関係するので、微小幅台形が形成されたこと及
びその分割線の両方を考慮する。第2条件についての評
価は、クリティカル部分の幅CDを分割する分割線の長
さが精度に影響を与えるので、この点を考慮する。さら
に、第3条件については、分割台形数はその分割パター
ンの分割線の総数に比例するので、この分割線数を評価
する。上記コスト的な評価を行う場合には、分割線数が
少ない程コストが低くなるはずであるから、そのような
評価を与える必要がある。上記第1〜第3条件について
の評価は、相互に独立であってもよく、相対的な重み付
けを行ってもよい。また、例えば、第1条件と第2条件
を相関させる、あるいは第3条件と残りの2条件を相関
させるといった相関的な評価を行うようにしてもよい。
いずれにしても、この発明によれば、分割パターンを製
造精度の観点から評価して、製造精度を確保することが
でき、ひいてはLSI製造における歩留まりを向上する
ことができる。
【0012】
【発明の実施の形態】
実施の形態1. <評価関数としてのコストの定義>上記第1〜第3条件
をもとにした評価関数としてのコストを図1を参照して
例えば以下のように定義する。 (1)分割線で多角形を分割した際に、その分割線と多
角形の外辺との幅がε以下の領域ができる場合、その分
割線のεに関するコストをCεを、できた領域の長さに
比例する値とする。図1(a)の分割線xの場合、Cε
=a×Lε(aは比例定数)となる。 (2)トランジスタのゲート電極部等のクリティカル部
分に相当する部分は、通常、使用している製造テクノロ
ジ毎に決まる、ある幅を持っている。この幅をクリティ
カルディメンジョン(CD)と呼ぶ。分割線で多角形を
分割した際に、その分割線がちょうど幅CDの部分を長
さLcdだけ分割する場合、その分割線のCDに関するコ
ストCcdをLcdに比例する値Ccd=b×Lcd(bは比例定
数)とする(図1の(a)の分割線x参照)。 (3)できるだけ、多角形の2つの頂点を結ぶ分割線で
分割すれば、分割結果における台形数が少なくできる。
それができない場合は、一つでも頂点から出る分割線で
分割するようにし、辺同士を結ぶ分割線(例えば図5の
ように、同じ頂点から出る2つの分割線x,aで分割す
る場合、xで分割後の多角形で見ると、aは辺同士を結
ぶ分割線)ではなるべく分割しない。分割後の台形数に
関するコストCnを、それが通る頂点数Nに比例する負
の値Cn=−c×N(cは比例定数)とする。図1の分割
線xは、一つの頂点を通っているので、−c×1とな
る。各分割線のコストCは、これらの和、C=Cε+C
cd+Cnとする。分割の際に採用した分割線が持つコス
トの総和が、最小になるように分割した結果が図1の
(b)である。この方法では、比例定数a,b,cの値に
よって、分割結果を変えることができる。例えば、極微
小幅台形の生成を抑えることが、クリティカル部分の分
割を抑えるより重要な時は、a>bとし、その逆の場合は
a<bとする。図1の(d)と(e)に、図1の(c)の
図形について、a>bの場合の分割結果とa<bの場合の分
割結果を夫々示す。
【0013】以下、採用する分割線のコストの総和が小
さくなるように、多角形を台形の集合に分割する手法を
具体的に説明する。図2は、CAD等で作成したマスク
パターンの台形分割処理の手順を示している。処理が開
始されると、ステップST1でまずマスクパターン図形
を読み込み、ステップST2で読み込んだ図形の全ての
頂点から出る水平、垂直方向の分割線について、そのコ
スト及びコスト削減度(後述)を計算する。次に、ステ
ップST3では、ステップST2で計算した各分割線の
コスト及びコスト削減後を用いて、好ましい分割パター
ン(分割線)を選出し、ステップST4で選択した分割
線を用いて図形を分割する。ステップST5では図形が
台形に完全に分割されたか否かを判断し、台形になって
いない部分があれば、ステップST2に戻って同様の分
割処理を繰り返す。分割後の図形が全て台形であれば、
ステップST6で分割された台形を出力して1回の処理
を終了する。各分割線のコストは、上記したコストの定
義にしたがって計算する。
【0014】ここで、コスト削減度について説明する。
ある分割線で分割をした場合、もとの分割線(の一部)
が、辺同士を結ぶ分割線になる場合がある。例えば図3
の(a)の図形において、分割線yで分割した場合にで
きた図形5における、分割線zの一部z2がこれにあた
る。この分割線z2は、図形5を台形に分割する上では
必要のないものであり、この分割線は、消去可能である
と呼ぶ。もし、ある分割線で分割した場合に、他の分割
線のコストを持つ部分が消去可能であれば、その分割線
は分割結果におけるコストを小さくする効果が高いと予
想できる。ある分割線を選択した場合に、消去可能にし
た他の分割線のコストの和にある定数を乗じたものが、
その分割線のコスト削減度である。例えば、図3の
(b)では、分割線yによって、zの部分z2についてb
×Lεだけのコストが消去可能となっている。一方、分
割後の図形6において、zの部分z1はコスト0の分割
線となっている。
【0015】本実施例で、図3の(a)の図形を分割し
た結果が図3の(c)である。分割線xとyは両方とも
コスト0であるので、もし、コスト削減度を考慮しなけ
れば、xで分割する可能性がある。その場合、分割に使
用する分割線のコストを減らすためには分割線yでも分
割して図3の(d)のように台形数が増えるか、あるい
は図3の(e)のように、極微小幅台形が発生すること
になる。また、図12のように、従来手法では良い分割
結果が得られなかったものについても、本手法は良い分
割結果を出すことができることが分かる。
【0016】実施の形態2.斜め線がない多角形を考え
る。多角形をある分割線で分割した場合、消去可能とな
るのは、その分割線と交差するか、接触する分割線であ
る。図5の(a)が接触、図5の(b)が交差である。
互いに接触する図形は、一方で分割すると、もう一方の
分割線全体が消去可能になる場合がある。また、必ず少
なくとも一方で分割されないと、分割結果は台形(この
場合は長方形)にならない。逆に言えば、互いに接触す
る分割線のどちらも選択されていないものがあれば、ま
だ台形にはなっていないことが分かる。互いに交差する
分割線は、一方が選択されると、一方は2つに分割さ
れ、そのうち一方は消去可能になり、もう一方は、コス
トが減る場合がある。この関係は、図5の(c)、
(d)に示す通り、斜め線がある場合でも、その斜め線
を斜辺とする三角形がないものと見ることにより、同様
に考えることができる。
【0017】上記のことより、分割線同士の交差、接触
の関係を覚えておくことにより、実施の形態1で述べた
ような分割操作を効率良く行うことができる。この処理
の流れを図4に示す。ステップST10は、図形を読み
込む操作である。ステップST11は、読み込んだ多角
形について、頂点から出る分割線を調べて、それらが交
差するか、接触するかを調べる処理、ステップST12
は各分割線のコストとコスト削減度を計算する処理であ
る。ただし、ステップST11とST12は、必ずしも
この順にしなくても良い(例えば、交差・接触する相手
を調べながら、同時にコストを計算していくことも可
能)。ステップST11、ST12で計算した結果は全
て記憶しておく。
【0018】ステップST13以降は、記憶した情報を
見て、分割操作を進める処理である。ステップST13
は、記憶している分割線全てから、採用する分割線(即
ち、その分割線で分割する)を決定する。ステップST
14は、ステップST13で選択した分割線で分割後の
図形について、コストや有効度、交差・接触の関係を作
り直す処理である。ステップST13とST14は、分
割後の図形が全て台形になるまで繰り返す。ステップS
T16は、分割結果を出力する処理である。
【0019】分割線のコストや、分割線同士の交差、接
触を記憶する具体的な手法について説明する。図6の
(b)は、図6の(a)の図形の分割線同士の交差・接
触の関係を2部グラフとして表現した例である。グラフ
中のノード(まる印)は、各分割線に対応する。各ノー
ドには、それに対応するコストが付加されている。ノー
ドとノードを太線と細線は、それぞれこれらに対応する
分割線同士が、接触、交差していることを示す。各ノー
ドには、それに対応する分割線について、それに交差・
接触する分割線で区切られた各部分のコストを付加して
ある。各分割線のコストは、これらの値の合計である。
ある分割線を選択する場合、それと交差・接触する分割
線のコストを見れば、各分割線のコスト削減度が求めら
れる。
【0020】次に、以上の二部グラフを用いて、図4の
処理手順で分割する場合の具体例を図6に示す。図6の
(b)が先程も述べた通り、もとの図形の分割線同士の
交差・接触を記憶した二部グラフである。このグラフ中
から、(コスト−コスト削減度)が一番小さいノードとし
て、aが選択される。これにより、変更された二部グラ
フが図6の(d)、それに対応する分割結果の図形が図
6の(c)である。図6の(d)では、削減可能となっ
た分割線は、(コスト−コスト削減度)が正のためこれ
で分割する必要はないと判断し、グラフ上から消去して
ある。この操作で変更された分割線は、分割に使用した
分割線と、それと交差、接触する分割線のみ(即ち、選
択したノードと太線、細線でつなかっているノードの
み)である。グラフ中の太線がなくなるまで、ノードの
選択とグラフの変形を繰り返す。選択した全てのノード
の対応する分割線で分割を行えば、多角形は台形の集合
に分割できる。図6の(e)が最終の分割結果である。
この結果を出力して処理が終了する。
【0021】ここで述べた方法では、一つの分割線の選
択に伴うグラフの変更は、選択した分割線と、交差・接
触する分割線についてのみ行えば良い。この他のもの
は、そのまま分割後の多角形で使用できる。これが、選
択する分割線を決める操作、即ち分割の操作を効率良く
行える理由である。
【0022】実施の形態3.極微小図形幅の台形の生成
を抑えることとクリティカル部分の分割を抑えること
が、分割後の台形数を減らすことよりも優先する場合
は、これらを考慮する処理を分離する。まず、コストの
定義からCnの項を消して、次のようにする。 C=Cε+Ccd このコストで、二部グラフを作成後、その中からコスト
の小さい分割をするのに必要な部分のみを選び出すとい
う処理を付加する。分割操作は、それを使って、実施の
形態2の分割操作を行う。ここで、コストの小さい分割
をするのに必要な部分とは、コスト付きの分割線に対応
するノードと、それと太線、細線でつながっているノー
ドである。
【0023】選択後のグラフで、実施の形態2と同様の
ノードの選択、変更操作を行っても、それで選択した分
割線だけで分割したのでは、台形になっていない部分が
ある。これは、最初に選択されなかったノードがあるか
らである。残っているノードの中から、分割後の台形数
を最小化するための、ノード選択処理を行う。これは、
頂点同士を結ぶ分割線を、できるだけたくさん選ぶよう
にノードを選択する処理であり、この処理は頂点同士を
結ぶ分割線に対応するノードのみで構成した二部グラフ
中から、最大個数の独立な(互いにノード間に線がな
い)ノードを選択する問題として処理すればよいことが
知られている。この処理をした後、まだ台形になってい
ない多角形については、実施の形態2と同様、単純な処
理で台形にする。そのため、出力処理の中で、それらを
台形に分割する処理が必要となる。これらは、コストの
削減には全く影響のない部分であるので、単純な方法
(例えば、水平方向のみの分割線で分割する)で、台形
にすれば良い。これらの手順をまとめたものを図7に示
す。即ち、ステップST20で分割すべき図形を読み込
み、ステップST21で各頂点から分割線を引き、分割
線同士の交差・接触関係を調べて記憶する。次に、ステ
ップST22で頂点から引ける全ての水平、垂直方向の
分割線のコスト(Cnの損なし)とコスト削減度を計算
する。さらに、ステップST23では、コスト削減に関
係のある分割線のみを抽出し、ステップST24で抽出
した分割線の中から、実施の形態2と同様の処理(図4
のステップST13)を行って分割線を選択する。そし
て、ステップST25で選択された分割線に基づいてコ
スト、コスト削減度、交差・接触の関係を変更する。ス
テップST26では全ての接触する分割線の組につい
て、少なくとも一方の分割線が選択されたか否かをチェ
ックし、台形になっていない部分があれば、この部分に
ついてステップST24とST25の処理を繰り返す。
ステップST26でyesであれば、ステップST27
で残りの分割線について台形数ができるだけ少なくなる
ように分割線を選択し、ステップST28で残りの分割
線について全て台形になるように分割線を適当に選択し
てその分割結果を出力する。このようにする利点は、C
nをコストから省くことにより、コスト付きの分割線の
数が大幅に減ることが期待でき、コストを小さくするた
めのノードの選択操作が高速になることである。また、
後の台形数を少なくするための選択操作自体も一般に高
速に行えることから、分割後の台形数を少なくすること
の優先度が低い場合は、処理時間を短くできる。
【0024】
【発明の効果】以上のように、この発明は、以下の特長
がある。 (1)微小幅図形の生成とクリティカル部分の分割をな
るべく抑え、かつ分割後の台形数を少なくするような分
割ができる。 (2)分割線全体を見て分割を進めるため、従来手法の
ように分割を始める位置に依存せず、良い分割ができ
る。 (3)分割線同士の接触・交差の関係を予め調べて記憶
しておくことにより、ある分割線での分割した場合に、
コストが変化する分割線を調べることが容易になり、良
い分割結果が効率的に求められる。 (4)良い分割結果を得るのに必要な分割線を予め選択
することが容易にでき、さらに高速に分割が可能とな
る。この手法を用いることにより、これまでよりも高い
製造精度をもつLSIのマスクが、実用的な時間内に作
成することが可能となる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1のコストという概念
を説明するための図形例であり、(a)は、この発明の
一実施例による、分割線のコストの例、(b)は、
(a)の図形の分割結果、(c)は分割前の別の図形
例、(d)、(e)は係数a,bの大小関係を変えたと
きの(c)の図形の分割結果を夫々示す。
【図2】 この発明の実施の形態1による台形分割の処
理手順を示すフローチャートである。
【図3】 この発明の実施の形態2のコスト削減という
概念を説明するための図形例であり、(a)は分割前の
図形の一例、(b)は、(a)の図形において、分割線
yにより、分割線コスト付の分割線zの一部が消去され
た例、(c)は、(a)の図形の本手法による分割結
果、(d)、(e)は、(a)の図形の従来手法による
分割結果の例を夫々示す。
【図4】 この発明の実施の形態2による台形分割の処
理手順を示すフローチャートである。
【図5】 実施の形態2における処理手順を説明するた
めの図形例であり、(a)は分割線同士の接触の例、
(b)は分割線同士の交差の例、(c)、(d)は斜め
辺がある場合の、分割線同士の接触、交差の例を夫々示
す。
【図6】 実施の形態2における接触・交差する分割線
の選択方法を説明するための図で、(a)は、分割前の
図形の例、(b)は、(a)の図形に対する、二部グラ
フの例、(c)は、分割線aでの分割結果、(d)は、
(c)に対応する二部グラフの例、(e)は、最終的な
分割結果を夫々示す。
【図7】 この発明の実施の形態3による台形分割の処
理手順を示すフローチャートである。
【図8】 台形分割において極微小幅台形が発生する事
例を説明するための図で(a)は、分割前の図形の例、
(b)は、(a)の図形を分割した結果、極微小幅台形
ができた例、(c)は、極微小幅台形を作らない分割の
例を夫々示す。
【図9】 クリティカル部分の分割を説明するための図
で、(a)は、分割前の図形の例、(b)は、(a)の
図形を分割した結果、クリティカル部分(CDの幅を持
つ部分)が分割された例、(c)は、クリティカル部分
を分割しない例を夫々示す。
【図10】 分割台形数を少なくする分割方法を説明す
るための図で、(a)は、分割前の図形の例、(b)
は、(a)の図形を分割した結果、2つの台形に分割さ
れた例、(c)は、3つの台形に分割された例を夫々示
す。
【図11】 従来の台形分割方法を説明するための図
で、(a)は、分割前の図形の例、(b)は、(a)の
図形を従来方法で分割した結果を夫々示す。
【図12】 従来の台形分割方法とこの発明の方法とを
対比的に説明するための図で、(a)は、分割前の図形
の例、(b)は、(a)の図形を従来方法で分割した結
果、(c)は、従来手法ではうまく分割できない図形の
例、(d)は、(c)の図形の従来手法による分割結
果、(e)は本発明手法による分割結果を夫々示す。
【符号の説明】
1 分割前の図形、 2 分割線の一つ、 3 CDに
関するコストCcdを持つ分割線、 4 極微小幅台形に
関するコストCεを持つ分割線、 5 分割後に台形に
なった図形、 6 分割後に台形になっていない図形。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 可変成形型電子ビーム露光装置を用いて
    露光するためにLSIの設計データによって与えられる
    図形を台形に分割する台形分割方法であって、 台形分割すべき図形の各頂点から水平方向、垂直方向の
    分割線を引き、 各分割線についてその分割線を採用したときに製造精度
    に与える影響を所定の評価関数を用いて評価し、 図形を台形分割したときの分割パターンを構成する分割
    線の組合わせについて、各分割線の評価値に基づいて総
    合評価し、 総合評価結果から最適の分割パターンを選択する、可変
    成形型電子ビーム露光のための台形分割方法。
  2. 【請求項2】 評価の基準が、(イ)分割で得られる台
    形は、所定の幅より大きい幅を有すること、(ロ)LS
    Iパターンの中で特に製造精度が要求される部分は、そ
    の幅のままで分割すること、(ハ)分割台形数は最小で
    あることの少なくとも2つである、請求項1に記載の台
    形分割方法。
  3. 【請求項3】 上記評価基準の比重を一定とする、請求
    項2に記載の台形分割方法。
  4. 【請求項4】 上記評価基準の比重を可変とする、請求
    項2に記載の台形分割方法。
  5. 【請求項5】 分割線相互の接触及び交差を評価に際し
    て考慮する、請求項1から4のいずれか一に記載の台形
    分割方法。
  6. 【請求項6】 接触又は交差する分割線について少なく
    とも一部を削除しうるか否かを考慮する、請求項5に記
    載の台形分割方法。
JP8051528A 1996-03-08 1996-03-08 可変成形型電子ビーム露光のための台形分割方法 Pending JPH09246158A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8051528A JPH09246158A (ja) 1996-03-08 1996-03-08 可変成形型電子ビーム露光のための台形分割方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8051528A JPH09246158A (ja) 1996-03-08 1996-03-08 可変成形型電子ビーム露光のための台形分割方法

Publications (1)

Publication Number Publication Date
JPH09246158A true JPH09246158A (ja) 1997-09-19

Family

ID=12889526

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8051528A Pending JPH09246158A (ja) 1996-03-08 1996-03-08 可変成形型電子ビーム露光のための台形分割方法

Country Status (1)

Country Link
JP (1) JPH09246158A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202867A (ja) * 2005-01-19 2006-08-03 Dainippon Screen Mfg Co Ltd 領域分割装置、パターン描画装置、領域分割方法およびプログラム
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
JP2012074755A (ja) * 2012-01-20 2012-04-12 Renesas Electronics Corp 半導体装置の製造方法およびマスク
CN104465497A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体装置及其制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006202867A (ja) * 2005-01-19 2006-08-03 Dainippon Screen Mfg Co Ltd 領域分割装置、パターン描画装置、領域分割方法およびプログラム
JP2009053605A (ja) * 2007-08-29 2009-03-12 Renesas Technology Corp 半導体装置の製造方法およびマスク
JP2012074755A (ja) * 2012-01-20 2012-04-12 Renesas Electronics Corp 半導体装置の製造方法およびマスク
CN104465497A (zh) * 2013-09-24 2015-03-25 瑞萨电子株式会社 半导体装置及其制造方法

Similar Documents

Publication Publication Date Title
US6457163B1 (en) Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device
KR102368588B1 (ko) 필러 셀 영역을 갖는 반도체 디바이스, 레이아웃 다이어그램을 생성하는 방법 및 그 시스템
US8751976B2 (en) Pattern recognition for integrated circuit design
US8381153B2 (en) Dissection splitting with optical proximity correction and mask rule check enforcement
JP2003151885A (ja) パターン形成方法および半導体装置の製造方法
US20100185994A1 (en) Topological Pattern Matching
JP2005197685A (ja) ダブル・ゲートFinFET設計のための自動層生成法および装置
JPH1069058A (ja) 光学的近接補正方法
US6536015B2 (en) Apparatus and method of correcting layout pattern data, method of manufacturing semiconductor devices and recording medium
US11928768B2 (en) Ordering of patch selection in tessellation operations
JPH10223526A (ja) 荷電ビーム描画データ作成装置および方法ならびに荷電ビーム描画データ作成方法をコンピュータに実行させるためのプログラムを記録した機械可読な記憶媒体
US7569842B2 (en) Method for correcting electron beam exposure data
JP4481731B2 (ja) 自動設計方法及び半導体集積回路
KR102356163B1 (ko) 자가 정렬 다중 패터닝에서의 리던던트 금속을 퍼포레이팅하기 위한 시스템 및 방법
JP4522547B2 (ja) 微細加工のシミュレーション方法
JPH09246158A (ja) 可変成形型電子ビーム露光のための台形分割方法
US7315641B1 (en) Pattern correcting method of mask for manufacturing a semiconductor device and recording medium having recorded its pattern correcting method
JPH10154648A (ja) 荷電ビーム描画データ作成装置
JP2003107664A (ja) マスクパターン作成方法及び半導体装置の製造方法
TW202403585A (zh) 具有非較佳方向曲線配線的積體電路
JP4282447B2 (ja) リソグラフィ評価方法、リソグラフィプロセスおよびプログラム
JP4068290B2 (ja) マスクパターン補正方法及び補正装置
Cinque et al. Shot count reduction for non-Manhattan geometries: concurrent optimization of data fracture and mask writer design
JP4529398B2 (ja) ダミーパターン情報生成装置、パターン情報生成装置、マスク作成方法、ダミーパターン情報生成方法、プログラム及び上記プログラムを記録したコンピュータ読み取り可能な記録媒体
US20230411389A1 (en) Semiconductor device having nanosheets

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040615