CN1287468C - 薄膜晶体管及薄膜晶体管的制造方法 - Google Patents

薄膜晶体管及薄膜晶体管的制造方法 Download PDF

Info

Publication number
CN1287468C
CN1287468C CNB031477038A CN03147703A CN1287468C CN 1287468 C CN1287468 C CN 1287468C CN B031477038 A CNB031477038 A CN B031477038A CN 03147703 A CN03147703 A CN 03147703A CN 1287468 C CN1287468 C CN 1287468C
Authority
CN
China
Prior art keywords
etching
insulating film
gate insulating
film
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB031477038A
Other languages
English (en)
Other versions
CN1469492A (zh
Inventor
铃木浩司
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2002181492A external-priority patent/JP2004031410A/ja
Priority claimed from JP2002181491A external-priority patent/JP2004031409A/ja
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1469492A publication Critical patent/CN1469492A/zh
Application granted granted Critical
Publication of CN1287468C publication Critical patent/CN1287468C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

用于将栅极电极蚀刻为具有斜面形状的SF6/O2，因电极材料层与其底层的栅极绝缘膜的选择比不佳，导致栅极绝缘膜亦受到蚀刻。结果，导致栅极绝缘膜的残膜量不均且所制造的薄膜晶体管的动作特性不稳定等问题。亦有不易控制该斜面形状的问题。完成电极材料叠层后，在第一蚀刻步骤中以SF6/O2作为蚀刻气体而蚀刻栅极电极材料直到底层的栅极绝缘膜露出为止。接着在第二蚀刻步骤中以选择比良好的Cl2/O2作为蚀刻气体，而在使保护膜灰化的同时蚀刻残余的栅极电极材料。使用ICP装置时，在第一蚀刻步骤中，只使用电感等离子体源进行蚀刻，而在第二蚀刻步骤中，使用电感等离子体源和偏压等离子体源进行蚀刻。通过该种方法，可以高精确度地控制斜面形状。

Description

薄膜晶体管及薄膜晶体管的制造方法
技术领域
本发明涉及一种薄膜晶体管及薄膜晶体管的制造方法。
背景技术
以栅极电极的位置分类薄膜晶体管TFT时，TFT可区分为：栅极电极配设在半导体膜上方的顶栅极型TFT、以及栅极电极配设在半导体膜下方的底栅极型TFT。
以下，利用图1(a)、(b)说明一般的顶栅极型TFT的构造。图1(a)为TFT的俯视图，图1(b)为图1(a)的X-X剖视图。在由玻璃等所构成的透明基板21上叠层由SiN(氮化硅)和/或SiO2(氧化硅)所构成的绝缘膜22，并在其上方形成岛状的多晶硅膜23。在上述绝缘膜22与多晶硅膜23上，叠层由SiN2和/或SiO2所构成的绝缘膜24。此外，在上述栅极绝缘膜24上，以与多晶硅膜23交叉的方式，形成由Mo所组成的栅极电极25，在其上方，则以覆盖栅极电极25的方式叠层由SiN和/或SiO2所构成的层间绝缘膜26。
多晶硅膜23中，通过杂质离子的注入形成源极区域23s与漏极区域23d，将两区域间作为沟道区域23c。此外，源极电极与漏极电极27透过栅极绝缘膜24与层间绝缘膜26，连接在源极电极23s与漏极区域23d。
上述的TFT适用于显示元件或受光元件。将其使用于显示元件时，TFT配置为矩阵状，源极电极或漏极电极的其中一方连接显示电极，另一方则连接信号源或电力源。
为提高配设在栅极电极25上的层间绝缘膜26的逐步覆盖率，可使栅极电极25的剖面形成斜面形状。该斜面形状的形成方法是，在电极材料层中使用Mo、MoW、W等金属材料时，在形成保护膜屏蔽后，利用氟系气体的SF6(氟化硫)以及O2(氧)的混合气体(以下，简称为SF6/O2)进行蚀刻。
然而，以SF6/O2进行蚀刻时，会同时蚀刻到栅极绝缘膜的一部分。此乃因为作为相对于SF6/O2的栅极电极的蚀刻率与由形成于栅极电极下方的SiN2和/或SiO2所构成的绝缘膜的蚀刻率之比的选择比非常小，因此不仅电极材料层连同栅极绝缘膜亦会受到蚀刻。此外，因栅极绝缘膜的残膜量不均，导致之后将杂质离子注入半导体膜时，会产生导入至多晶硅膜的杂质离子量不均，且TFT特性不稳定的问题。此外，因多结晶硅膜较其上方的栅极绝缘膜薄，因此为了配合栅极绝缘膜的残膜量而变更注入于半导体膜的杂质离子的能量，使所注入的杂质离子量维持在一定程度将十分困难。
此外，倾斜角愈小则栅极电极25的端部愈薄。因此，将使得蚀刻前所涂布的保护膜宽度和蚀刻后的栅极绝缘膜24的栅极电极宽度的差异(宽度变换差)均一性变差，而成为使TFT特性不稳定的主因。相反地当倾斜角过大时将导致逐步覆盖率(stepcoverage)的恶化。因此必须形成具有最佳斜面形状的栅极电极。
发明内容
为解决上述课题，本发明乃提供下列技术手段。
第一，一种薄膜晶体管，具备：基板；配设于上述基板上的半导体膜；覆盖上述半导体膜的栅极绝缘膜；配设于上述栅极绝缘膜上的栅极电极；及覆盖栅极电极的层间绝缘膜，其特征为：
上述栅极电极的剖面，是通过使用包含氟的气体或包含氟和氧的混合气体的蚀刻以及使用包含氯和氧的混合气体的蚀刻所形成的，并形成由上述层间绝缘膜朝向上述栅极绝缘膜方向展开的斜面形状。
由此，可提高形成于栅极电极上的膜的逐步覆盖率，可以提供一种特性稳定的薄膜晶体管。
此外，因栅极绝缘膜的厚度平均，而可以提供在杂质离子注入步骤中其半导体膜的离子注入平均的薄膜晶体管。
第二，一种薄膜晶体管的制造方法，具备：在基板上形成半导体膜的步骤；覆盖上述半导体膜的整面而形成栅极绝缘膜的步骤；在上述栅极绝缘膜上形成栅极电极的步骤；在上述半导体膜形成源极区域和漏极区域的步骤；在上述栅极电极上形成层间绝缘膜的步骤；其特征在于：
形成上述栅极电极的步骤包含：
在上述栅极绝缘膜上叠层电极材料层的步骤；在上述电极材料层上形成对应栅极电极形状的屏蔽图案的步骤；
使用包含氟的气体或包含氟和氧的混合气体，以上述屏蔽图案作为屏蔽，而将上述电极材料层保留至少一部分而进行蚀刻的第一蚀刻步骤；
使用包含氯和氧的混合气体，蚀刻上述电极材料层的第二蚀刻步骤。
由此，在栅极电极上形成斜面形状时，栅极绝缘膜不会产生厚度不均的问题。
此外，在之后的杂质离子注入步骤中，可平均地将离子注入于半导体膜中。
并且，可防止反应室的污染。
第三，一种薄膜晶体管的制造方法，用于在基板上同时形成半导体膜和栅极电极，包含：
叠层上述栅极电极的电极材料层的步骤；
在上述电极材料层上形成屏蔽图案的步骤；
以上述的屏蔽图案作为屏蔽，仅使用具有电感性耦合等离子体源及偏压源的电感性耦合等离子体装置的上述电感性耦合等离子体源，以蚀刻上述电极材料层的至少一部分的第一蚀刻步骤；
使用上述电感性耦合等离子体源和上述偏压源，蚀刻电极材料层的第二蚀刻步骤，
通过上述的步骤，在剖面形成具有斜面形状的栅极电极。
由此，可高精确度地控制倾斜角。
第四，在上述第一蚀刻步骤中，蚀刻气体是使用包含氟的气体或包含氟和氧的混合气体，在第二蚀刻步骤中，蚀刻气体是使用包含氯和氧的混合气体。
由此，在高精确度地控制倾斜角的同时，可防止反应室内的污染。此外，在形成半导体膜后形成栅极电极的底栅极型的薄膜晶体管中，可防止进行蚀刻时位于栅极电极正下方的栅极绝缘膜的厚度产生不均的情形，故在之后的杂质离子注入步骤中，可将离子平均地注入于半导体膜中。
附图说明
图1(a)是现有的薄膜晶体管的俯视图，(b)是现有的薄膜晶体管的剖视图。
图2是表示本发明的薄膜晶体管的实施方式的剖视图。
图3是表示本发明的薄膜晶体管制造步骤的第一实施方式的剖视图。
图4是表示本发明的薄膜晶体管制造步骤的第二实施方式的剖视图。
图5是使用于本发明的实施方式的电感性耦合等离子体装置的示意图。
符号说明：1、11、21玻璃基板(透明基板)，2、22绝缘膜，3、13、23多晶硅膜，3c、13c、23c沟道区域，3d、13d、23d漏极区域，3s、13s、23s源极区域，4、14、24栅极绝缘膜，6、16、26层间绝缘膜，5、15、25栅极电极，7、17、27漏极电极、源极电极，8保护膜，20阻挡层，33多晶硅材料，35电极材料层，41反应室，42气体导入口，43排出口，44下部电极，45、48绝缘体，46、49高频电源，47电感性耦合线圈，50试样。
具体实施方式
图2是表示本发明的TFT的一实施方式的剖视图。以下，利用该图，说明本实施例的TFT的构造。
在由玻璃等所构成的透明基板1上依次叠层SiN及SiO2以构成绝缘膜2，并在其上方形成多晶硅膜3。有关该多晶硅膜3的形成方法，以利用化学气相沉积法(CVD)直接形成多晶硅膜的方法，或先形成非晶硅膜，再将该非晶硅膜结晶化以形成多晶硅膜的方法已为人所熟知。利用后述的方法时，因利用低温处理，故透明基板1可使用低熔点玻璃。
在上述绝缘膜2与多晶硅膜3的上依次叠层SiN与SiO2，以构成栅极绝缘膜4。之后，在上述栅极绝缘膜4上，以重叠于多晶硅膜3的方式，形成由Mo等所构成的栅极电极5，在其上方，以可覆盖栅极电极5的方式依次叠层SiN与SiO2，以构成层间绝缘膜6。
在多晶硅膜3中，隔着栅极绝缘膜通过杂质离子的注入而形成有源极区域3s与漏极区域3d，并将两区域间作为沟道区域3c。此外，源极电极与漏极电极7透过栅极绝缘膜4与层间绝缘膜6，连接在源极电极3s与漏极区域3d。
本发明的特征在于：栅极电极5通过两阶段的蚀刻步骤而形成，且其剖面形状具有在栅极绝缘膜侧扩大的斜面形状。有关上述的栅极电极的形成方法的说明，首先，在叠层于栅极绝缘膜4上的电极材料层35上依所希望的栅极电极的图案形成保护膜。接着，将该保护膜作为屏蔽，使用例如SF6/O2那样的气体，保留一部分的电极材料层35而进行第一次的蚀刻。接着，使用电极材料层35与栅极绝缘膜的选择比高的Cl2(氯)及O2的混合气体(以下简称为Cl2/O2)，在灰化保护膜的同时通过蚀刻形成具有斜面状的栅极电极5。在此，在进行第一次的蚀刻时，保留应蚀刻的电极材料层35的一部分而进行蚀刻，在第二次的蚀刻时，针对应进行蚀刻的保留电极材料层进行选择性地蚀刻，因此，电极材料层的底层的栅极绝缘膜4不太会被蚀刻。即，栅极绝缘膜的膜厚不均会变小。因此，隔着上述栅极绝缘膜注入杂质离子时，可抑制注入于多晶硅膜3的离子量发生不均，并提供具有稳定动作特性的TFT。
具有上述构造的本实施例的TFT，与现有的TFT一样可使用于显示元件、受光元件中。
图3(a)～(e)是表示本发明TFT制造方法的一实施方式制造步骤的剖视图。以下，使用该图，说明本实施例的TFT的构造。此外，在图2中标示与图1相同的符号者是表示相同的部分。
图3(a)为第一步骤的剖视图。在该步骤中，首先，在透明基板1上依序叠层SiN与SiO2以形成绝缘膜2，接着，再形成多晶硅膜3。多结晶硅膜3的形成方法包含有：在绝缘膜2上叠层非晶硅，并通过对该非晶硅进行退火处理使之结晶化而形成多晶硅膜，再将该多晶硅膜图案化的方法；以及在绝缘膜2上叠层非晶硅，使之图案化后再施以退火处理而作成多晶硅的方法。
图3(b)是第二步骤的剖视图。在该步骤中，首先，在绝缘膜2上与多晶硅膜3上叠层由SiN与SiO2所构成的绝缘膜4。接着，叠层由Mo所构成的电极材料层35，在其上方则形成用于形成栅极电极的保护膜8。
图3(c)是第三步骤的剖视图。在本图中，将栅极绝缘膜4、电极材料层35及保护膜8的部分扩大。在该步骤中，使用SF6/O2等离子蚀刻电极材料层。SF6/O2因电极材料层与底层的栅极绝缘膜间的选择比较低(选择比在5左右)，而得以在完成蚀刻前的状态下，即，可在通过蚀刻使电极材料层35下方的栅极绝缘膜4露出前，结束该步骤的蚀刻。由此，以防止栅极绝缘膜4受到蚀刻。
在此，仅使用SF6同样可进行蚀刻，但添加O2可提高蚀刻率，因此欲尽快完成蚀刻时可使用SF6/O2。但，O2虽具有可提高蚀刻率的效果，但亦会产生使保护膜灰化的作用。在第一蚀刻步骤中，产生保护膜8灰化时，将使得倾斜角的控制变得困难。因此，为提升蚀刻率，并避免保护膜8灰化，SF6/O2的混合比率以1∶1较为理想。
图3(d)是第四步骤的剖视图。本图是将与图3(c)相同的部分予以扩大的图。在该步骤中，首先，使用Cl2/O2进行前一步骤所保留的电极材料层35的等离子体蚀刻。由于Cl2/O2的电极材料层与栅极绝缘膜的选择比为30以上，故可以选择性地蚀刻电极材料层。此外，由于O2会使保护膜逐渐灰化，因而可以形成具有斜面形状的栅极电极。该斜面形状可通过Cl2/O2的混合比率和/或蚀刻装置的等离子体的输出而形成所希望的角度。此外，在该步骤中，最好将Cl2与O2的混合比率设定为1∶1，而将倾斜角度设定在15度～60度程度。
图3(e)是第五步骤的剖视图。在该步骤中，以栅极电极5作为屏蔽，自动对准注入对应于应形成的晶体管型态的杂质离子，即P型或N型离子。形成P沟道型的晶体管时注入B(硼)等P型离子，而形成N沟道型晶体管时注入P(磷)等N型离子。通过离子的注入，在与栅极电极5重叠的多晶硅膜3两侧形成漏极区域3d与源极区域3s，并于两者间形成沟道区域3c。此外，通过上述2个蚀刻步骤，可正确控制栅极绝缘膜的残膜量，而可以平均注入杂质离子，并获得具有稳定动作性的TFT。
注入杂质离子后，在栅极绝缘膜4上与栅极电极5上叠层层间绝缘膜6。接着，在对应层间绝缘膜6的源极区域3s与漏极区域3d的区域上，贯穿层间绝缘膜6与栅极绝缘膜4以形成贯穿孔，并通过在该贯穿孔内填充金属以形成与源极区域3s及漏极区域3d相连接的源极电极7及漏极电极7。
通过上述方法，可获得具有图1所示的构造的顶栅极型TFT。此外，使用Cl2/O2进行蚀刻时，因蚀刻所产生的MoCl6的挥发性不佳，而使MoCl6附着于反应室内而导致反应室污染的问题。不过，由于在上述第一步骤中使用SF6/O2蚀刻大部分的电极材料层，因此利用Cl2/O2而完成的蚀刻量可控制在较少量，且污染的程度亦较低。
此外，进行SF6/O2的蚀刻时所产生的MoF6因具有良好的挥发性，故不会造成反应室的污染。因此，通过在同一反应室内反复进行上述第三与第四步骤，可使对应下一TFT的上述第三步骤所产生的MoF6与上述第四步骤所产生的少量的MoCl6同时挥发，因此具有清净受污染的反应室的效果。该种效果在减少第四步骤所处理的膜厚时，即，在第三步骤中尽可能地蚀刻较厚、较多的膜厚时尤为显著。
以下，简单阐述上述制造步骤中的第三及第四步骤所使用的电感性耦合等离子体(Inductively Coupled Plasma；以下简称为ICP)装置。
首先，图5是表示ICP装置的示意图，并针对ICP装置加以说明。进行等离子体处理的反应室41包含导电材料，且固定于接地电位。该反应室41中设有：用于导入蚀刻气体的气体导入口42；用于排出气体与蚀刻的残渣物的排出口43。此外，下部电极44隔着绝缘体45与反应室41绝缘，而与作为偏压源的第一高频电源46相连接。涡旋状的电感性耦合线圈47通过绝缘体48而配设于反应室41上部，其中心侧的端部与作为电感性耦合等离子体源的第二高频电源49相连接，而另一端则接地。完成于蚀刻前的步骤的TFT等试样50设置于下部电极44之上。
在图3(c)所示的第三步骤中，仅使ICP装置的电感性耦合等离子体源的高频电源49呈导通状态，并使用SF6/O2蚀刻电极材料层35。此时，同样地在完成蚀刻前的状态下，即，通过蚀刻使电极材料层35下方的栅极绝缘膜4露出的前的状态下，结束蚀刻。
接着，在图3(d)所示的第四步骤中，除了ICP装置的电感性耦合等离子体源的高频电源49之外，亦使作为偏压源的高频电源46呈导通状态，并导入Cl2/O2以蚀刻上述步骤所保留的电极材料层35。由于Cl2/O2的电极材料层与栅极绝缘膜的选择比为30以上，因此可以选择性地蚀刻电极材料层。此外，随着偏压源动率的上升，可同时促进O2所产生的电极材料层的蚀刻与保护膜的灰化，而可以形成具有斜面形状的栅极电极。该斜面形状可通过变化Cl2/O2的混合比率和/或等离子体源的输出，而作成所希望的角度。除此之外，亦可使蚀刻前所涂抹的保护膜的宽度(L1)与蚀刻后的栅极绝缘膜侧的栅极电极的宽度(L2)之差(宽度变换差)的精确度更为正确。此外，在该步骤中，最好将Cl2与O2的混合比率设定为1∶1，将倾斜角度设定为15度～60度程度。
通过上述两阶段的蚀刻，可正确地控制栅极绝缘膜的残膜量，因此可均匀地注入杂质离子，并通过后述的第五步骤获得动作特性稳定的具有图1构造的TFT。
接着，使用该ICP装置，说明制造底栅型TFT的过程。图4(a)～(d)是表示底栅极型TFT的制造步骤。以下，按照该步骤说明本实施例的TFT的制造方法。
图4(a)是第一步骤的剖视图，在该步骤中，首先，在由玻璃所构成的透明基板11上形成具有斜面形状的栅极电极15。该栅极电极15的形成方法因与上述的栅极电极5的形成方法相同而省略其说明。此时，因栅极电极15的底层为玻璃基板，因此相较于上述的以SiO2或SiN为底层的顶栅极型TFT，更能够进行选择性蚀刻。
接着，图4(b)是第二步骤的剖视图，在该步骤中，在栅极电极15上叠层由SiN与SiO2所构成的栅极绝缘膜14。在其上方，通过对非晶硅进行退火处理以形成多晶硅材料33，在栅极电极与多晶硅材料33重叠的部分形成阻挡层20。
接着，图4(c)是第三步骤的剖视图，隔着阻挡层20注入对应于应形成的晶体管型态的P型或N型离子。通过离子的注入，在与阻挡层20重叠的多晶硅材料33的两侧形成漏极区域13d与源极区域13s，而两区域的中间部分形成沟道区域13c。接着，在与栅极电极重叠的部分及其两侧保留规定宽度使多晶硅材料33图案化，以形成多晶硅层13。
图4(d)是第四步骤的剖视图，依次叠层SiO2、SiN、SiO2而形成层间绝缘膜16，以覆盖经图案化的多晶硅膜13。接着，在对应于层间绝缘膜6的源极区域13s与漏极区域13d的区域上，形成贯穿层间绝缘膜16与栅极绝缘膜14的贯穿孔，并通过在该贯穿孔中填充金属以形成连接源极区域13s和漏极区域13d的源极电极17与漏极电极17。
通过以上方法，可形成具有斜面形状的栅极电极，并制造具有图3(d)构造的底栅极型TFT。
本发明并未局限于本实施例，可做各种不同的变更。例如：在构成TFT的材料等方面，透明基板除了玻璃基板外可使用石英玻璃，或使用不透明基板。基板上的绝缘膜、栅极绝缘膜与层间绝缘膜，可使用构成这些绝缘膜的材料的SiN及SiO2的其中一种，或使用其它的绝缘膜材料，亦可变更叠层顺序。但是，半导体膜(多晶硅层)最好与SiO2相连接。电极材料层除了使用Mo外尚可使用MoW、W等高熔点金属。构成TFT各层的形成方法可使用等离子体CVD法。此外，使用于用以形成栅极电极的蚀刻气体，除SF6之外可使用CF4等，经由蚀刻所产生的含Mo化合物的挥发性良好的氟系气体，或取代Cl2而使用HCl等栅极电极材料层与栅极绝缘膜的选择比良好的氯系气体。此外，分为两阶段的蚀刻步骤亦可在不同的反应室中进行。
本发明并未局限于上述实施方式，可有各种不同的变更。例如：顶栅极型TFT的离子注入步骤，可使用自动调整方式以外的其它方式。在底栅极型TFT中，亦可追加去除阻挡层的步骤。此外，在多晶硅膜的形成方法上，可使多晶硅材料的图案化与离子注入步骤顺序颠倒。
以上，根据本发明，使用选择比低的SF6/O2蚀刻大部分的电极材料层，再利用选择比高的Cl2/O2蚀刻残余的部分，通过该两阶段的蚀刻步骤，可选择性地蚀刻电极材料层，以形成具有所希望形状的栅极电极，因而可控制栅极绝缘膜的厚度不均，而可以在之后的杂质离子注入步骤中，达到将离子平均注入活性层的硅层内的效果。此外，可提供具有良好的逐步覆盖率、且动作特性稳定的薄膜晶体管。此外，即使因利用Cl2/O2进行蚀刻而造成反应室内的污染，亦可在接下来的步骤中通过使用SF6/O2进行蚀刻，而达到自动净化反应室的效果。
以上，根据本发明，在第一蚀刻步骤中，利用电感性耦合等离子体源蚀刻一部分的电极材料层，而在第二蚀刻步骤中使用该电感性耦合等离子体源与偏压源，以灰化保护膜并蚀刻残余的电极材料层，通过上述两阶段的蚀刻步骤，可以高精确度形成具有所希望的斜面形状的栅极电极。因此，可提高宽度变换差的精确度，得以达到提供更具稳定特性的TFT的效果。

Claims (10)

1.一种薄膜晶体管，具备：基板；配设于所述基板上的半导体膜；覆盖所述半导体膜的栅极绝缘膜；配设于所述栅极绝缘膜上的栅极电极；及覆盖栅极电极的层间绝缘膜，其特征在于：
所述栅极电极的剖面是通过使用包含氟的气体或包含氟和氧的混合气体的蚀刻、及使用包含氯和氧的混合气体的蚀刻所形成的，并形成由所述层间绝缘膜朝向所述栅极绝缘膜方向展开的斜面形状。
2.如权利要求1所述的薄膜晶体管，其特征在于：所述半导体膜具有隔着所述栅极绝缘膜注入杂质的源极区域与漏极区域。
3.如权利要求1或2所述的薄膜晶体管，其特征在于：所述栅极绝缘膜包含SiN和/或SiO2。
4.一种薄膜晶体管的制造方法，具备：在基板上形成半导体膜的步骤；覆盖所述半导体膜的整面而形成栅极绝缘膜的步骤；在所述栅极绝缘膜上形成栅极电极的步骤；在所述半导体膜形成源极区域和漏极区域的步骤；在所述栅极电极上形成层间绝缘膜的步骤；其特征在于：
形成所述栅极电极的步骤包含：
在所述栅极绝缘膜上叠层电极材料层的步骤；在所述电极材料层上形成屏蔽图案的步骤；
使用包含氟的气体或包含氟和氧的混合气体、以所述屏蔽图案作为屏蔽、而将所述电极材料层保留至少一部分而进行蚀刻的第一蚀刻步骤；
使用包含氯和氧的混合气体、蚀刻所述电极材料层的第二蚀刻步骤。
5.如权利要求4所述的薄膜晶体管的制造方法，其特征在于：形成所述源极区域和漏极区域的步骤包含：隔着所述栅极绝缘膜将杂质注入所述半导体膜的步骤。
6.如权利要求4或5所述的薄膜晶体管的制造方法，其特征在于：形成所述栅极绝缘膜的步骤包含：形成SiN和/或SiO2膜的步骤。
7.一种在基板上同时形成半导体膜和栅极电极的薄膜晶体管的制造方法，其特征在于：
包含：在所述基板上叠层电极材料层的成膜步骤；
以形成于所述电极材料层上的屏蔽图案作为屏蔽，在具有电感性耦合等离子体源及偏压源的电感性耦合等离子体装置的反应室内，仅利用所述电感性耦合等离子体源蚀刻所述电极材料层的至少一部分的第一蚀刻步骤；和
在电感性耦合等离子体装置的反应室内，使用所述电感性耦合等离子体源和所述偏压源，将所述第一蚀刻步骤中已经过蚀刻的电极材料层加以蚀刻的第二蚀刻步骤；
并且形成剖面具有斜面形状的栅极电极。
8.如权利要求7所述的薄膜晶体管的制造方法，其特征在于：在所述第一蚀刻步骤中，蚀刻气体是使用包含氟的气体或包含氟和氧的混合气体；在第二蚀刻步骤中，蚀刻气体是使用包含氯和氧的混合气体。
9.如权利要求7或8所述的薄膜晶体管的制造方法，其特征在于：还包括在所述基板上形成半导体膜的步骤，并在该步骤之后进行所述成膜步骤。
10.如权利要求7或8所述的薄膜晶体管的制造方法，其特征在于：还包括在所述第二蚀刻步骤后、在所述基板上形成半导体膜的步骤。
CNB031477038A 2002-06-21 2003-06-23 薄膜晶体管及薄膜晶体管的制造方法 Expired - Fee Related CN1287468C (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2002181491 2002-06-21
JP2002181492 2002-06-21
JP2002181492A JP2004031410A (ja) 2002-06-21 2002-06-21 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP2002181491A JP2004031409A (ja) 2002-06-21 2002-06-21 薄膜トランジスタの製造方法

Publications (2)

Publication Number Publication Date
CN1469492A CN1469492A (zh) 2004-01-21
CN1287468C true CN1287468C (zh) 2006-11-29

Family

ID=30002255

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB031477038A Expired - Fee Related CN1287468C (zh) 2002-06-21 2003-06-23 薄膜晶体管及薄膜晶体管的制造方法

Country Status (4)

Country Link
US (1) US20040004220A1 (zh)
KR (1) KR20030097720A (zh)
CN (1) CN1287468C (zh)
TW (2) TWI265636B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158977A (zh) * 2015-05-14 2016-11-23 乐金显示有限公司 薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7374984B2 (en) * 2004-10-29 2008-05-20 Randy Hoffman Method of forming a thin film component
KR100603393B1 (ko) * 2004-11-10 2006-07-20 삼성에스디아이 주식회사 유기박막 트랜지스터 및 그의 제조방법과 유기 박막트랜지스터를 구비한 유기전계 발광표시장치
TWI317538B (en) * 2006-11-16 2009-11-21 Au Optronics Corp Etching process of metal layer of display panel
JP5361651B2 (ja) * 2008-10-22 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR101833198B1 (ko) 2009-12-04 2018-03-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 이를 포함하는 전자 기기
US8716708B2 (en) 2011-09-29 2014-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102091444B1 (ko) 2013-10-08 2020-03-23 삼성디스플레이 주식회사 표시 기판 및 표시 기판의 제조 방법
CN104576387B (zh) * 2013-10-14 2017-07-25 上海和辉光电有限公司 低温多晶硅薄膜晶体管制造方法
KR102216678B1 (ko) * 2014-07-14 2021-02-18 삼성디스플레이 주식회사 박막트랜지스터 제조방법
KR20160080974A (ko) * 2014-12-30 2016-07-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이의 제조 방법
US10324050B2 (en) * 2015-01-14 2019-06-18 Kla-Tencor Corporation Measurement system optimization for X-ray based metrology
US9660603B2 (en) * 2015-04-09 2017-05-23 Texas Instruments Incorporated Sloped termination in molybdenum layers and method of fabricating
JP6854600B2 (ja) * 2016-07-15 2021-04-07 東京エレクトロン株式会社 プラズマエッチング方法、プラズマエッチング装置、および基板載置台
CN107731929B (zh) * 2017-09-28 2019-12-13 信利（惠州）智能显示有限公司 薄膜晶体管的制作方法
CN109212854B (zh) * 2018-08-29 2021-06-01 武汉华星光电技术有限公司 一种ltps阵列基板的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
US5580385A (en) * 1994-06-30 1996-12-03 Texas Instruments, Incorporated Structure and method for incorporating an inductively coupled plasma source in a plasma processing chamber
US6365917B1 (en) * 1998-11-25 2002-04-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6809229B2 (en) * 1999-01-12 2004-10-26 Hyperion Catalysis International, Inc. Method of using carbide and/or oxycarbide containing compositions
US6407004B1 (en) * 1999-05-12 2002-06-18 Matsushita Electric Industrial Co., Ltd. Thin film device and method for manufacturing thin film device
TW521226B (en) * 2000-03-27 2003-02-21 Semiconductor Energy Lab Electro-optical device
US6706544B2 (en) * 2000-04-19 2004-03-16 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and fabricating method thereof
TW480576B (en) * 2000-05-12 2002-03-21 Semiconductor Energy Lab Semiconductor device and method for manufacturing same
US6283131B1 (en) * 2000-09-25 2001-09-04 Taiwan Semiconductor Manufacturing Company In-situ strip process for polysilicon etching in deep sub-micron technology
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6579809B1 (en) * 2002-05-16 2003-06-17 Advanced Micro Devices, Inc. In-situ gate etch process for fabrication of a narrow gate transistor structure with a high-k gate dielectric

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106158977A (zh) * 2015-05-14 2016-11-23 乐金显示有限公司 薄膜晶体管和显示装置的包括该薄膜晶体管的背板基板
US10636888B2 (en) 2015-05-14 2020-04-28 Lg Display Co., Ltd. Thin film transistor and backplane substrate of a display device including the same

Also Published As

Publication number Publication date
TW200400643A (en) 2004-01-01
KR20030097720A (ko) 2003-12-31
TWI306311B (en) 2009-02-11
CN1469492A (zh) 2004-01-21
US20040004220A1 (en) 2004-01-08
TW200610154A (en) 2006-03-16
TWI265636B (en) 2006-11-01

Similar Documents

Publication Publication Date Title
CN1287468C (zh) 薄膜晶体管及薄膜晶体管的制造方法
CN101409236B (zh) 半导体器件的制造方法
CN1051882C (zh) 绝缘栅薄膜晶体管
CN1452250A (zh) 多晶硅薄膜晶体管及其制造方法
CN1179400C (zh) 掺杂半导体层的方法,薄膜半导体器件及其制造方法
CN1622341A (zh) 薄膜晶体管
CN1716532A (zh) 制备显示装置的方法
CN1514469A (zh) 结晶掩模、非晶硅结晶方法及利用其制造阵列基板的方法
JPH0870128A (ja) 薄膜トランジスタの製造方法および液晶表示装置
CN1605115A (zh) 用于使n－沟道与p－沟道晶体管个别最佳化的差别隔离层的形成方法
CN1501437A (zh) 用于多晶化的掩模和用其制造薄膜晶体管的方法
CN1670930A (zh) 具有轻掺杂漏极的金属氧化物半导体的制作方法
CN1568549A (zh) 薄膜半导体器件及其制造方法
CN102148143A (zh) 用于后氧化硅沟槽底部成形的结构和方法
CN100345281C (zh) 半导体装置的制造方法
CN1222015C (zh) 制造薄膜晶体管的方法
CN1285107C (zh) 低温多晶硅薄膜晶体管的制造方法
CN1591800A (zh) 改善高压元件结构的制造方法
CN1126154C (zh) 有源矩阵型显示装置
CN1591804A (zh) 薄膜晶体管的制造方法
CN101300681B (zh) 半导体装置及其制造方法
CN1222022C (zh) 薄膜晶体管的制造方法及结构
CN100397656C (zh) 多栅极结构的薄膜晶体管及其制作方法
CN1182586C (zh) 轻掺杂漏极结构的低温多晶硅薄膜晶体管及其制作方法
CN1098227A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee