JP2004031409A

JP2004031409A - 薄膜トランジスタの製造方法

Info

Publication number: JP2004031409A
Application number: JP2002181491A
Authority: JP
Inventors: Koji Suzuki; 鈴木　浩司
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2002-06-21
Filing date: 2002-06-21
Publication date: 2004-01-29

Abstract

【課題】ゲート電極がテーパー形状を有するようにエッチングする際に、そのテーパー形状は制御しにくいという問題があった。
【解決手段】電極材料積層後、ＩＣＰ装置の誘導プラズマ源のみを用いて、下地のゲート絶縁膜が露出する直前までエッチングする（図１（ｃ））。続いて、ＩＣＰ装置の誘導プラズマ源及びバイアスプラズマ源を用いて残りの電極材料層３５をエッチングする（図１（ｄ））。以上の２段階のエッチング工程により、高い精度でゲート電極５のテーパー形状を制御することができる。
【選択図】　図１

Description

【０００１】
【発明の属する技術分野】
本発明は、薄膜トランジスタ（Ｔｈｉｎ　Ｆｉｌｍ　Ｔｒａｎｓｉｓｔｏｒ；以降ＴＦＴと略す。）の製造方法、そのうち、特にゲート電極の製造方法に関する。
【０００２】
【従来の技術】
ＴＦＴをゲート電極の位置で分類すると、半導体膜より上にゲート電極が設けられたトップゲート型と、半導体膜より下にゲート電極が設けられたボトムゲート型がある。
【０００３】
以下、図４（ａ）・（ｂ）を用いて一般的なトップゲート型ＴＦＴの構造を説明する。図４（ａ）はＴＦＴの平面図であり、図４（ｂ）は図４（ａ）のＸ−Ｘ断面図である。ガラス等からなる透明基板１１上にＳｉＮ（窒化シリコン）及び／またはＳｉＯ_２（酸化シリコン）からなる絶縁膜１２が積層され、その上に島状の多結晶シリコン膜１３が形成されている。前記絶縁膜１２及び多結晶シリコン膜１３の上に、ＳｉＮ_２及び／またはＳｉＯ_２からなるゲート絶縁膜１４が積層されている。さらに、前記ゲート絶縁膜１４上には、多結晶シリコン膜１３と交差するように、Ｍｏ等からなるゲート電極１５が形成され、その上から、ゲート電極１５を覆うようにしてＳｉＮ及び／またはＳｉＯ_２からなる層間絶縁膜１６が積層されている。
【０００４】
多結晶シリコン膜１３には、不純物イオンの注入によってソース領域１３ｓ及びドレイン領域１３ｄが形成されており、その両領域の間をチャネル領域１３ｃとしている。そして、ソース電極及びドレイン電極１７がゲート絶縁膜１４及び層間絶縁膜１６を通ってソース電極１３ｓ及びドレイン領域１３ｄに接続している。
【０００５】
このようなＴＦＴは、表示素子や受光素子等に適している。表示素子に用いる場合、ＴＦＴをマトリクス配置し、ソース電極またはドレイン電極の一方に表示電極を接続し、他方に信号源または電力源を接続する。
【０００６】
【発明が解決しようとする課題】
ゲート電極２５の上に設けられる層間絶縁膜１６などのステップカバレッジを良好にするために、ゲート電極２５の端部を層間絶縁膜１６からゲート絶縁膜１４方向に向かって広くなる、いわゆるテーパー形状とすることがある。このとき、テーパー角が小さいとゲート電極２５の端部は薄くなる。よって、エッチング前に塗布したレジストの幅とエッチング後のゲート絶縁膜１４のゲート電極の幅との差である変換差の均一性が悪くなり、ＴＦＴ特性を不安定にさせる要因となる。また、逆にテーパー角が大きいとステップカバレッジが悪くなってしまう。ゆえに、最適なテーパー形状を有するゲート電極を形成することが求められていた。
【０００７】
【課題を解決するための手段】
そこで、本願発明は、テーパー角を高い精度で制御できる製造方法を提供することを目的とし、以下の特徴を有する。
【０００８】
第１に、基板上に半導体膜とゲート電極を形成する薄膜トランジスタの製造方法において、
前記ゲート電極の電極材料層を積層する工程と、
前記電極材料層上にマスクパターンを形成する工程と、
前記マスクパターンをマスクとし、誘導結合プラズマ電源及びバイアス源を有する誘導結合プラズマ装置の前記誘導結合プラズマ源のみを用いて、前記電極材料層の少なくとも一部をエッチングする第１のエッチング工程と、
前記誘導結合プラズマ源及び前記バイアス源を用い、電極材料層をエッチングする第２のエッチング工程と、を含み、
以上の工程を経ることによって、断面にテーパー形状を有するゲート電極を形成することを特徴とする。
【０００９】
第２に、第１のエッチング工程において、エッチングガスとしてフッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用い、第２のエッチング工程において、エッチングガスとして塩素及び酸素を含む混合ガスを用いることを特徴とする。
【００１０】
【発明の実施の形態】
＜第１の実施例＞
本願発明の実施形態を説明するにあたり、本願発明の製造方法に用いる誘導結合プラズマ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ；以降ＩＣＰと略す）装置について簡潔に説明する。
【００１１】
図３はＩＣＰ装置の概略図を示している。プラズマ処理を行う反応室４１は、導電材料を含み、接地電位に固定されている。その反応室４１には、エッチングガスを導入するためのガス導入口４２と、ガス及びエッチングによる残渣物を排出するための排出口４３が設けられている。また、下部電極４４は、絶縁体４５を介して反応室４１と絶縁され、バイアス源としての第１の高周波電源４６と接続されている。渦巻き状の誘導結合コイル４７は、絶縁体４８を介して反応室４１の上部に設けられ、その中心側の端部は誘導結合プラズマ源としての第２の高周波電源４９に接続され、他端は接地されている。エッチング前の工程まで終えたＴＦＴなどの試料５０は下部電極４４の上に設置されている。
【００１２】
図１（ａ）〜（ｅ）はトップゲート型のＴＦＴの製造工程を示している。以下、この工程に沿って、本実施例のＴＦＴの製造方法について説明する。
【００１３】
図１（ａ）は第１の工程における断面図である。この工程では、まず、ガラスなどからなる透明基板１上にＳｉＮ及びＳｉＯ_２からなる絶縁膜２が積層される。そして、その上に多結晶シリコン膜３が形成される。多結晶シリコン膜３の形成方法としては、非晶質シリコンを絶縁膜２上に積層し、その非晶質シリコンにアニール処理をして結晶化させることにより多結晶シリコン膜とし、それをパターニングする方法や、非晶質シリコンを絶縁膜２上に積層し、パターニングした後にアニール処理をして多結晶シリコンとする方法等がある。
【００１４】
次に、図１（ｂ）は第２の工程における断面図である。この工程では、多結晶シリコン膜３を被うようにして、絶縁膜２上にＳｉＯ_２及びＳｉＮからなるゲート絶縁膜４を積層する。その上にＭｏからなる電極材料層３５を積層し、その上にゲート電極を形成するためのレジスト１０が形成される。
【００１５】
続いて、図１（ｃ）は第３の工程における断面図である。本図においては、ゲート絶縁膜４、電極材料層３５及びレジスト８の部分が拡大されている。この工程では、ＩＣＰ装置の誘導結合プラズマ源である高周波電源４９のみをオン状態にし、ＳＦ６及びＯ_２の混合ガス（以降ＳＦ６／Ｏ_２と略す）を用いて電極材料層３５をエッチングする。ＳＦ_６／Ｏ_２は電極材料層と下地であるゲート絶縁膜との選択比が低い（選択比：５前後）ので、エッチングが完了する前の状態、すなわち、エッチングによって電極材料層２５の下のゲート絶縁膜４が露出する前の状態で、この工程におけるエッチングを終了する。
【００１６】
ここで、ＳＦ_６のみを用いても同様にエッチングすることができるが、Ｏ_２を添加することによりエッチングレートが高まるので、より早くエッチングするにはＳＦ_６／Ｏ_２を用いると良い。しかし、Ｏ_２はエッチングレートを上げる作用があると同時に、レジストをアッシングするという作用ももたらす。この第１のエッチング工程において、レジスト８をアッシングしてしまうと、テーパーの制御がしにくくなる。ゆえに、エッチングレートを高め、且つレジスト８をあまりアッシングしないようにするためには、ＳＦ_６／Ｏ_２の混合割合を約１：１にすることが望ましい。
【００１７】
図１（ｄ）は第４の工程における断面図である。本図においては、図１（ｃ）と同じ部分が拡大されている。この工程では、ＩＣＰ装置の誘導結合プラズマ源である高周波電源４９に加えてバイアス源である高周波電源４６もオン状態にし、前の工程で残された電極材料層３５をＣｌ_２及びＯ_２の混合ガス（以降Ｃｌ_２／Ｏ_２と略す）を流しながらエッチングする。Ｃｌ_２／Ｏ_２における電極材料層とゲート絶縁膜との選択比は３０以上であるため、電極材料層のみを選択的にエッチングすることができる。さらに、バイアス源のパワーの上昇とともに、Ｏ_２による電極材料層のエッチング及びレジストのアッシングが共に促進されるので、形成するゲート電極にテーパー形状をもたせることができる。このテーパー形状は、Ｃｌ_２／Ｏ_２の混合割合及び／またはプラズマ源の出力を変化させることによって所望の角度にすることができる。ゆえに、エッチング前に塗布したレジストの幅（Ｌ１）とエッチング後のゲート絶縁膜側のゲート電極の幅（Ｌ２）との差である変換差の精度が良くなる。なお、この工程においては、Ｃｌ_２とＯ_２の混合割合を約１：１とし、テーパーの角度は１５度〜６０度程度とするのが好ましい。
【００１８】
以上の２段階のエッチングによって、ゲート絶縁膜の残膜量を正確に制御できるため、不純物イオンを均一に注入することができ、安定した動作特性を有するＴＦＴが得られる。
【００１９】
さらに、図１（ｅ）は第５の工程における断面図であり、この工程では、ゲート電極５を介して形成すべきトランジスタのタイプに対応するＰ型またはＮ型のイオンを注入する。つまり、Ｐチャンネル型のトランジスタを形成する場合はＢ（ヨウ素）等のＰ型イオンを注入し、Ｎチャンネル型の場合はＰ（リン）等のＮ型イオンを注入する。この注入により、ゲート電極５と重なっている多結晶シリコン膜３の両側にドレイン領域３ｄとソース領域３ｓが形成され、その間の領域がチャネル領域３ｃとなる。
【００２０】
不純物イオン注入後、ゲート絶縁膜４上及びゲート電極５上に層間絶縁膜６を積層する。次に、層間絶縁膜６のソース領域３ｓ及びドレイン領域３ｄに対応する領域に、層間絶縁膜６及びゲート絶縁膜４を貫通してコンタクトホールを形成し、そこに金属等を充填することによってソース領域３ｓ及びドレイン領域３ｄと接続するソース電極７及びドレイン電極７を形成する。
【００２１】
以上の方法により、テーパー形状を有するゲート電極が形成され、図１（ｅ）に示す構造を有するトップゲート型のＴＦＴが製造される。
【００２２】
＜第２の実施例＞
図２（ａ）〜（ｄ）はボトムゲート型のＴＦＴの製造工程を示している。以下、この工程に沿って、本実施例のＴＦＴの製造方法について説明する。
【００２３】
図２（ａ）は第１の工程における断面図であり、この工程では、まず、ガラスなどからなる透明基板１１上にテーパー形状を有するゲート電極１５が形成される。このゲート電極１５の形成方法は第１の実施例で示したゲート電極５の形成方法と同一であるので割愛する。この場合、ゲート電極１５の下地はガラス基板であるので、ＳｉＯ_２あるいはＳｉＮが下地である第１の実施例と比べ、より選択的にエッチングできる。
【００２４】
次に、図２（ｂ）は第２の工程における断面図であり、この工程では、ゲート電極１５上にＳｉＮ及びＳｉＯ_２からなるゲート絶縁膜１４を積層する。その上に、非晶質シリコンをアニールすることによって多結晶シリコン材料３３を形成し、ゲート電極と多結晶シリコン材料３３が重なっている部分にストッパ２０を形成する。
【００２５】
続いて、図２（ｃ）は第３の工程における断面図であり、ストッパ２０を介して形成すべきトランジスタのタイプに対応するＰ型またはＮ型のイオンを注入する。この注入により、ストッパ２０と重なっている多結晶シリコン材料３３の両側にドレイン領域１３ｄとソース領域１３ｓが形成され、その間の領域がチャネル領域１３ｃとなる。そして、ゲート電極と重なっている部分とその両側に所定の幅を残して多結晶シリコン材料３３をパターニングし、多結晶シリコン層１３が形成される。
【００２６】
図２（ｄ）は第４の工程における断面図であり、この工程では、パターニングされた多結晶シリコン膜１３を被うように、ＳｉＯ_２、ＳｉＮ、ＳｉＯ_２をこの順に積層し、層間絶縁膜１６を形成する。続いて、層間絶縁膜１６のソース領域１３ｓ及びドレイン領域１３ｄに対応する領域に、層間絶縁膜１６及びゲート絶縁膜１４を貫通してコンタクトホールを形成し、そこに金属等を充填することによってソース領域１３ｓ及びドレイン領域１３ｄと接続するソース電極１７及びドレイン電極１７を形成する。
【００２７】
以上の方法により、テーパー形状を有するゲート電極が形成され、図２（ｄ）に示す構造を有するボトムゲート型のＴＦＴが製造される。
【００２８】
本願発明は以上の実施例に限られるものではなく、様々な変更が可能である。例えば、第１の実施例のイオン注入工程おいて、セルフアライン方式でないその他の方法を用いても良い。第２の実施例においては、ストッパを除去する工程を追加しても良い。また、多結晶シリコン膜の形成方法について、多結晶シリコン材料のパターニングとイオン注入する順番を逆にすることができる。さらに、用いる材料についても実施例に限るものではなく、Ｍｏ以外の電極材料層として、Ｗ（タングステン）やＭｏＷ合金を用いることもできる。エッチングに用いる物質としては、ＳＦ６の代わりにＣＦ４などのフッ素系ガス、Ｃｌ_２の代わりにＨＣｌなどの塩素系ガスなどを使用できる。また、基板材料として、石英などを用いても良い。
【００２９】
【発明の効果】
以上、本発明によれば、第１のエッチング工程では誘導結合プラズマ源のみを用いて電極材料層を一部エッチングし、第２のエッチング工程では該誘導結合プラズマ源とバイアス源の両方を用いて、レジストをアッシングしながら残りの電極材料層をエッチングするという２段階のエッチング工程を経ることによって、所望のテーパー形状を有するゲート電極を形成できる。ゆえに、変換差の精度が高められ、より特性の安定したＴＦＴを提供できるという効果を奏する。
【図面の簡単な説明】
【図１】本発明における薄膜トランジスタの第１の実施形態を示す製造工程別の断面図
【図２】本発明における薄膜トランジスタの第２の実施形態を示す製造工程別の断面図
【図３】本発明に使用される誘導結合プラズマ装置の概略図
【図４】従来の薄膜トランジスタの構造を示す図
【符号の説明】
１、１１、２１　　　　　　　　ガラス基板
２、４、６、１４、１６、
２２、２４、２６　　　　　　　絶縁膜
３、１３、２３　　　　　　　　多結晶シリコン膜
３ｃ、１３ｃ、２３ｃ　　　　　チャネル領域
３ｄ、１３ｄ、２３ｄ　　　　　ドレイン領域
３ｓ、１３ｓ、２３ｓ　　　　　ソース領域
５、１５、２５　　　　　　　　ゲート電極
７、１７、２７　　　　　　　　ドレイン電極、ソース電極
１０　　　　　　　　　　　　　レジスト
２０　　　　　　　　　　　　　ストッパ
３３　　　　　　　　　　　　　多結晶シリコン材料
３５　　　　　　　　　　　　　電極材料層
４１　　　　　　　　　　　　　反応室
４２　　　　　　　　　　　　　ガス導入口
４３　　　　　　　　　　　　　排出口
４４　　　　　　　　　　　　　下部電極
４５、４８　　　　　　　　　　絶縁体
４６、４９　　　　　　　　　　高周波電源
４７　　　　　　　　　　　　　誘導結合コイル
５０　　　　　　　　　　　　　試料

Claims

基板上に半導体膜とゲート電極を共に形成する薄膜トランジスタの製造方法において、
前記基板上に電極材料層を積層する成膜工程と、
前記電極材料層上に形成したマスクパターンをマスクとし、誘導結合プラズマ源及びバイアス源を有する誘導結合プラズマ装置の反応室内で前記誘導結合プラズマ源のみを用いて、前記電極材料層の少なくとも一部をエッチングする第１のエッチング工程と、
前記誘導結合プラズマ装置の反応室内で前記誘導結合プラズマ源及び前記バイアス源を用い、前記第１のエッチング工程でエッチングが施された電極材料層をエッチングする第２のエッチング工程と、を含み、
断面がテーパー形状を有するゲート電極を形成することを特徴とする薄膜トランジスタの製造方法。
前記第１のエッチング工程において、エッチングガスとしてフッ素を含むガスまたはフッ素及び酸素を含む混合ガスを用い、前記第２のエッチング工程において、エッチングガスとして塩素及び酸素を含む混合ガスを用いることを特徴とする請求項１に記載の薄膜トランジスタの製造方法。
請求項１または請求項２に記載の薄膜トランジスタの製造方法において、前記基板上に半導体膜を形成する工程をさらに含み、この工程の後に前記成膜工程を施すことを特徴とする薄膜トランジスタの製造方法。
請求項１または請求項２に記載の薄膜トランジスタの製造方法において、前記第２のエッチング工程の後に、前記基板上に半導体膜を形成する工程をさらに含むことを特徴とする薄膜トランジスタの製造方法。