JP2007266466A - プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 - Google Patents

プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 Download PDF

Info

Publication number
JP2007266466A
JP2007266466A JP2006091721A JP2006091721A JP2007266466A JP 2007266466 A JP2007266466 A JP 2007266466A JP 2006091721 A JP2006091721 A JP 2006091721A JP 2006091721 A JP2006091721 A JP 2006091721A JP 2007266466 A JP2007266466 A JP 2007266466A
Authority
JP
Japan
Prior art keywords
etching
plasma etching
plasma
etching step
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006091721A
Other languages
English (en)
Inventor
Mototake Fujinaga
元毅 藤永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2006091721A priority Critical patent/JP2007266466A/ja
Priority to CNB200710091580XA priority patent/CN100492603C/zh
Priority to KR1020070030488A priority patent/KR100880746B1/ko
Priority to TW096110859A priority patent/TW200809957A/zh
Publication of JP2007266466A publication Critical patent/JP2007266466A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】高融点金属膜の下地膜の荒れの発生を従来に比べて抑制することのできるプラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体を提供する。
【解決手段】被処理基板10の高融点金属膜102を、マスク層103を介してプラズマエッチングする方法であって、グレインのエッチング速度よりグレイン境界部のエッチング速度が速いプラズマエッチングを行う第1のエッチング工程と、第1のエッチング工程より絶縁膜に対する高融点金属膜の選択比が高いプラズマエッチングを行う第2のエッチング工程とを具備し、グレイン境界部の絶縁膜101が露出する前に、第1のエッチング工程から第2のエッチング工程に切り換える。
【選択図】図1

Description

本発明は、絶縁膜上に形成され、柱状構造を有する多数のグレイン(結晶粒)と、これらのグレインの間に位置するグレイン境界部とを有する高融点金属膜をプラズマエッチングするプラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体に関する。
従来から半導体装置の製造工程においては、エッチングガスのプラズマを発生させ、このプラズマの作用によってエッチングを行うプラズマエッチングが多用されている。
また、例えば液晶表示装置における薄膜トランジスタの製造工程等では、SiNx、SiO2等の絶縁膜(下地膜)の上に形成された高融点金属膜(例えばMo、W、Ta、又は少なくともこれらのうちの1つを含む合金等)を、フォトレジスト等からなるマスク層を介してプラズマエッチングし、ゲート電極等を形成することが行われている。
上記のような高融点金属膜のプラズマエッチングでは、エッチングガスとして、フッ素系ガスを含むエッチングガス、例えば、SF6やCF4と、酸素との混合ガスを使用することが知られている(例えば、特許文献1参照。)。
特開平7−321231号公報
上記のような高融点金属膜は、スパッタ等によって形成され、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する構造となっている。このため、上記したように、エッチングガスとしてフッ素系ガスを含むエッチングガスを使用すると、グレイン境界部が先にエッチングされてしまい、下地膜である絶縁膜の表面に凸凹が形成される荒れが発生するという課題がある。
本発明は、上記課題を解決するためになされたもので、高融点金属膜の下地膜の荒れの発生を従来に比べて抑制することのできるプラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体を提供することを目的とする。
請求項1記載のプラズマエッチング方法は、下地膜と、前記下地膜上に形成され、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する高融点金属膜と、前記高融点金属膜の上に形成されたマスク層と、が形成された被処理基板の、前記高融点金属膜を、前記マスク層を介してプラズマエッチングするプラズマエッチング方法であって、前記グレインのエッチング速度より前記グレイン境界部のエッチング速度が速いプラズマエッチングを行う第1のエッチング工程と、前記第1のエッチング工程より前記下地膜に対する前記高融点金属膜の選択比が高いプラズマエッチングを行う第2のエッチング工程とを具備し、前記グレイン境界部の前記下地膜が露出する前に、前記第1のエッチング工程から前記第2のエッチング工程に切り換えることを特徴とする。
請求項2記載のプラズマエッチング方法は、請求項1記載のプラズマエッチング方法であって、前記下地膜が絶縁膜であることを特徴とする。
請求項3記載のプラズマエッチング方法は、請求項1記載のプラズマエッチング方法であって、前記下地膜が半導体膜であることを特徴とする。
請求項4記載のプラズマエッチング方法は、請求項1〜3いずれか1項記載のプラズマエッチング方法であって、前記第2のエッチング工程は、前記被処理基板にバイアス電圧を印加したエッチングを行い、前記第1のエッチング工程は、前記被処理基板にバイアス電圧を印加せず、又は前記第2のエッチング工程より低いバイアス電圧を印加してエッチングを行うことを特徴とする。
請求項5記載のプラズマエッチング方法は、請求項1〜4いずれか1項記載のプラズマエッチング方法であって、前記第1のエッチング工程の圧力が、前記第2のエッチング工程の圧力より高いことを特徴とする。
請求項6記載のプラズマエッチング方法は、請求項1〜5いずれか1項記載のプラズマエッチング方法であって、前記第1のエッチング工程に、SF6とO2とを含む混合ガス又はCF4とO2とを含む混合ガス使用することを特徴とする。
請求項7記載のプラズマエッチング方法は、請求項1〜6いずれか1項記載のプラズマエッチング方法であって、前記第2のエッチング工程に、Cl2とO2とを含む混合ガスを使用することを特徴とする。
請求項8記載のプラズマエッチング方法は、請求項1〜7いずれか1項記載のプラズマエッチング方法であって、前記高融点金属膜が、Mo、W、Taのいずれか、又は少なくともこれらのうちの1つを含む合金からなることを特徴とする。
請求項9記載のプラズマエッチング装置は、被処理基板を収容する処理チャンバーと、 前記処理チャンバー内にエッチングガスを供給する処理ガス供給手段と、前記処理ガス供給手段から供給された前記エッチングガスをプラズマ化して前記被処理基板をプラズマエッチングするプラズマ生成手段と、前記処理チャンバー内で請求項1から請求項8いずれか1項記載のプラズマエッチング方法が行われるように制御する制御部とを備えたことを特徴とする。
請求項10記載のコンピュータ記憶媒体は、コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、前記制御プログラムは、実行時に請求項1から請求項8いずれか1項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とする。
請求項11記載の処理レシピが記憶された記憶媒体は、下地膜と、この下地膜上に形成され、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する高融点金属膜と、この高融点金属膜の上に形成されたマスク層と、が形成された被処理基板の、前記高融点金属膜を、前記マスク層を介してプラズマエッチングするプラズマエッチング装置を制御するための処理レシピが記憶された記憶媒体であって、前記処理レシピが、前記グレインのエッチング速度より前記グレイン境界部のエッチング速度が速いプラズマエッチングを行う第1のエッチング工程と、前記第1のエッチング工程より前記下地膜に対する前記高融点金属膜の選択比が高いプラズマエッチングを行う第2のエッチング工程とを具備し、前記グレイン境界部の前記下地膜が露出する前に、前記第1のエッチング工程から前記第2のエッチング工程に切り換えることを特徴とする。
本発明によれば、高融点金属膜の下地膜の荒れの発生を従来に比べて抑制することのできるプラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体を提供することができる。
以下、本発明の実施の形態について図面を参照して説明する。図1は、本実施形態に係るプラズマエッチング方法における被処理基板10の断面構成を拡大して示すものであり、図2は、本実施形態に係るプラズマエッチング装置の構成を示すものである。まず、図2を参照してプラズマエッチング装置の構成について説明する。
プラズマエッチング装置1は、処理チャンバー2内に誘導結合プラズマ(ICP)を発生させ、この処理チャンバー2内に配置された被処理基板10のプラズマエッチングを行う誘導結合プラズマエッチング装置として構成されている。
内部を気密に閉塞可能とされた処理チャンバー2は、例えばアルミニウム等の導電材料から角筒形状に成形され、接地電位に接続されている。この処理チャンバー2の天井部には、誘電性窓21が設けられ、この誘電性窓21の外側には、アンテナ22が設けられている。このアンテナ22は、螺旋状等の屈曲した形状を有しており、その一端には、整合器41を介して第1の高周波電源40が接続され、他端は接地されている。第1の高周波電源40は、例えば、10〜100MHzの周波数を有し、この高周波電力によって、処理チャンバー2内に誘導結合プラズマを発生させるようになっている。
処理チャンバー2内の底部には、セラミックなどの絶縁板3が設けられ、この絶縁板3の上には、サセプタ支持台4及びサセプタ5が設けられている。そして、このサセプタ5上に、液晶表示装置用のガラス基板等の被処理基板10が載置されるようになっている。
サセプタ支持台4の内部には、冷媒を循環させて温度を調節する温調機構(図示せず。)が設けられており、サセプタ5上に載置された被処理基板10を所望の温度に制御可能とされている。また、サセプタ5には、整合器51を介して第2の高周波電源50が接続されている。この第2の高周波電源50は、例えば、500KHz〜10MHzの周波数を有している。そして、被処理基板10にバイアス電圧を印加することによって、被処理基板10に対するプラズマ中のイオンの作用する方向性を揃えて、エッチングの異方性を高める。また、等方性のエッチングを行う場合は、この第2の高周波電源からの高周波電力の印加は行わないか、若しくは、僅かに印加する。
誘電性窓21のサセプタ5側には、誘電材料によって形成されたシャワーヘッド25が設けられており、誘電性窓21の中央には、このシャワーヘッド25に接続されたガス導入口26が設けられ、このガス導入口26には、ガス供給管27が接続されている。さらにこのガス供給管27には、バルブ28、マスフローコントローラ29を介して、処理ガス供給源30が接続されている。処理ガス供給源30からは、プラズマエッチング処理のためのエッチングガスが供給される。
処理チャンバー2の底部には、排気管31が接続されており、この排気管31には排気装置32が接続されている。排気装置32はターボ分子ポンプなどの真空ポンプを備えており、処理チャンバー2内を所定の減圧雰囲気、例えば1Pa以下の所定の圧力まで真空引き可能なように構成されている。また、処理チャンバー2の側壁部にはゲートバルブ33が設けられており、このゲートバルブ33を開いた状態で、被処理基板10を隣接するロードロック室(図示せず)との間で搬送するようになっている。
上記構成のプラズマエッチング装置1は、制御部60によって、その動作が統括的に制御される。この制御部60には、CPUを備えプラズマエッチング装置1の各部を制御するプロセスコントローラ61と、ユーザインタフェース62と、記憶部63とが設けられている。
ユーザインタフェース62は、工程管理者がプラズマエッチング装置1を管理するためにコマンドの入力操作を行うキーボードや、プラズマエッチング装置1の稼働状況を可視化して表示するディスプレイ等から構成されている。
記憶部63には、プラズマエッチング装置1で実行される各種処理をプロセスコントローラ61の制御にて実現するための制御プログラム(ソフトウエア)や処理条件データ等が記憶されたレシピが格納されている。そして、必要に応じて、ユーザインタフェース62からの指示等にて任意のレシピを記憶部63から呼び出してプロセスコントローラ61に実行させることで、プロセスコントローラ61の制御下で、プラズマエッチング装置1での所望の処理が行われる。また、制御プログラムや処理条件データ等のレシピは、コンピュータで読取り可能なコンピュータ記憶媒体(例えば、ハードディスク、CD、フレキシブルディスク、半導体メモリ等)などに格納された状態のものを利用したり、或いは、他の装置から、例えば専用回線を介して随時伝送させてオンラインで利用したりすることも可能である。
上記構成のプラズマエッチング装置1によって、被処理基板10のプラズマエッチングを行う場合、まず、ゲートバルブ33が開放された後、被処理基板10は、図示しないロードロック室から処理チャンバー2内へと搬入され、サセプタ5上に載置される。次いで、ゲートバルブ33が閉じられ、排気装置32によって、処理チャンバー2内が所定の真空度まで真空引きされる。
その後、バルブ28が開放されて、処理ガス供給源30から所定のエッチングガスが、マスフローコントローラ29によってその流量が調整されつつ、処理ガス供給管27、ガス導入口26を通って処理チャンバー2内に導入される。
そして、処理チャンバー2内の圧力が、所定の圧力に維持されるとともに、第1の高周波電源40から所定の周波数の高周波電力がアンテナ22に印加される。これにより、エッチングガスが解離して処理チャンバー2内に誘導結合プラズマが発生し、被処理基板10のプラズマエッチングが行われる。この時、必要に応じて、第2の高周波電源50から、高周波電力がサセプタ5に印加されることにより、プラズマ中のイオンがサセプタ5側へ引き込まれ、イオンアシストによりエッチングの異方性が高められる。
そして、所定のプラズマエッチング処理が終了すると、高周波電力の供給及び処理ガスの供給が停止され、上記した手順とは逆の手順で、被処理基板10が処理チャンバー2内から搬出される。
次に、図1を参照して、本実施形態に係るプラズマエッチング方法について説明する。図1は、本実施形態に係る被処理基板10の断面構成を模式的に示すものである。図1に示すように、被処理基板10には、SiNx又はSiO2からなる絶縁膜101が形成されており、この絶縁膜101の上に、Mo、W、Taのいずれか、又は少なくともこれらのうちの1つを含む合金からなる高融点金属膜102が形成されている。この高融点金属膜102は、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する構造となっている。そして、高融点金属膜102の上には、フォトレジスト等からなるマスク層103が形成され、このマスク層103により、所定の部分に所定の大きさの電極104が形成される。
そして、図1(A)に示す状態から、まず、第1のエッチング工程を行い、マスク層103を介して高融点金属膜102を図1(B)に示す状態までプラズマエッチングする。この第1のエッチング工程では、エッチングガスとして、フッ素系ガス(例えば、SF6又はCF4)を含むエッチングガス、例えば、SF6/O2又は、CF4/O2等の混合ガスを使用する。また、高融点金属膜102がタングステン(W)の場合は、上記エッチングガスにCl2が添加(例えば流量比で5〜10%程度)されたエッチングガスを使用する。
なお、この第1のエッチング工程では、図2に示したプラズマエッチング装置1の第2の高周波電源50からサセプタ5にバイアス電圧を印加せず、又は印加するとしても僅かに印加する程度とし、後述する第2のエッチング工程より異方性の程度の少ない等方性のエッチングを行うことが好ましい。また、この第1のエッチング工程では、後述する第2のエッチング工程より高い圧力(例えば5.32〜13.3Pa(40〜100mTorr))とすることが好ましい。これによって、後述する第2のエッチング工程で生じた処理チャンバー2内の堆積物を除去するクリーニング効果を高めることができる。
この第1のエッチング工程では、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する構造の高融点金属膜102において、グレイン境界部のエッチングレートが、グレイン部分のエッチングレートより速くなる。このエッチングレートの比は、例えば、グレイン境界部:グレイン部分=5:3程度となる。このため、エッチングレートの速いグレイン境界部において下地膜である絶縁膜101が露出する前に、次の第2のエッチング工程に切り換える。
第2のエッチング工程では、上記のようなフッ素系ガスを含まないエッチングガス、例えば、Cl2/O2を使用し、図1(c)に示すように、下地膜である絶縁膜101が完全に露出するまでプラズマエッチングを行う。この第2のエッチング工程では、エッチングガスがフッ素系ガスを含まないため、絶縁膜101に対する選択比が第1のエッチング工程より高くなる。これによって、絶縁膜101の表面に荒れが生じることを防止することができる。
この第2のエッチング工程では、図2に示したプラズマエッチング装置1の第2の高周波電源50からサセプタ5にバイアス電圧を印加して、エッチングの異方性を高めたエッチングを行うことが好ましい。また、この第2のエッチング工程では、前述した第1のエッチング工程より低い圧力(例えば0.67〜2.00Pa(5〜15mTorr))とすることが好ましい。なお、上記のエッチング工程では、フォトレジストフォトレジスト等からなるマスク層103のアッシングも行われるため、高融点金属膜102の側壁部分がテーパ形状となる。
実施例として、図2に示したプラズマエッチング装置1を使用し、図1に示した構造の被処理基板10(高融点金属膜102はMo、絶縁膜101はSiNx)に、プラズマエッチングを、以下に示すようなレシピにより実施した。
なお、以下に示される実施例の処理レシピは、制御部60の記憶部63から読み出されて、プロセスコントローラ61に取り込まれ、プロセスコントローラ61がプラズマエッチング装置1の各部を制御プログラムに基づいて制御することにより、読み出された処理レシピ通りのプラズマエッチング工程が実行される。
(第1のエッチング工程)
エッチングガス:SF6 /O2=275/125sccm、圧力=8.00Pa(60mTorr)、電力=6000W、バイアス=0、ギャップ=300mm、エッチング時間=56秒。
(第2のエッチング工程)
エッチングガス:Cl2 /O2=200/300sccm、圧力=1.33Pa(10mTorr)、電力=6000W、バイアス=1500W、ギャップ=300mm、エッチング時間=36秒。
上記の実施例において、第1のエッチング工程と、第2のエッチング工程の切り替えは、膜厚が250nmの高融点金属膜102に対して、第1のエッチング工程における掘込量(図1に示すd1)が140nm、残膜量(図1に示すd2)が110nmとなるタイミングで行った。この条件で実施例1,2として、2枚の被処理基板10に対してエッチングを行った結果、実施例1,2とも、下地膜である絶縁膜101に荒れの発生のない良好な表面状態に維持したエッチングを行うことができた。
比較例1,2として、第1のエッチング工程と、第2のエッチング工程の切り替えを、膜厚が250nmの高融点金属膜102に対して、第1のエッチング工程における掘込量(図1に示すd1)が150nm、残膜量(図1に示すd2)が100nmとなるタイミングで2枚の被処理基板10にエッチングを行った。これらの比較例1,2のうち、比較例1では絶縁膜101には荒れが発生しなかったが、比較例2では、絶縁膜101に若干の荒れが発生した。なお、「荒れ」とは、図3に示すように、絶縁膜101の表面に細かな凹凸が形成された状態を示すものである。
さらに、比較例3として、第1のエッチング工程と、第2のエッチング工程の切り替えを、膜厚が250nmの高融点金属膜102に対して、第1のエッチング工程における掘込量(図1に示すd1)が170nm、残膜量(図1に示すd2)が80nmとなるタイミングでエッチングを行った。この比較例3では、絶縁膜101に明らかに荒れが発生した。
さらに、比較例4として、第1のエッチング工程と、第2のエッチング工程の切り替えを、膜厚が250nmの高融点金属膜102に対して、第1のエッチング工程における掘込量(図1に示すd1)が180nm、残膜量(図1に示すd2)が70nmとなるタイミングでエッチングを行った。この比較例4では、絶縁膜101に明らかに荒れが発生した。上記の結果を表1に示す。
Figure 2007266466
上記の結果から、高融点金属膜102のグレイン部分を約150nmエッチングする間に、グレイン境界部は約250nmエッチングされて、下地の絶縁膜101が露出し始めていると推測される。したがって、絶縁膜101が露出を始める前、つまり、上記の実施例の処理条件では、第1のエッチング工程における掘込量(図1に示すd1)が140nm、残膜量(図1に示すd2)が110nmとなるタイミングで、第1のエッチング工程と第2のエッチング工程との切り換えを行う。これにより、絶縁膜101に荒れが生じることを防止することができる。
また、上記の実施例におけるエッチング処理を、連続して合計7枚の被処理基板10に対して行ったところ、エッチングレートのユニフォーミティを±8%とすることができた。一般に、上記実施例の第2のエッチング工程のように、エッチングガスに塩素を含むガスを使用してMoをエッチングすると、MoClxが処理チャンバー2の内壁等に堆積し、次の被処理基板10に対して行う第1のエッチング工程の際に、プラズマが、堆積したMoClxのエッチングのために消費されてしまい、被処理基板10のMoのエッチングレートが次第に低下する傾向が見られる。このため、第1のエッチング工程と、第2のエッチング工程の切り換えタイミングが早すぎると、堆積物が次第に溜まり、エッチングの再現性低下を招くことになる。
したがって、第1のエッチング工程と、第2のエッチング工程の切り替えのタイミングは、上記した実施例のように、グレイン境界部において下地膜である絶縁膜101が露出する直前であることが好ましい。
また、上記実施例のように、第1のエッチング工程の際の処理チャンバー2内の圧力を高めることによって、第1のエッチング工程における処理チャンバー2の内壁のクリーニング効果を高め、クリーニングが確実に行われるようにして、再現性の低下が生じることを防止することができる。
以上説明したとおり、本実施形態によれば、高融点金属膜の下地膜である絶縁膜の荒れの発生を従来に比べて抑制することができる。なお、本発明は上記の実施形態に限定されるものではなく、各種の変形が可能である。例えば、プラズマエッチング装置は、図2に示した誘導結合プラズマエッチング装置に限らず、各種のプラズマエッチング装置を使用することができる。また、上記の実施形態では、ゲート電極を形成する場合について説明したが、例えばソース/ドレイン電極を形成する場合についても同様にして適用することができる。この場合、下地膜は、例えばn型アモルファスシリコン等の半導体膜となる。
本発明の実施形態のプラズマエッチング方法に係る被処理基板の断面構成を示す図。 本発明の実施形態に係るプラズマエッチング装置の概略構成を示す図。 比較例における荒れの発生した状態を模式的に示す図。
符号の説明
10……被処理基板、101……絶縁膜、102……高融点金属膜、103……マスク層、104……電極。

Claims (11)

  1. 下地膜と、
    前記下地膜上に形成され、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する高融点金属膜と、
    前記高融点金属膜の上に形成されたマスク層と、
    が形成された被処理基板の、前記高融点金属膜を、前記マスク層を介してプラズマエッチングするプラズマエッチング方法であって、
    前記グレインのエッチング速度より前記グレイン境界部のエッチング速度が速いプラズマエッチングを行う第1のエッチング工程と、
    前記第1のエッチング工程より前記下地膜に対する前記高融点金属膜の選択比が高いプラズマエッチングを行う第2のエッチング工程とを具備し、
    前記グレイン境界部の前記下地膜が露出する前に、前記第1のエッチング工程から前記第2のエッチング工程に切り換えることを特徴とするプラズマエッチング方法。
  2. 請求項1記載のプラズマエッチング方法であって、
    前記下地膜が絶縁膜であることを特徴とするプラズマエッチング方法。
  3. 請求項1記載のプラズマエッチング方法であって、
    前記下地膜が半導体膜であることを特徴とするプラズマエッチング方法。
  4. 請求項1〜3いずれか1項記載のプラズマエッチング方法であって、
    前記第2のエッチング工程は、前記被処理基板にバイアス電圧を印加したエッチングを行い、
    前記第1のエッチング工程は、前記被処理基板にバイアス電圧を印加せず、又は前記第2のエッチング工程より低いバイアス電圧を印加してエッチングを行うことを特徴とするプラズマエッチング方法。
  5. 請求項1〜4いずれか1項記載のプラズマエッチング方法であって、
    前記第1のエッチング工程の圧力が、前記第2のエッチング工程の圧力より高いことを特徴とするプラズマエッチング方法。
  6. 請求項1〜5いずれか1項記載のプラズマエッチング方法であって、
    前記第1のエッチング工程に、SF6とO2とを含む混合ガス又はCF4とO2とを含む混合ガス使用することを特徴とするプラズマエッチング方法。
  7. 請求項1〜6いずれか1項記載のプラズマエッチング方法であって、
    前記第2のエッチング工程に、Cl2とO2とを含む混合ガスを使用することを特徴とするプラズマエッチング方法。
  8. 請求項1〜7いずれか1項記載のプラズマエッチング方法であって、
    前記高融点金属膜が、Mo、W、Taのいずれか、又は少なくともこれらのうちの1つを含む合金からなることを特徴とするプラズマエッチング方法。
  9. 被処理基板を収容する処理チャンバーと、
    前記処理チャンバー内にエッチングガスを供給する処理ガス供給手段と、
    前記処理ガス供給手段から供給された前記エッチングガスをプラズマ化して前記被処理基板をプラズマエッチングするプラズマ生成手段と、
    前記処理チャンバー内で請求項1から請求項8いずれか1項記載のプラズマエッチング方法が行われるように制御する制御部と
    を備えたことを特徴とするプラズマエッチング装置。
  10. コンピュータ上で動作する制御プログラムが記憶されたコンピュータ記憶媒体であって、
    前記制御プログラムは、実行時に請求項1から請求項8いずれか1項記載のプラズマエッチング方法が行われるようにプラズマエッチング装置を制御することを特徴とするコンピュータ記憶媒体。
  11. 下地膜と、
    この下地膜上に形成され、柱状構造を有する多数のグレインと、これらのグレインの間に位置するグレイン境界部とを有する高融点金属膜と、
    この高融点金属膜の上に形成されたマスク層と、
    が形成された被処理基板の、前記高融点金属膜を、前記マスク層を介してプラズマエッチングするプラズマエッチング装置を制御するための処理レシピが記憶された記憶媒体であって、前記処理レシピが、
    前記グレインのエッチング速度より前記グレイン境界部のエッチング速度が速いプラズマエッチングを行う第1のエッチング工程と、
    前記第1のエッチング工程より前記下地膜に対する前記高融点金属膜の選択比が高いプラズマエッチングを行う第2のエッチング工程とを具備し、
    前記グレイン境界部の前記下地膜が露出する前に、前記第1のエッチング工程から前記第2のエッチング工程に切り換えることを特徴とする処理レシピが記憶された記憶媒体。
JP2006091721A 2006-03-29 2006-03-29 プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体 Pending JP2007266466A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006091721A JP2007266466A (ja) 2006-03-29 2006-03-29 プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
CNB200710091580XA CN100492603C (zh) 2006-03-29 2007-03-28 等离子体蚀刻方法
KR1020070030488A KR100880746B1 (ko) 2006-03-29 2007-03-28 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
TW096110859A TW200809957A (en) 2006-03-29 2007-03-28 Plasma etching method, plasma etching apparatus, computer storage medium, and storage medium with treatment recipe stored thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006091721A JP2007266466A (ja) 2006-03-29 2006-03-29 プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体

Publications (1)

Publication Number Publication Date
JP2007266466A true JP2007266466A (ja) 2007-10-11

Family

ID=38639133

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006091721A Pending JP2007266466A (ja) 2006-03-29 2006-03-29 プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体

Country Status (4)

Country Link
JP (1) JP2007266466A (ja)
KR (1) KR100880746B1 (ja)
CN (1) CN100492603C (ja)
TW (1) TW200809957A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012046418A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 基板のプラズマ処理方法
WO2012161026A1 (ja) * 2011-05-20 2012-11-29 富士フイルム株式会社 ドライエッチング方法及びデバイス製造方法
CN102959692A (zh) * 2010-06-29 2013-03-06 东京毅力科创株式会社 蚀刻方法和装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
JP7166950B2 (ja) * 2019-02-07 2022-11-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN116598200B (zh) * 2023-07-18 2023-09-26 江苏鲁汶仪器股份有限公司 一种Mo基金属薄膜的刻蚀方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237232A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd エッチング方法
JP2002043283A (ja) * 2000-07-11 2002-02-08 Applied Materials Inc タングステン/ポリシリコンゲートのエッチング方法
JP2004031409A (ja) * 2002-06-21 2004-01-29 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP2005302840A (ja) * 2004-04-07 2005-10-27 Elpida Memory Inc 半導体装置の製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JP3028927B2 (ja) 1996-02-16 2000-04-04 日本電気株式会社 高融点金属膜のドライエッチング方法
JP2004134521A (ja) 2002-10-09 2004-04-30 Rohm Co Ltd 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001237232A (ja) * 2000-02-25 2001-08-31 Matsushita Electric Ind Co Ltd エッチング方法
JP2002043283A (ja) * 2000-07-11 2002-02-08 Applied Materials Inc タングステン/ポリシリコンゲートのエッチング方法
JP2004031409A (ja) * 2002-06-21 2004-01-29 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP2005302840A (ja) * 2004-04-07 2005-10-27 Elpida Memory Inc 半導体装置の製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102959692A (zh) * 2010-06-29 2013-03-06 东京毅力科创株式会社 蚀刻方法和装置
CN102959692B (zh) * 2010-06-29 2014-05-07 东京毅力科创株式会社 蚀刻方法和装置
US8835320B2 (en) 2010-06-29 2014-09-16 Tokyo Electron Limited Etching method and device
WO2012046418A1 (ja) * 2010-10-08 2012-04-12 パナソニック株式会社 基板のプラズマ処理方法
CN103155117A (zh) * 2010-10-08 2013-06-12 松下电器产业株式会社 基板的等离子体处理方法
US9073385B2 (en) 2010-10-08 2015-07-07 Panasonic Intellectual Property Management Co., Ltd. Plasma processing method for substrates
CN103155117B (zh) * 2010-10-08 2015-08-26 松下电器产业株式会社 基板的等离子体处理方法
WO2012161026A1 (ja) * 2011-05-20 2012-11-29 富士フイルム株式会社 ドライエッチング方法及びデバイス製造方法
JP2012243992A (ja) * 2011-05-20 2012-12-10 Fujifilm Corp ドライエッチング方法及びデバイス製造方法

Also Published As

Publication number Publication date
KR20070098614A (ko) 2007-10-05
CN101047127A (zh) 2007-10-03
KR100880746B1 (ko) 2009-02-02
TW200809957A (en) 2008-02-16
CN100492603C (zh) 2009-05-27

Similar Documents

Publication Publication Date Title
JP6396699B2 (ja) エッチング方法
US7629255B2 (en) Method for reducing microloading in etching high aspect ratio structures
US8524331B2 (en) Substrate processing method
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
TWI446436B (zh) Plasma etching method, plasma etching device, control program and computer memory media
JP4936709B2 (ja) プラズマエッチング方法および半導体装置の製造方法
JP2014096499A (ja) プラズマエッチング方法及びプラズマエッチング装置
TWI550707B (zh) The processing method of the object to be processed, and the computer-readable memory medium
KR102513051B1 (ko) 에칭 방법
JP2006203035A (ja) プラズマエッチング方法
JP6255187B2 (ja) シリコン酸化膜をエッチングする方法
WO2010008967A2 (en) Improvement of organic line width roughness with h2 plasma treatment
JP2017011127A (ja) エッチング方法
TWI766866B (zh) 蝕刻方法
JP5064319B2 (ja) プラズマエッチング方法、制御プログラム及びコンピュータ記憶媒体
JP2007266466A (ja) プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
TW201705265A (zh) 蝕刻方法
JP6592400B2 (ja) エッチング方法
TW201724252A (zh) 蝕刻方法
JP6504827B2 (ja) エッチング方法
JP2008172184A (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
JP5101059B2 (ja) 半導体装置の製造方法、半導体装置の製造装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体
JP6670672B2 (ja) エッチング方法
JP2007116031A (ja) 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2006165246A (ja) プラズマエッチング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090204

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110111

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111018