KR20070098614A - 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 - Google Patents

플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 Download PDF

Info

Publication number
KR20070098614A
KR20070098614A KR1020070030488A KR20070030488A KR20070098614A KR 20070098614 A KR20070098614 A KR 20070098614A KR 1020070030488 A KR1020070030488 A KR 1020070030488A KR 20070030488 A KR20070030488 A KR 20070030488A KR 20070098614 A KR20070098614 A KR 20070098614A
Authority
KR
South Korea
Prior art keywords
etching
plasma
plasma etching
melting point
point metal
Prior art date
Application number
KR1020070030488A
Other languages
English (en)
Other versions
KR100880746B1 (ko
Inventor
모토키 후지나가
Original Assignee
동경 엘렉트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동경 엘렉트론 주식회사 filed Critical 동경 엘렉트론 주식회사
Publication of KR20070098614A publication Critical patent/KR20070098614A/ko
Application granted granted Critical
Publication of KR100880746B1 publication Critical patent/KR100880746B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • ing And Chemical Polishing (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

고융점 금속막의 하지막이 거칠어지는 것을 종래에 비해 억제할 수 있는 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체를 제공한다.
피처리 기판(10)의 고융점 금속막(102)을, 마스크층(103)을 거쳐서 플라즈마 에칭하는 방법으로서, 그레인의 에칭 속도보다 그레인 경계부의 에칭 속도가 빠른 플라즈마 에칭을 행하는 제 1 에칭 공정과, 제 1 에칭 공정보다 절연막에 대한 고융점 금속막의 선택비가 높은 플라즈마 에칭을 행하는 제 2 에칭 공정을 구비하며, 그레인 경계부의 절연막(101)이 노출되기 전에, 제 1 에칭 공정으로부터 제 2 에칭 공정으로 전환한다.

Description

플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체{PLASMA ETCHING METHOD, PLASMA ETCHING APPARATUS, COMPUTER RECORDING MEDIUM, AND RECORDING MEDIUM IN WHICH PROCESS RECIPE IS RECORDED}
도 1은 본 발명의 실시예의 플라즈마 에칭 방법에 관한 피처리 기판의 단면 구성을 도시한 도면,
도 2는 본 발명의 실시예에 관한 플라즈마 에칭 장치의 개략 구성을 도시한 도면,
도 3은 비교예에 있어서의 거칠어진 상태를 모식적으로 도시한 도면이다.
도면의 주요 부분에 대한 부호의 설명
10 : 피처리 기판 101 : 절연막
102 : 고융점 금속막 103 : 마스크층
104 : 전극
본 발명은, 절연막상에 형성되어, 주상 구조를 갖는 다수의 그레인(결정 입자)과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 고융점 금속막을 플라즈마 에칭하는 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체에 관한 것이다.
종래부터 반도체 장치의 제조 공정에 있어서는, 에칭 가스의 플라즈마를 발생시켜, 이 플라즈마의 작용에 의해서 에칭을 행하는 플라즈마 에칭이 많이 사용되고 있다.
또한, 예컨대 액정 표시 장치에 있어서의 박막 트랜지스터의 제조 공정 등에서는, SiNx, SiO2 등의 절연막(하지막) 위에 형성된 고융점 금속막(예컨대 Mo, W, Ta, 또는 적어도 이들 중 하나를 포함하는 합금 등)을, 포토 레지스트 등으로 이루어지는 마스크층을 거쳐서 플라즈마 에칭하여, 게이트 전극 등을 형성하는 것이 행해지고 있다.
상기한 바와 같은 고융점 금속막의 플라즈마 에칭에서는, 에칭 가스로서, 불소계 가스를 포함하는 에칭 가스, 예컨대, SF6나 CF4와, 산소와의 혼합 가스를 사용하는 것이 알려져 있다(예컨대, 특허 문헌 1 참조).
(특허 문헌 1)
일본국 특허 공개 평성 제 7-321231 호 공보
상기한 바와 같은 고융점 금속막은, 스퍼터링 등에 의해서 형성되어, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 구조로 되어 있다. 이 때문에, 상기한 바와 같이, 에칭 가스로서 불소계 가스를 포함하는 에칭 가스를 사용하면, 그레인 경계부가 먼저 에칭되어, 하지막인 절연막의 표면에 요철이 형성되어 거칠어지는 문제가 있다.
본 발명은, 상기 과제를 해결하기 위해서 이루어진 것으로, 고융점 금속막의 하지막이 거칠어지는 것을 종래에 비해 억제할 수 있는 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체를 제공하는 것을 목적으로 한다.
제 1 측면에 따른 플라즈마 에칭 방법은, 하지막과, 상기 하지막상에 형성되어, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 고융점 금속막과, 상기 고융점 금속막의 위에 형성된 마스크층이 형성된 피처리 기판의 상기 고융점 금속막을 상기 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법으로서, 상기 그레인의 에칭 속도보다 상기 그레인 경계부의 에칭 속도가 빠른 플라즈마 에칭을 행하는 제 1 에칭 공정과, 상기 제 1 에칭 공정보다 상기 하지막에 대한 상기 고융점 금속막의 선택비가 높은 플라즈마 에칭을 행하는 제 2 에칭 공정을 구비하며, 상기 그레인 경계부의 상기 하지막이 노출되기 전에, 상기 제 1 에칭 공정으로부터 상기 제 2 에칭 공정으로 전환하는 것을 특징으로 한다.
제 2 측면에 따른 플라즈마 에칭 방법은, 제 1 측면에 따른 플라즈마 에칭 방법으로서, 상기 하지막이 절연막인 것을 특징으로 한다.
제 3 측면에 따른 플라즈마 에칭 방법은, 제 1 측면에 따른 플라즈마 에칭 방법으로서, 상기 하지막이 반도체막인 것을 특징으로 한다.
제 4 측면에 따른 플라즈마 에칭 방법은, 제 1 ~ 3 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법으로서, 상기 제 2 에칭 공정은, 상기 피처리 기판에 바이어스 전압을 인가한 에칭을 행하며, 상기 제 1 에칭 공정은, 상기 피처리 기판에 바이어스 전압을 인가하지 않고, 또는 상기 제 2 에칭 공정보다 낮은 바이어스 전압을 인가하여 에칭을 행하는 것을 특징으로 한다.
제 5 측면에 따른 플라즈마 에칭 방법은, 제 1 ~ 4 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법으로서, 상기 제 1 에칭 공정의 압력이, 상기 제 2 에칭 공정의 압력보다 높은 것을 특징으로 한다.
제 6 측면에 따른 플라즈마 에칭 방법은, 제 1 ~ 5 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법으로서, 상기 제 1 에칭 공정에, SF6와 O2를 포함하는 혼합 가스 또는 CF4과 O2를 포함하는 혼합 가스를 사용하는 것을 특징으로 한다.
제 7 측면에 따른 플라즈마 에칭 방법은, 제 1 ∼ 6 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법으로서, 상기 제 2 에칭 공정에, C12와 O2를 포함하는 혼합 가스를 사용하는 것을 특징으로 한다.
제 8 측면에 따른 플라즈마 에칭 방법은, 제 1 ∼ 7 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법으로서, 상기 고융점 금속막이, Mo, W, Ta 중 어느 하나 또는 적어도 이들 중 하나를 포함하는 합금으로 이루어지는 것을 특징으로 한다.
제 9 측면에 따른 플라즈마 에칭 장치는, 피처리 기판을 수용하는 처리 챔버와, 상기 처리 챔버 내에 에칭 가스를 공급하는 처리 가스 공급 수단과, 상기 처리 가스 공급 수단으로부터 공급된 상기 에칭 가스를 플라즈마화하여 상기 피처리 기판을 플라즈마 에칭하는 플라즈마 생성 수단과, 상기 처리 챔버 내에서 제 1 ~ 8 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법이 행해지도록 제어하는 제어부를 구비한 것을 특징으로 한다.
제 10 측면에 따른 컴퓨터 기억 매체는, 컴퓨터상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서, 상기 제어 프로그램은, 실행시에 제 1 ~ 8 측면 중 어느 한 측면에 따른 플라즈마 에칭 방법이 행하여지도록 플라즈마 에칭 장치를 제어하는 것을 특징으로 한다.
제 11 측면에 따른 처리 레시피가 기억된 기억 매체는, 하지막과, 이 하지막상에 형성되어, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 고융점 금속막과, 이 고융점 금속막의 위에 형성된 마스크층이 형성된 피처리 기판의 상기 고융점 금속막을 상기 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 장치를 제어하기 위한 처리 레시피가 기억된 기억 매체로서, 상기 처리 레시피가, 상기 그레인의 에칭 속도보다 상기 그레인 경계부의 에칭 속도가 빠른 플라즈마 에칭을 행하는 제 1 에칭 공정과, 상기 제 1 에칭 공정보다 상기 하지막에 대한 상기 고융점 금속막의 선택비가 높은 플라즈마 에칭을 행하는 제 2 에칭 공정을 구비하며, 상기 그레인 경계부의 상기 하지막이 노출되기 전에, 상기 제 1 에칭 공정으로부터 상기 제 2 에칭 공정으로 전환하는 것을 특징으로 한다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다. 도 1은, 본 실시예에 관한 플라즈마 에칭 방법에 있어서의 피처리 기판(10)의 단면 구성을 확대하여 나타내는 것이며, 도 2는, 본 실시예에 관한 플라즈마 에칭 장치의 구성을 나타내는 것이다. 우선, 도 2를 참조하여 플라즈마 에칭 장치의 구성에 대하여 설명한다.
플라즈마 에칭 장치(1)는, 처리 챔버(2) 내에 유도 결합 플라즈마(ICP)를 발생시켜, 이 처리 챔버(2) 내에 배치된 피처리 기판(10)의 플라즈마 에칭을 행하는 유도 결합 플라즈마 에칭 장치로서 구성되어 있다.
내부를 기밀하게 폐색 가능하게 된 처리 챔버(2)는, 예컨대 알루미늄 등의 도전 재료로부터 각통(角筒) 형상으로 성형되어, 접지 전위에 접속되어 있다. 이 처리 챔버(2)의 천정부에는, 유전성 창(21)이 마련되고, 이 유전성 창(21)의 외측에는, 안테나(22)가 마련되어 있다. 이 안테나(22)는, 나선 형상 등의 굴곡한 형상을 갖고 있고, 그 한쪽 단부에는, 정합기(41)를 거쳐서 제 1 고주파 전원(40)이 접속되고, 다른쪽 단부는 접지되어 있다. 제 1 고주파 전원(40)은, 예컨대, 10∼100 MHz의 주파수를 갖고, 이 고주파 전력에 의해서, 처리 챔버(2) 내에 유도 결합 플라즈마를 발생시키도록 되어 있다.
처리 챔버(2) 내의 바닥부에는, 세라믹 등의 절연판(3)이 마련되고, 이 절연판(3)의 위에는, 서셉터 지지대(4) 및 서셉터(5)가 마련되어 있다. 그리고, 이 서셉터(5)상에, 액정 표시 장치용의 유리 기판 등의 피처리 기판(10)이 탑재되도록 되어 있다.
서셉터 지지대(4)의 내부에는, 냉매를 순환시켜 온도를 조절하는 온도 조절 기구(도시하지 않음)가 마련되어 있고, 서셉터(5)상에 탑재된 피처리 기판(10)을 소망의 온도로 제어 가능하도록 되어 있다. 또한, 서셉터(5)에는, 정합기(51)를 거쳐서 제 2 고주파 전원(50)이 접속되어 있다. 이 제 2 고주파 전원(50)은, 예컨대, 500 KHz∼10 MHz의 주파수를 갖고 있다. 그리고, 피처리 기판(10)에 바이어스 전압을 인가함으로써, 피처리 기판(10)에 대한 플라즈마 중의 이온의 작용하는 방향성을 정렬하여, 에칭의 이방성을 높인다. 또한, 등방성의 에칭을 행하는 경우는, 이 제 2 고주파 전원으로부터의 고주파 전력의 인가는 행해지지 않거나, 또는 겨우 인가된다.
유전성 창(21)의 서셉터(5) 측에는, 유전 재료에 의해서 형성된 샤워 헤드(25)가 마련되어 있고, 유전성 창(21)의 중앙에는, 이 샤워 헤드(25)에 접속된 가스 도입구(26)가 마련되고, 이 가스 도입구(26)에는, 가스 공급관(27)이 접속되어 있다. 또한 이 가스 공급관(27)에는, 밸브(28), 매스 플로우 콘트롤러(29)를 사이에 두고, 처리 가스 공급원(30)이 접속되어 있다. 처리 가스 공급원(30)으로부터는, 플라즈마 에칭 처리를 위한 에칭 가스가 공급된다.
처리 챔버(2)의 바닥부에는, 배기관(31)이 접속되어 있고, 이 배기관(31)에는 배기 장치(32)가 접속되어 있다. 배기 장치(32)는 터보 분자 펌프 등의 진공 펌프 펌프를 구비하고 있고, 처리 챔버(2) 내를 소정의 감압 분위기, 예컨대 1 Pa 이하의 소정의 압력까지 진공가능하도록 구성되어 있다. 또한, 처리 챔버(2)의 측벽부에는 게이트 밸브(33)가 마련되어 있고, 이 게이트 밸브(33)를 연 상태로, 피처리 기판(10)을 인접하는 로드록실(도시하지 않음)과의 사이에서 반송하도록 되어 있다.
상기 구성의 플라즈마 에칭 장치(1)는, 제어부(60)에 의해서, 그 동작이 통괄적으로 제어된다. 이 제어부(60)에는, CPU를 구비하여 플라즈마 에칭 장치(1)의 각부를 제어하는 프로세스 콘트롤러(61)와, 사용자 인터페이스(62)와, 기억부(63)가 마련되어 있다.
사용자 인터페이스(62)는, 공정 관리자가 플라즈마 에칭 장치(1)를 관리하기 위해서 커맨드의 입력 조작을 행하는 키보드나, 플라즈마 에칭 장치(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 구성되어 있다.
기억부(63)에는, 플라즈마 에칭 장치(1)에서 실행되는 각종 처리를 프로세스 콘트롤러(61)의 제어로 실현하기 위한 제어 프로그램(소프트웨어)이나 처리 조건 데이터 등이 기억된 레시피가 저장되어 있다. 그리고, 필요에 따라, 사용자 인터페이스(62)로부터의 지시 등으로 임의의 레시피를 기억부(63)로부터 호출하여 프로세스 콘트롤러(61)에게 실행시킴으로써, 프로세스 콘트롤러(61)의 제어하에, 플라즈마 에칭 장치(1)에서의 소망의 처리가 행해진다. 또한, 제어 프로그램이나 처리 조건 데이터 등의 레시피는, 컴퓨터로 판독가능한 컴퓨터 기억 매체(예컨대, 하드 디스크, CD, 플렉시블 디스크, 반도체 메모리 등) 등에 저장된 상태의 것을 이용하거나, 혹은, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 수시로 전송시켜 온라인으로 이용하거나 하는 것도 가능하다.
상기 구성의 플라즈마 에칭 장치(1)에 의해서, 피처리 기판(10)의 플라즈마 에칭을 행하는 경우, 우선, 게이트 밸브(33)가 개방된 후, 피처리 기판(10)은, 도시하지 않는 로드록실로부터 처리 챔버(2) 내로 반입되어, 서셉터(5)상에 탑재된다. 이어서, 게이트 밸브(33)가 닫혀, 배기 장치(32)에 의해서, 처리 챔버(2) 내가 소정의 진공도까지 진공된다.
그 후, 밸브(28)가 개방되어, 처리 가스 공급원(30)으로부터 소정의 에칭 가스가, 매스 플로우 콘트롤러(29)에 의해서 그 유량이 조정되면서, 처리 가스 공급관(27), 가스 도입구(26)를 지나 처리 챔버(2) 내에 도입된다.
그리고, 처리 챔버(2) 내의 압력이, 소정의 압력으로 유지되고, 또한, 제 1 고주파 전원(40)으로부터 소정의 주파수의 고주파 전력이 안테나(22)에 인가된다. 이것에 의해, 에칭 가스가 해리하여 처리 챔버(2) 내에 유도 결합 플라즈마가 발생하여, 피처리 기판(10)의 플라즈마 에칭이 행해진다. 이때, 필요에 따라, 제 2 고주파 전원(50)으로부터, 고주파 전력이 서셉터(5)에 인가되는 것에 의해, 플라즈마 중의 이온이 서셉터(5) 측으로 인입되고, 이온 어시스트에 의해 에칭의 이방성이 높아진다.
그리고, 소정의 플라즈마 에칭 처리가 종료되면, 고주파 전력의 공급 및 처 리 가스의 공급이 정지되어, 상기 순서와는 반대의 순서로, 피처리 기판(10)이 처리 챔버(2) 내로부터 반출된다.
다음에, 도 1을 참조하여, 본 실시예에 관한 플라즈마 에칭 방법에 대하여 설명한다. 도 1은, 본 실시예에 관한 피처리 기판(10)의 단면 구성을 모식적으로 나타내는 것이다. 도 1에 도시하는 바와 같이, 피처리 기판(10)에는, SiNx 또는 SiO2으로 이루어지는 절연막(101)이 형성되어 있고, 이 절연막(101)의 위에, Mo, W, Ta 중 어느 하나, 또는 적어도 이들 중 하나를 포함하는 합금으로 이루어지는 고융점 금속막(102)이 형성되어 있다. 이 고융점 금속막(102)은, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 구조로 되어있다. 그리고, 고융점 금속막(102)의 위에는, 포토 레지스트 등으로 이루어지는 마스크층(103)이 형성되고, 이 마스크층(103)에 의해, 소정의 부분에 소정 크기의 전극(104)이 형성된다.
그리고, 도 1(a)에 나타내는 상태로부터, 우선, 제 1 에칭 공정을 행하여, 마스크층(103)을 거쳐서 고융점 금속막(102)을 도 1(b)에 나타내는 상태까지 플라즈마 에칭한다. 이 제 1 에칭 공정에서는, 에칭 가스로서, 불소계 가스(예컨대, SF6 또는 CF4)을 포함하는 에칭 가스, 예컨대, SF6/O2 또는, CF4/O2 등의 혼합 가스를 사용한다. 또한, 고융점 금속막(102)이 텅스텐(W)인 경우는, 상기 에칭 가스에 C l2가 첨가(예컨대 유량비로 5∼1O% 정도)된 에칭 가스를 사용한다.
또, 이 제 1 에칭 공정에서는, 도 2에 나타낸 플라즈마 에칭 장치(1)의 제 2 고주파 전원(50)으로부터 서셉터(5)에 바이어스 전압을 인가하지 않고, 또는 인가한다고 해도 간신히 인가할 정도로 하여, 후술하는 제 2 에칭 공정보다 이방성의 정도가 적은 등방성의 에칭을 행하는 것이 바람직하다. 또한, 이 제 1 에칭 공정에서는, 후술하는 제 2 에칭 공정보다 높은 압력(예컨대 5.32∼13.3 Pa(40∼100mTorr))으로 하는 것이 바람직하다. 이것에 의해서, 후술하는 제 2 에칭 공정에서 발생한 처리 챔버(2) 내의 퇴적물을 제거하는 클리닝 효과를 높일 수 있다.
이 제 1 에칭 공정에서는, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 구조의 고융점 금속막(102)에 있어서, 그레인 경계부의 에칭 레이트가, 그레인 부분의 에칭 레이트보다 빠르게 된다. 이 에칭 레이트의 비는, 예컨대, 그레인 경계부 : 그레인 부분 = 5 : 3 정도로 된다. 이 때문에, 에칭 레이트가 빠른 그레인 경계부에서 하지막인 절연막(101)이 노출되기 전에, 다음의 제 2 에칭 공정으로 전환한다.
제 2 에칭 공정에서는, 상기한 바와 같은 불소계 가스를 포함하지 않는 에칭 가스, 예컨대, Cl2/O2를 사용하여, 도 1(c)에 도시하는 바와 같이, 하지막인 절연막(101)이 완전히 노출될 때까지 플라즈마 에칭을 행한다. 이 제 2 에칭 공정에서는, 에칭 가스가 불소계 가스를 포함하지 않기 때문에, 절연막(101)에 대한 선택비가 제 1 에칭 공정보다 높게 된다. 이것에 의해서, 절연막(101)의 표면이 거칠어지는 것을 방지할 수 있다.
이 제 2 에칭 공정에서는, 도 2에 나타낸 플라즈마 에칭 장치(1)의 제 2 고 주파 전원(50)으로부터 서셉터(5)에 바이어스 전압을 인가하여, 에칭의 이방성을 높인 에칭을 행하는 것이 바람직하다. 또한, 이 제 2 에칭 공정에서는, 상술한 제 1 에칭 공정보다 낮은 압력(예컨대 0.67∼2.00Pa(5∼15mTorr))로 하는 것이 바람직하다. 또, 상기의 에칭 공정에서는, 포토 레지스트 등으로 이루어지는 마스크층(103)의 애싱도 행해지기 때문에, 고융점 금속막(102)의 측벽 부분이 테이퍼 형상으로 된다.
실시예에서, 도 2에 나타낸 플라즈마 에칭 장치(1)를 사용하여, 도 1에 나타낸 구조의 피처리 기판(10)(고융점 금속막(102)은 Mo, 절연막(101)은 SiNx)에, 플라즈마 에칭을, 이하에 나타낸 바와 같은 레시피에 의해 실시했다.
또, 이하에 표시되는 실시예의 처리 레시피는, 제어부(60)의 기억부(63)로부터 판독되어, 프로세스 콘트롤러(61)에 입력되고, 프로세스 콘트롤러(61)가 플라즈마 에칭 장치(1)의 각부를 제어 프로그램에 근거하여 제어함으로써, 판독된 처리 레시피대로 플라즈마 에칭 공정이 실행된다.
(제 1 에칭 공정)
에칭 가스 : SF6/O2 = 275/125sccm, 압력 = 8.00pa(60mTorr), 전력 = 6000W, 바이어스 = 0, 갭 = 300㎜, 에칭 시간 = 56초.
(제 2 에칭 공정)
에칭 가스 : Cl2/O2 = 200/300sccm, 압력 = 1.33 Pa(1OmTorr), 전력 = 6000W, 바이어스 = 1500W, 갭 = 300㎜, 에칭 시간 = 36초.
상기의 실시예에 있어서, 제 1 에칭 공정과 제 2 에칭 공정의 전환은, 막두께가 250㎚인 고융점 금속막(102)에 대하여, 제 1 에칭 공정에 있어서의 에칭량(도 1에 나타내는 d1)이 140㎚, 잔막량(도 1에 나타내는 d2)이 110㎚로 되는 타이밍에서 행했다. 이 조건으로 실시예 1, 2로서, 2장의 피처리 기판(10)에 대하여 에칭을 한 결과, 실시예 1, 2에서도, 하지막인 절연막(101)이 거칠어지지 않는 양호한 표면 상태로 유지한 에칭을 행할 수 있었다.
비교예 1, 2로서, 제 1 에칭 공정과 제 2 에칭 공정의 전환을, 막두께가 250㎚인 고융점 금속막(102)에 대하여, 제 1 에칭 공정에 있어서의 에칭량(도 1에 나타내는 d1)이 150㎚, 잔막량(도 1에 나타내는 d2)이 100㎚로 되는 타이밍에서 2장의 피처리 기판(10)에 에칭을 행했다. 이들의 비교예 1, 2 중, 비교예 1에서는 절연막(101)이 거칠어지지 않았지만, 비교예 2에서는, 절연막(101)이 약간 거칠어졌다. 또, 「거칠함」은, 도 3에 도시하는 바와 같이, 절연막(101)의 표면에 가는 요철이 형성된 상태를 나타내는 것이다.
또한, 비교예 3에서, 제 1 에칭 공정과 제 2 에칭 공정의 전환을, 막두께가 250㎚인 고융점 금속막(102)에 대하여, 제 1 에칭 공정에 있어서의 에칭량(도 1에 나타내는 d1)이 170㎚, 잔막량(도 1에 나타내는 d2)이 80㎚로 되는 타이밍에서 에칭을 행했다. 이 비교예 3에서는, 절연막(101)이 분명히 거칠어졌다.
또한, 비교예 4에서, 제 1 에칭 공정과 제 2 에칭 공정의 전환을, 막두께가 250㎚인 고융점 금속막(102)에 대하여, 제 1 에칭 공정에 있어서의 에칭량(도 1에 나타내는 d1)이 180㎚, 잔막량(도 1에 나타내는 d2)이 70㎚로 되는 타이밍에서 에칭을 행했다. 이 비교예 4에서는, 절연막(101)이 분명히 거칠어졌다. 상기의 결과를 표 1에 나타낸다.
(표 1)
Figure 112007024411924-PAT00001
상기의 결과로부터, 고융점 금속막(102)의 그레인 부분을 약 150㎚ 에칭하는 사이에, 그레인 경계부는 약 250㎚ 에칭되어, 하지의 절연막(101)이 노출되기 시작하고 있는 것으로 추측된다. 따라서, 절연막(101)이 노출을 시작하기 전, 즉, 상기의 실시예의 처리 조건에서는, 제 1 에칭 공정에 있어서의 에칭량(도 1에 나타내는 d1)이 140㎚, 잔막량(도 1에 나타내는 d2)이 110㎚로 되는 타이밍에, 제 1 에칭 공정과 제 2 에칭 공정의 전환을 행한다. 이것에 의해, 절연막(101)이 거칠어지는 것을 방지할 수 있다.
또한, 상기의 실시예에 있어서의 에칭 처리를, 연속하여 합계 7장의 피처리 기판(10)에 대하여 행한 바, 에칭 레이트의 불균일성을 ±8%로 할 수 있었다. 일반적으로, 상기 실시예의 제 2 에칭 공정과 같이, 에칭 가스에 염소를 포함하는 가스를 사용하여 Mo를 에칭하면, MoClx가 처리 챔버(2)의 내벽 등에 퇴적하여, 다음 피처리 기판(10)에 대하여 실행하는 제 1 에칭 공정시에, 플라즈마가, 퇴적한 MoClx의 에칭을 위해 소비되어, 피처리 기판(10)의 Mo의 에칭 레이트가 점차로 저하하는 경향을 나타낸다. 이 때문에, 제 1 에칭 공정과 제 2 에칭 공정의 전환 타이밍이 빠르면, 퇴적물이 점차 남게 되어, 에칭의 재현성 저하를 초래하게 된다.
따라서, 제 1 에칭 공정과 제 2 에칭 공정의 전환 타이밍은, 상기한 실시예와 같이, 그레인 경계부에서 하지막인 절연막(101)이 노출되기 직전인 것이 바람직하다.
또한, 상기 실시예와 같이, 제 1 에칭 공정시의 처리 챔버(2) 내의 압력을 높이는 것에 의해, 제 1 에칭 공정에 있어서의 처리 챔버(2)의 내벽의 클리닝 효과를 높여, 클리닝이 확실히 행해지도록 하여, 재현성의 저하가 발생하는 것을 방지할 수 있다.
이상 설명한 바와 같이, 본 실시예에 의하면, 고융점 금속막의 하지막인 절연막이 거칠어지는 것을 종래에 비해 억제할 수 있다. 또, 본 발명은 상기의 실시예에 한정되는 것이 아니라, 각종의 변형이 가능하다. 예컨대, 플라즈마 에칭 장치는, 도 2에 나타낸 유도 결합 플라즈마 에칭 장치에 한정하지 않고, 각종의 플라즈마 에칭 장치를 사용할 수 있다. 또한, 상기의 실시예에서는, 게이트 전극을 형성하는 경우에 대하여 설명했지만, 예컨대 소스/드레인 전극을 형성하는 경우에 관해서도 마찬가지로 적용할 수 있다. 이 경우, 하지막은, 예컨대 n형 비정질 실리콘 등의 반도체막으로 된다.
본 발명에 의하면, 고융점 금속막의 하지막이 거칠어지는 것을 종래에 비해 억제할 수 있는 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체를 제공할 수 있다.

Claims (11)

  1. 하지막과, 상기 하지막상에 형성되어, 주상 구조를 갖는 다수의 그레인과 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 고융점 금속막과, 상기 고융점 금속막의 위에 형성된 마스크층이 형성된 피처리 기판의 상기 고융점 금속막을, 상기 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 방법으로서,
    상기 그레인의 에칭 속도보다 상기 그레인 경계부의 에칭 속도가 빠른 플라즈마 에칭을 행하는 제 1 에칭 공정과,
    상기 제 1 에칭 공정보다 상기 하지막에 대한 상기 고융점 금속막의 선택비가 높은 플라즈마 에칭을 행하는 제 2 에칭 공정
    을 구비하며,
    상기 그레인 경계부의 상기 하지막이 노출되기 전에, 상기 제 1 에칭 공정으로부터 상기 제 2 에칭 공정으로 전환하는
    것을 특징으로 하는 플라즈마 에칭 방법.
  2. 제 1 항에 있어서,
    상기 하지막이 절연막인 것을 특징으로 하는 플라즈마 에칭 방법.
  3. 제 1 항에 있어서,
    상기 하지막이 반도체막인 것을 특징으로 하는 플라즈마 에칭 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 에칭 공정은, 상기 피처리 기판에 바이어스 전압을 인가한 에칭을 행하고,
    상기 제 1 에칭 공정은, 상기 피처리 기판에 바이어스 전압을 인가하지 않거나, 또는 상기 제 2 에칭 공정보다 낮은 바이어스 전압을 인가하여 에칭을 행하는
    것을 특징으로 하는 플라즈마 에칭 방법.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 에칭 공정의 압력이 상기 제 2 에칭 공정의 압력보다 높은 것을 특징으로 하는 플라즈마 에칭 방법.
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 1 에칭 공정에, SF6와 O2를 포함하는 혼합 가스 또는 CF4과 O2를 포함하는 혼합 가스를 사용하는 것을 특징으로 하는 플라즈마 에칭 방법.
  7. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 제 2 에칭 공정에, Cl2와 O2를 포함하는 혼합 가스를 사용하는 것을 특징으로 하는 플라즈마 에칭 방법.
  8. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 고융점 금속막이, Mo, W, Ta 중 어느 하나 또는 적어도 이들 중 하나를 포함하는 합금으로 이루어지는 것을 특징으로 하는 플라즈마 에칭 방법.
  9. 피처리 기판을 수용하는 처리 챔버와,
    상기 처리 챔버 내에 에칭 가스를 공급하는 처리 가스 공급 수단과,
    상기 처리 가스 공급 수단으로부터 공급된 상기 에칭 가스를 플라즈마화하여 상기 피처리 기판을 플라즈마 에칭하는 플라즈마 생성 수단과,
    상기 처리 챔버내에서 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 플라 즈마 에칭 방법이 행해지도록 제어하는 제어부
    를 구비한 것을 특징으로 하는 플라즈마 에칭 장치.
  10. 컴퓨터 상에서 동작하는 제어 프로그램이 기억된 컴퓨터 기억 매체로서,
    상기 제어 프로그램은, 실행시에 청구항 1 내지 청구항 3 중 어느 한 항에 기재된 플라즈마 에칭 방법이 행해지도록 플라즈마 에칭 장치를 제어하는 것을 특징으로 하는 컴퓨터 기억 매체.
  11. 하지막과, 이 하지막상에 형성되고 주상 구조를 갖는 다수의 그레인과, 이들 그레인 사이에 위치하는 그레인 경계부를 갖는 고융점 금속막과, 이 고융점 금속막의 위에 형성된 마스크층이 형성된 피처리 기판의 상기 고융점 금속막을 상기 마스크층을 거쳐서 플라즈마 에칭하는 플라즈마 에칭 장치를 제어하기 위한 처리 레시피가 기억된 기억 매체로서,
    상기 처리 레시피가,
    상기 그레인의 에칭 속도보다 상기 그레인 경계부의 에칭 속도가 빠른 플라즈마 에칭을 행하는 제 1 에칭 공정과,
    상기 제 1 에칭 공정보다 상기 하지막에 대한 상기 고융점 금속막의 선택비가 높은 플라즈마 에칭을 행하는 제 2 에칭 공정
    을 구비하며,
    상기 그레인 경계부의 상기 하지막이 노출되기 전에, 상기 제 1 에칭 공정으로부터 상기 제 2 에칭 공정으로 전환하는
    것을 특징으로 하는 처리 레시피가 기억된 기억 매체.
KR1020070030488A 2006-03-29 2007-03-28 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체 KR100880746B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00091721 2006-03-29
JP2006091721A JP2007266466A (ja) 2006-03-29 2006-03-29 プラズマエッチング方法、プラズマエッチング装置、コンピュータ記憶媒体及び処理レシピが記憶された記憶媒体

Publications (2)

Publication Number Publication Date
KR20070098614A true KR20070098614A (ko) 2007-10-05
KR100880746B1 KR100880746B1 (ko) 2009-02-02

Family

ID=38639133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070030488A KR100880746B1 (ko) 2006-03-29 2007-03-28 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체

Country Status (4)

Country Link
JP (1) JP2007266466A (ko)
KR (1) KR100880746B1 (ko)
CN (1) CN100492603C (ko)
TW (1) TW200809957A (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5264834B2 (ja) 2010-06-29 2013-08-14 東京エレクトロン株式会社 エッチング方法及び装置、半導体装置の製造方法
JP5638405B2 (ja) * 2010-10-08 2014-12-10 パナソニック株式会社 基板のプラズマ処理方法
JP5766027B2 (ja) * 2011-05-20 2015-08-19 富士フイルム株式会社 ドライエッチング方法及びデバイス製造方法
KR20140039863A (ko) * 2012-09-25 2014-04-02 삼성디스플레이 주식회사 다결정 규소막 형성 방법, 다결정 규소막을 포함하는 박막 트랜지스터 및 표시 장치
JP7166950B2 (ja) * 2019-02-07 2022-11-08 キオクシア株式会社 半導体製造装置および半導体装置の製造方法
CN116598200B (zh) * 2023-07-18 2023-09-26 江苏鲁汶仪器股份有限公司 一种Mo基金属薄膜的刻蚀方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3210359B2 (ja) * 1991-05-29 2001-09-17 株式会社東芝 ドライエッチング方法
JP3028927B2 (ja) 1996-02-16 2000-04-04 日本電気株式会社 高融点金属膜のドライエッチング方法
JP3565127B2 (ja) * 2000-02-25 2004-09-15 松下電器産業株式会社 エッチング方法
JP4702983B2 (ja) * 2000-07-11 2011-06-15 アプライド マテリアルズ インコーポレイテッド タングステン／ポリシリコンゲートのエッチング方法
JP2004031409A (ja) * 2002-06-21 2004-01-29 Sanyo Electric Co Ltd 薄膜トランジスタの製造方法
JP2004134521A (ja) 2002-10-09 2004-04-30 Rohm Co Ltd 半導体装置の製造方法
JP3872069B2 (ja) * 2004-04-07 2007-01-24 エルピーダメモリ株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN100492603C (zh) 2009-05-27
TW200809957A (en) 2008-02-16
KR100880746B1 (ko) 2009-02-02
JP2007266466A (ja) 2007-10-11
CN101047127A (zh) 2007-10-03

Similar Documents

Publication Publication Date Title
KR101088254B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
US7629255B2 (en) Method for reducing microloading in etching high aspect ratio structures
TWI446436B (zh) Plasma etching method, plasma etching device, control program and computer memory media
JP4663368B2 (ja) プラズマエッチング方法、プラズマエッチング装置、制御プログラム及びコンピュータ記憶媒体
KR100880746B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치, 컴퓨터 기억매체 및 처리 레시피가 기억된 기억 매체
JP2010205967A (ja) プラズマエッチング方法、プラズマエッチング装置及びコンピュータ記憶媒体
JP2006203035A (ja) プラズマエッチング方法
TWI525700B (zh) Plasma etching method, a plasma etching apparatus and a computer storage medium
KR100835023B1 (ko) 플라즈마 에칭 방법 및 반도체 장치의 제조 방법
JP2007005381A (ja) プラズマエッチング方法、及びプラズマエッチング装置
US8642482B2 (en) Plasma etching method, control program and computer storage medium
KR101068014B1 (ko) 플라즈마 에칭 방법, 플라즈마 에칭 장치 및 컴퓨터 기억 매체
TW201742149A (zh) 蝕刻方法
US20120009786A1 (en) Plasma processing method and manufacturing method of semiconductor device
JP5297615B2 (ja) ドライエッチング方法
JPWO2007125836A1 (ja) Ｔｉ膜の成膜方法
KR100890072B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치,컴퓨터 기억 매체 및 처리 레시피가 기억된 기억 매체
KR100867174B1 (ko) 반도체 장치의 제조 방법, 반도체 장치의 제조 장치, 제어프로그램 및 컴퓨터 기억 매체
US7655572B2 (en) Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, control program and computer storage medium
JP5089871B2 (ja) 半導体装置の製造方法
JP5171091B2 (ja) プラズマ処理方法
JP4800077B2 (ja) プラズマエッチング方法
US20080176408A1 (en) Method and apparatus for manufacturing semiconductor devices, control program and computer-readable storage medium
JP5058478B2 (ja) 半導体装置の製造方法、プラズマ処理方法、半導体装置の製造装置、制御プログラム及びコンピュータ記憶媒体
JP2005026444A (ja) ドライエッチング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee