JP2011091362A - 半導体装置の製造方法及び基板処理装置 - Google Patents

半導体装置の製造方法及び基板処理装置 Download PDF

Info

Publication number
JP2011091362A
JP2011091362A JP2010160137A JP2010160137A JP2011091362A JP 2011091362 A JP2011091362 A JP 2011091362A JP 2010160137 A JP2010160137 A JP 2010160137A JP 2010160137 A JP2010160137 A JP 2010160137A JP 2011091362 A JP2011091362 A JP 2011091362A
Authority
JP
Japan
Prior art keywords
resist pattern
ion implantation
substrate
implantation region
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2010160137A
Other languages
English (en)
Inventor
Atsushi Kuroda
淳 黒田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2010160137A priority Critical patent/JP2011091362A/ja
Priority to KR1020100077608A priority patent/KR20110034538A/ko
Priority to TW099127290A priority patent/TW201137951A/zh
Priority to US12/890,954 priority patent/US20110076789A1/en
Publication of JP2011091362A publication Critical patent/JP2011091362A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

【課題】イオン注入マスクを形成するためのフォトマスクの枚数を削減し、半導体装置の製造コストを低減させると共に、基板へのイオン注入領域の形状や位置をより正確に制御して、半導体装置の製造歩留りを改善する。
【解決手段】基板上にアライメントマークを形成する工程と、アライメントマークが形成された基板上に第２レジストパターンを形成する工程と、基板の露出面に第１のイオンを注入し第１イオン注入領域を形成する工程と、第２レジストパターン上及び第１イオン注入領域上に薄膜を形成する工程と、薄膜を所定の厚さ分だけ減じることで第１イオン注入領域の外縁上を覆う薄膜パターンを形成する工程と、第１イオン注入領域の露出面に第２のイオンを注入し第２イオン注入領域を形成する工程と、薄膜パターン及び第２レジストパターンを除去する工程と、を有する。
【選択図】図１

Description

本発明は、フォトリソグラフィー工程を有する半導体装置の製造方法、及び係る方法を実施する基板処理装置に関する。
メモリデバイス等の半導体装置の製造工程の一工程として、例えば、シリコンウエハ等の基板上にレジスト膜を形成し、前記レジスト膜にフォトマスクを介して光を照射（露光）し、露光後の前記レジスト膜を現像することで前記基板上にレジストパターンを形成するフォトリソグラフィー工程が実施されている。形成したレジストパターンは、例えば、下地である基板表面へイオン注入を行う際のマスク（以下、イオン注入マスクと呼ぶ）等として用いられる。
近年、半導体装置の高集積化が進むにつれて、前記基板上に第１のレジストパターンを形成する工程と、前記基板上に第２のレジストパターンを形成する工程とを順に実施し、第１のレジストパターンと第２のレジストパターンとを合成し、精度よく重ね合わせる技術が必要とされている。
従来技術によると、精度よくイオン注入マスクを形成するには、第１のレジストパターンと第２のレジストパターンとの相対位置が許容範囲内になるよう制御する必要がある。相対位置を制御する１つの方法として、例えば、基板上にアライメントマークを予め形成した後、前記アライメントマークを基準位置として前記基板上に第１のレジストパターンを形成し、その後、前記アライメントマークを基準位置として前記基板上に第２のレジストパターンを形成する方法が考えられる。
しかしながら、上述の方法では、アライメントマークを形成するためのフォトマスク、第１のレジストパターンを形成するためのフォトマスク、第２のレジストパターンを形成するためのフォトマスクの少なくとも合計３枚のフォトマスクが必要となってしまい、半導体装置の製造コストが増大してしまう場合がある。更に、相対位置を許容範囲内に制御するには、高価なステッパ装置が必要となり、コストが増大してしまう恐れがある。また、上述の方法では、第２のレジストパターンを形成する際に、先に形成されている第１のレジストパターンが熱や溶媒などによりダメージを受けてしまい、イオン注入マスクの品質が劣化し、イオン注入マスクの形状が所望の形状とならない場合がある。また、例えば第１のレジストパターンの形成位置にズレが生じてしまった場合には、たとえ第２のレジストパターンの形成位置が正確であったとしても、第１のレジストパターンと第２のレジストパターンとの相対位置が許容範囲内とならず、イオン注入マスクの形状が所望の形状とならない場合がある。その結果、基板上におけるイオン注入領域の形状や位置が規定外となってしまい、半導体装置の製造歩留りが悪化してしまう場合がある。
そこで本発明は、イオン注入マスクを形成するためのフォトマスクの枚数を削減して半導体装置の製造コストを低減させると共に、基板へのイオン注入領域の形状や位置をより正確に制御して半導体装置の製造歩留りを改善することが可能な半導体装置の製造方法及び基板処理装置を提供することを目的とする。
本発明の一態様によれば、基板上に第１レジスト膜を形成する工程と、前記第１レジス
ト膜にパターンを描画して現像し、前記基板上に第１レジストパターンを形成する工程と、前記第１レジストパターンをマスクとして前記基板の露出面をエッチングし、前記基板上にアライメントマークを形成する工程と、前記第１レジストパターンを除去する工程と、前記アライメントマークが形成された前記基板上に第２レジスト膜を形成する工程と、前記アライメントマークを基準位置として前記第２レジスト膜にパターンを描画して現像し、前記基板上に第２レジストパターンを形成する工程と、前記第２レジストパターンをマスクとして前記基板の露出面に第１のイオンを注入し、前記基板上に第１イオン注入領域を形成する工程と、前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程と、前記薄膜を所定の厚さ分だけ減じることで、前記第１レジストパターンの側壁に前記薄膜を残しつつ前記第１イオン注入領域の一部を露出させ、前記第１イオン注入領域の外縁上を覆う薄膜パターンを形成する工程と、前記薄膜パターンをマスクとして前記第１イオン注入領域の露出面に第２のイオンを注入し、前記第１イオン注入領域内に第２イオン注入領域を形成する工程と、前記薄膜パターン及び前記第２レジストパターンを除去する工程と、を有する半導体装置の製造方法が提供される。
本発明の他の態様によれば、基板を処理する処理室と、前記処理室内にＳｉ原料を供給する第１原料ガス供給系と、前記処理室内に酸化原料を供給する第２原料ガス供給系と、前記処理室内に触媒を供給する触媒供給系と、前記基板を加熱する加熱ユニットと、前記処理室内に前記Ｓｉ原料および前記触媒を供給するＳｉ原料供給工程と、前記処理室内に前記酸化原料及び前記触媒を供給する酸化原料供給工程と、を１サイクルとしてこのサイクルを繰り返すように、少なくとも前記第１原料ガス供給系、前記第２原料ガス供給系、前記触媒供給系、及び前記加熱ユニットを制御する制御部と、を備える基板処理装置が提供される。
本発明に係る半導体装置の製造方法及び基板処理装置によれば、イオン注入マスクを形成するためのフォトマスクの枚数を削減し、半導体装置の製造コストを低減させると共に、基板へのイオン注入領域の形状や位置をより正確に制御して、半導体装置の製造歩留りを改善することが可能となる。
本発明の一実施形態に係る基板処理装置の斜透視図である。 本発明の一実施形態に係る基板処理装置の処理炉の縦断面である。 図２のＡ−Ａ線断面図である。 本発明の一実施形態に係る基板処理工程の前半部を説明する概略図であり、ウエハ上にアライメントマークを形成した後、第２レジストパターンを形成する様子を示している。 本発明の一実施形態に係る基板処理工程の後半部を説明する概略図であり、第２レジストパターンをイオン注入マスクとして第１イオン注入領域を形成した後、第１イオン注入領域の外縁上を覆う薄膜パターンを形成し、薄膜パターンをイオン注入マスクとして第２イオン注入領域を形成する様子を示している。 本発明の一実施形態に係る基板処理工程において、ＡＬＤ法により薄膜を形成する際の概略的なガス供給シーケンスを例示する図である。 従来の基板処理工程の一工程を示す概略図である。 従来の基板処理工程の一工程を示す概略図である。 従来の基板処理工程の一工程を示す概略図である。 従来の基板処理工程の一工程を示す概略図である。
＜本発明の一実施形態＞
以下、図面を参照しながら本発明の一実施形態について説明する。
本実施形態に係る基板処理装置は、例えばフラッシュメモリ、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等のメモリデバイスや、ロジックデバイス等の半導体装置の製造に使用される半導体製造装置の一例として構成されている。下記の説明では、基板処理装置の一例として、基板に対し成膜処理等を行う縦型の装置について述べる。しかし、本発明は、縦型装置への適用に限定されるものでなく、例えば枚葉装置にも適用可能である。また、本発明は、Ｓｉ原料、酸化原料、触媒を組み合わせた以下に示すＳｉＯ２膜（シリコン酸化膜）の成膜処理に限定されず、例えば光エネルギーを用いた成膜処理等、低温での成膜が可能な他の成膜処理にも適用可能である。
（１）基板処理装置の構成
まず、本実施形態にかかる基板処理装置１０１の構成例について、図１を用いて説明する。
図１に示すように、本実施例にかかる基板処理装置１０１は筐体１１１を備えている。筐体１１１の正面壁１１１ａの下方には、筐体１１１内をメンテナンス可能なように設けられた開口部としての正面メンテナンス口１０３が設けられている。正面メンテナンス口１０３には、正面メンテナンス口１０３を開閉する正面メンテナンス扉１０４が設けられている。シリコンからなるウエハ（基板）２００を筐体１１１内外へ搬送するには、複数のウエハ２００を収納するウエハキャリア（基板収納容器）としてのカセット１１０が使用される。正面メンテナンス扉１０４には、カセット１１０を筐体１１１内外へ搬送する開口であるカセット搬入搬出口（基板収納容器搬入搬出口）１１２が設けられている。カセット搬入搬出口１１２は、フロントシャッタ（基板収納容器搬入搬出口開閉機構）１１３によって開閉されるように構成されている。カセット搬入搬出口１１２の筐体１１１内側には、カセットステージ（基板収納容器受渡し台）１１４が設けられている。カセット１１０は、図示しない工程内搬送装置によってカセットステージ１１４上に載置され、また、カセットステージ１１４上から筐体１１１外へ搬出されるように構成されている。
カセット１１０は、工程内搬送装置によって、カセット１１０内のウエハ２００が垂直姿勢となり、カセット１１０のウエハ出し入れ口が上方向を向くように、カセットステージ１１４上に載置される。カセットステージ１１４は、カセット１１０を筐体１１１の後方に向けて縦方向に９０°回転させ、カセット１１０内のウエハ２００を水平姿勢とさせ、カセット１１０のウエハ出し入れ口を筐体１１１内の後方を向かせることが可能なように構成されている。
筐体１１１内の前後方向の略中央部には、カセット棚（基板収納容器載置棚）１０５が設置されている。カセット棚１０５は、複数段、複数列にて複数個のカセット１１０を保管するように構成されている。カセット棚１０５には、後述するウエハ移載機構１２５の搬送対象となるカセット１１０が収納される移載棚１２３が設けられている。また、カセットステージ１１４の上方には、予備カセット棚１０７が設けられ、予備的にカセット１１０を保管するように構成されている。
カセットステージ１１４とカセット棚１０５との間には、カセット搬送装置（基板収納容器搬送装置）１１８が設けられている。カセット搬送装置１１８は、カセット１１０を保持したまま昇降可能なカセットエレベータ（基板収納容器昇降機構）１１８ａと、カセット１１０を保持したまま水平移動可能な搬送機構としてのカセット搬送機構（基板収納容器搬送機構）１１８ｂと、を備えている。これらカセットエレベータ１１８ａとカセット搬送機構１１８ｂとの連続動作により、カセットステージ１１４、カセット棚１０５、
予備カセット棚１０７、移載棚１２３の間で、カセット１１０を搬送するように構成されている。
カセット棚１０５の後方には、ウエハ移載機構（基板移載機構）１２５が設けられている。ウエハ移載機構１２５は、ウエハ２００を水平方向に回転ないし直動可能なウエハ移載装置（基板移載装置）１２５ａと、ウエハ移載装置１２５ａを昇降させるウエハ移載装置エレベータ（基板移載装置昇降機構）１２５ｂと、を備えている。なお、ウエハ移載装置１２５ａは、ウエハ２００を水平姿勢で保持するツイーザ（基板保持体）１２５ｃを備えている。これらウエハ移載装置１２５ａとウエハ移載装置エレベータ１２５ｂとの連続動作により、ウエハ２００を移載棚１２３上のカセット１１０内からピックアップして後述するボート（基板保持具）２１７へ装填（チャージング）したり、ウエハ２００をボート２１７から脱装（ディスチャージング）して移載棚１２３上のカセット１１０内へ収納したりするように構成されている。
筐体１１１の後部上方には、処理炉２０２が設けられている。処理炉２０２の下端部には開口が設けられ、かかる開口は炉口シャッタ（炉口開閉機構）１４７により開閉されるように構成されている。なお、処理炉２０２の構成については後述する。
処理炉２０２の下方には、ボート２１７を昇降させて処理炉２０２内外へ搬入搬出させる昇降機構としてのボートエレベータ（基板保持具昇降機構）１１５が設けられている。ボートエレベータ１１５の昇降台には、連結具としてのアーム１２８が設けられている。アーム１２８上には、ボート２１７を垂直に支持するとともに、ボートエレベータ１１５によりボート２１７が上昇したときに処理炉２０２の下端部を気密に閉塞する蓋体としてのシールキャップ２１９が水平姿勢で設けられている。
ボート２１７は複数本の保持部材を備えており、複数枚（例えば、５０枚〜１５０枚程度）のウエハ２００を、水平姿勢で、かつその中心を揃えた状態で垂直方向に整列させて多段に保持するように構成されている。
カセット棚１０５の上方には、供給ファンと防塵フィルタとを備えたクリーンユニット１３４ａが設けられている。クリーンユニット１３４ａは、清浄化した雰囲気であるクリーンエアを筐体１１１の内部に流通させるように構成されている。
また、ウエハ移載装置エレベータ１２５ｂおよびボートエレベータ１１５側と反対側である筐体１１１の左側端部には、クリーンエアを供給するよう供給フアンと防塵フィルタとを備えたクリーンユニット（図示せず）が設置されている。図示しない前記クリーンユニットから吹き出されたクリーンエアは、ウエハ移載装置１２５ａ、ボート２１７を流通した後に、図示しない排気装置に吸い込まれて、筐体１１１の外部に排気されるように構成されている。
（２）基板処理装置の動作
次に、本発明の実施例にかかる基板処理装置１０１の動作について説明する。
まず、カセット１１０がカセットステージ１１４上に載置されるに先立って、カセット搬入搬出口１１２がフロントシャッタ１１３によって開放される。その後、カセット１１０が、工程内搬送装置によってカセット搬入搬出口１１２から搬入され、ウエハ２００が垂直姿勢となり、カセット１１０のウエハ出し入れ口が上方向を向くように、カセットステージ１１４上に載置される。その後、カセット１１０は、カセットステージ１１４によって、筐体１１１の後方に向けて縦方向に９０°回転させられる。その結果、カセット１１０内のウエハ２００は水平姿勢となり、カセット１１０のウエハ出し入れ口は筐体１１
１内の後方を向く。
次に、カセット１１０は、カセット搬送装置１１８によって、カセット棚１０５ないし予備カセット棚１０７の指定された棚位置へ自動的に搬送されて受け渡され、一時的に保管された後、カセット棚１０５ないし予備カセット棚１０７から移載棚１２３に移載されるか、もしくは直接移載棚１２３に搬送される。
カセット１１０が移載棚１２３に移載されると、ウエハ２００は、ウエハ移載装置１２５ａのツイーザ１２５ｃによって、ウエハ出し入れ口を通じてカセット１１０からピックアップされ、ウエハ移載装置１２５ａとウエハ移載装置エレベータ１２５ｂとの連続動作によって移載室１２４の後方にあるボート２１７に装填（チャージング）される。ボート２１７にウエハ２００を受け渡したウエハ移載機構１２５は、カセット１１０に戻り、次のウエハ２００をボート２１７に装填する。
予め指定された枚数のウエハ２００がボート２１７に装填されると、炉口シャッタ１４７によって閉じられていた処理炉２０２の下端部が、炉口シャッタ１４７によって開放される。続いて、シールキャップ２１９がボートエレベータ１１５によって上昇されることにより、ウエハ２００群を保持したボート２１７が処理炉２０２内へ搬入（ローディング）される。ローディング後は、処理炉２０２にてウエハ２００に任意の処理が実施される。かかる処理については後述する。処理後は、ウエハ２００およびカセット１１０は、上述の手順とは逆の手順で筐体１１１の外部へ払出される。
（３）処理炉の構成
続いて、本実施形態にかかる処理炉２０２の構成について、図２、図３を参照しながら説明する。
（処理室）
処理炉２０２は、反応管２０３及びマニホールド２０９を備えている。反応管２０３は、例えば石英（ＳｉＯ２）や炭化珪素（ＳｉＣ）等の耐熱性を有する非金属材料から構成され、上端が閉塞され、下端が開放された円筒形状となっている。マニホールド２０９は、例えばＳＵＳ等の金属材料から構成され、上端及び下端が開放された円筒形状となっている。反応管２０３は、マニホールド２０９により下端側から縦向きに支持されている。反応管２０３及びマニホールド２０９は、互いに同心円状に配置されている。マニホールド２０９の下端（炉口）は、上述したボートエレベータ１１５が上昇した際に、蓋体としての円盤状のシールキャップ２１９により気密に封止されるように構成されている。マニホールド２０９の下端とシールキャップ２１９との間には、反応管２０３内を気密に封止するＯリングなどの封止部材２２０が設けられている。
反応管２０３、マニホールド２０９及びシールキャップ２１９により、ウエハ２００を処理する処理室２０１が形成されている。反応管２０３内（処理室２０１内）には、基板保持具としてのボート２１７が下方から挿入されるように構成されている。反応管２０３及びマニホールド２０９の内径は、ウエハ２００を装填したボート２１７の最大外形よりも大きくなるように構成されている。
ボート２１７は、複数枚（例えば７５枚から１００枚）のウエハ２００を、略水平状態で所定の隙間（基板ピッチ間隔）をもって多段に保持するように構成されている。ボート２１７は、ボート２１７からの熱伝導を遮断する断熱キャップ２１８上に搭載されている。断熱キャップ２１８は、回転軸２５５により下方から支持されている。回転軸２５５は、処理室２０１内の気密を保持しつつ、シールキャップ２１９の中心部を貫通するように設けられている。シールキャップ２１９の下方には、回転軸２５５を回転させる回転機構
２６７が設けられている。回転機構２６７により回転軸２５５を回転させることにより、処理室２０１内の気密を保持したまま、複数のウエハ２００を搭載したボート２１７を回転させることが出来るように構成されている。
反応管２０３の外周には、反応管２０３と同心円状に加熱手段（加熱機構）としてのヒータ２０７が設けられている。ヒータ２０７は、上方が閉塞された円筒形状の断熱部材と、複数本のヒータ素線とを備えており、断熱部材に対しヒータ素線が設けられたユニット構成を有している。ヒータ２０７は、図示しないヒータベースに支持されることにより垂直に据え付けられている。
（ガス供給手段）
図２及び図３に示す通り、処理室２０１には、原料ガスを供給する第１原料ガス供給管３１０、原料ガスを供給する第２原料ガス供給管３２０と、触媒を供給するための触媒供給管３３０と、が接続されている。
第１原料ガス供給管３１０には、上流側から順に、図示しない第１原料ガス供給源、マスフローコントローラ３１２及びバルブ３１４が設けられている。第１原料ガス供給管３１０の先端部にはノズル４１０が連結されている。ノズル４１０は、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿った上下方向に延在している。ノズル４１０の側面には原料ガスを供給する多数のガス供給孔４１０ａが設けられている。ガス供給孔４１０ａは、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に第１原料ガス供給管３１０には、キャリアガスを供給するキャリアガス供給管５１０が接続されている。キャリアガス供給管５１０には、上流側から順に、図示しない第１キャリアガス供給源、マスフローコントローラ５１２及びバルブ５１４が設けられている。
第２原料ガス供給管３２０には、上流側から順に、図示しない第２原料ガス供給源、マスフローコントローラ３２２及びバルブ３２４が設けられている。第２原料ガス供給管３２０の先端部にはノズル４２０が連結されている。ノズル４２０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４２０の側面には、原料ガスを供給する多数のガス供給孔４２０ａが設けられている。ガス供給孔４２０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を有し、更に同じ開口ピッチで設けられている。
更に第２原料ガス供給管３２０には、キャリアガスを供給するキャリアガス供給管５２０が連結されている。キャリアガス供給管５２０には、上流側から順に、図示しない第２キャリアガス供給源、マスフローコントローラ５２２及びバルブ５２４が設けられている。
触媒供給管３３０には、上流側から順に、図示しない触媒供給源、マスフローコントローラ３３２及びバルブ３３４が設けられている。触媒供給管３３０の先端部にはノズル４３０が連結されている。ノズル４３０も、ノズル４１０と同様に、処理室２０１を構成している反応管２０３の内壁とウエハ２００との間における円弧状の空間で、反応管２０３の内壁に沿って上下方向に延在している。ノズル４３０の側面には、触媒を供給する多数の触媒供給孔４３０ａが設けられている。触媒供給孔４３０ａも、ガス供給孔４１０ａと同様に、下部から上部にわたってそれぞれ同一または、大きさに傾斜をつけた開口面積を
有し、更に同じ開口ピッチで設けられている。
更に触媒供給管３３０には、キャリアガスを供給するキャリアガス供給管５３０が連結されている。キャリアガス供給管５３０には、上流側から順に、図示しない第３キャリアガス供給源、マスフローコントローラ５３２及びバルブ５３４が設けられている。
上記構成に係る一例として、第１原料ガス供給管３１０には、原料ガスの一例として、Ｓｉ原料（ＴＤＭＡＳ：トリスジメチルアミノシラン（ＴＤＭＡＳ、ＳｉＨ（Ｎ（ＣＨ３）２）３）、ＤＣＳ：ジクロロシラン（ＳｉＨ２Ｃｌ２）、ＨＣＤ：ヘキサクロロジシラン（Ｓｉ２Ｃｌ６）、ＴＣＳ：トリクロロシラン（ＳｉＣｌ４）等）が導入される。第２原料ガス供給管３２０には、酸化原料の一例として、Ｈ２ＯやＨ２Ｏ２等が導入される。触媒供給管３３０には、触媒の一例として、ピリジン（Ｃ５Ｈ５Ｎ）やピリミジン（Ｃ４Ｈ４Ｎ２）、キノリン（Ｃ９Ｈ７Ｎ）、ピコリン（Ｃ６Ｈ７Ｎ）等が導入される。
主に、第１原料ガス供給管３１０、図示しない第１原料ガス供給源、マスフローコントローラ３１２及びバルブ３１４、ノズル４１０、ガス供給孔４１０ａ、キャリアガス供給管５１０、図示しない第１キャリアガス供給源、マスフローコントローラ５１２及びバルブ５１４により、第１原料ガス供給系が構成される。また、主に、第２原料ガス供給管３２０、図示しない第２原料ガス供給源、マスフローコントローラ３２２及びバルブ３２４、ノズル４２０、ガス供給孔４２０ａ、キャリアガス供給管５２０、図示しない第２キャリアガス供給源、マスフローコントローラ５２２及びバルブ５２４により、第２原料ガス供給系が構成される。また、主に、触媒供給管３３０、図示しない触媒供給源、マスフローコントローラ３３２及びバルブ３３４、ノズル４３０、触媒供給孔４３０ａ、キャリアガス供給管５３０、図示しない第３キャリアガス供給源、マスフローコントローラ５３２及びバルブ５３４により、触媒供給系が構成される。そして、主に、第１原料ガス供給系、第２原料ガス供給系、触媒供給系により、ガス供給系が構成される。
（排気系）
マニホールド２０９の側壁には、処理室２０１内の雰囲気を排気する排気管２３１が接続されている。排気管２３１には、上流側から順に、圧力検出器としての図示しない圧力センサ、圧力調整器としてのＡＰＣ（Ａｕｔｏ Ｐｒｅｓｓｕｒｅ Ｃｏｎｔｒｏｌｌｅｒ）バルブ２４３ｅ、真空排気装置としての真空ポンプ２４６が設けられている。真空ポンプ２４６を作動させつつ、ＡＰＣバルブ２４３ｅの開閉弁の開度を調整することにより、処理室２０１内を所望の圧力とすることが可能なように構成されている。主に、ガス排気孔２１２、排気管２３１、図示しない圧力センサ、ＡＰＣバルブ２４３ｅ、真空ポンプ２４６により、処理室２０１内を排気する本実施形態に係る排気系が構成される。
（コントローラ）
制御部（制御手段）であるコントローラ２８０は、マスフローコントローラ３１２，３２２，３３２，５１２，５２２，５３２、バルブ３１４，３２４，３３４，５１４，５２４，５３４、ＡＰＣバルブ２４３ｅ、ヒータ２０７、真空ポンプ２４６、回転機構２６７、ボートエレベータ１１５等の各部材に接続されている。コントローラ２８０は、基板処理装置１０１の全体の動作を制御する制御部の一例であって、マスフローコントローラ３１２，３２２，３３２，５１２，５２２，５３２の流量調整、バルブ３１４，３２４，３３４，５１４，５２４，５３４の開閉動作、ＡＰＣバルブ２４３ｅの開閉及び圧力調整動作、ヒータ２０７の温度調整、真空ポンプ２４６の起動・停止、回転機構２６７の回転速度調節、ボートエレベータ１１５の昇降動作等をそれぞれ制御するようになっている。
（４）基板処理工程
まず、本実施形態に係る基板処理工程の説明に先立ち、参考までに、従来の基板処理工
程について説明する。図７〜図１０は、従来のイオン注入工程を含む基板処理工程の一工程を示す概略図である。
図７（ｆ１）は半導体装置の断面図、図７（ｆ２）は平面図をそれぞれ示している。係る半導体装置を製造するには、まず、ｎ型のＳｉウエハ上に縦方向の長さＸ，横方向の長さＹの開口部を有する第１レジストパターンを形成し、第１レジストパターンをマスクとして深さＤｐのＢをイオン打ち込みし、ｐ型半導体を作成する。そして、第１レジストパターンから縦方向、横方向それぞれ長さｔのみ均一にシュリンクさせた、横方向の長さＸ−２ｔ，縦方向の長さＹ−２ｔの開口部を有する第２レジストパターンを形成し、第２レジストパターンをマスクとして深さＤｎのＰをイオン打ち込みし、ｎ型半導体を作成する。
この半導体装置では、第２レジストパターン内のｎ型半導体とｎ型のＳｉウエハとの間に第１レジストパターンのｐ型半導体を挿入している。そのため、第１レジストパターンと第２レジストパターンとの間のｐ−ｎ接合、第１レジストパターンとｎ型Ｓｉウエハとの間のｐ−ｎ接合で、第２レジストパターン内の電荷が、ｎ型Ｓｉウエハ側に流れ出ない、またはＳｉウエハ側から流れ込まないようになっている。そして、電荷が流れ込むことによる電圧の変動が抑制されるようになっている。
第１レジストパターンはアライメントマークから横方向にＡ、第２レジストパターンはアライメントマークから横方向にＢ、すなわちＡ＋ｔ離れた位置に形成されるように設計されているものとする。本パターンを作成する場合、第１レジストパターン、第２レジストパターンともエッチングを伴わないので、アライメントマークとして用いることが出来ない。そのため、マスクは、アライメントマーク、第１レジストパターン、第２レジストパターンをそれぞれ形成するために少なくとも３枚必要となる。
本デバイスパターンの従来の作成プロセスを以下（ａ）〜（ｉ）に示す。
（ａ）まず、フォトリソグラフィー技術を用い、Ｓｉウエハ上に形成したレジストにアライメントマークのパターンをパターニングする。このときの平面図を図７（ｆ３）、断面図を図７（ｆ４）に示す。
（ｂ）そして、アライメントマークがパターニングされたレジストをマスクとし、Ｓｉウエハ表面のエッチングを行い、Ｓｉウエハ上にアライメントマークをパターニングする。
（ｃ）そして、レジストを除去する。これにより、アライメントマークが完成する。このときの平面図を図７（ｆ５）、断面図を図７（ｆ６）に示す。
（ｄ）そして、フォトリソグラフィー技術を用い、アライメントマークをターゲット（基準位置）とし、Ｓｉウエハ上に形成したレジストに第１レジストパターンをパターニングする。このとき、アライメントマークからの合わせずれが発生する（第１レジストパターンとアライメントマークとの相対位置が目標位置からずれてしまう）ことがある。合わせずれは縦方向、横方向両方向に発生するが、説明を簡略化するため、横方向のみの説明を図示して行う。
合わせずれのない、設計通りできた時の平面図を図８（ｆ７）に、断面図を図８（ｆ８）に示す。図８（ｆ７），（ｆ９）に示すように、上記（ｃ）で作成したアライメントマークから第１レジストパターンまでの距離はＡとなる。これに対し、Δａのみ横方向左側に合わせずれが発生したときの平面図を図８（ｆ９）に、断面図を図８（ｆ１０）に示す。図８（ｆ９），（ｆ１０）には、設計どおり第１レジストパターンができた場合を一点
鎖線で示す。図８（ｆ９），（ｆ１０）に示すように、アライメントマークから第１レジストパターンまでの距離がＡ−Δａとなる。
（ｅ）そして、第１レジストパターンがパターニングされたレジストをマスクとし、イオン打ち込み装置でＳｉウエハ表面にボロン（Ｂ）イオンを深さＤｐで打ち込む。設計どおりできたときの断面図を図８（ｆ１１）に示す。
（ｆ）そして、第１レジストパターンがパターニングされたレジストを除去する。このときの設計通りできた平面図を図９（ｆ１２）に、断面図を図９（ｆ１３）に示す。図８（ｆ９），（ｆ１０）の合わせずれの状態で本工程まで進めた平面図を図９（ｆ１４）に、断面図を図９（ｆ１５）に示す。図９（ｆ１５）以降、設計通り第１レジストパターンのボロン（Ｂ）イオン打ち込み層ができていた場合の仮想線を一点差線で示す。
（ｇ）フォトリソグラフィー技術を用い、アライメントマークをターゲット（基準位置）とし、Ｓｉウエハ上に形成したレジストに第２レジストパターンをパターニングする。このときも、アライメントマークからの合わせずれが発生する（第２レジストパターンとアライメントマークとの相対位置が目標位置からずれてしまう）。合わせずれは縦方向、横方向両方向に発生するが、説明を簡略化するため、今回も横方向のみの説明を図示して行う。
合わせずれのない、設計通りできた時の平面図を図９（ｆ１６）、断面図を図９（ｆ１７）に示す。（ｆ）で作成した、第１レジストパターンとイオン打ち込みで作成した部分は段差、変色等していないため、金属顕微鏡で見ても、ＳＥＭで見てもわからない。そのため、図９（ｆ１６）ではその箇所を細線で引いている。これに対し、図９（ｆ１４），（ｆ１５）の状態から、Δｂのみ横方向右側に合わせずれが発生し，Δａ＋Δｂ＝ｔとなったときの平面図を図１０（ｆ１８）に、断面図を図１０（ｆ１９）に示す。第２レジストパターンが設計どおりできていた場合を点線で示す。図１０（ｆ１８），（ｆ１９）に示すように、第２レジストパターンとＳｉウエハとの間に第１レジストパターンが存在しない領域が発生する。
（ｈ）そして、第２レジストパターンがパターニングされたレジストをマスクとし、イオン打ち込み装置でＳｉウエハ表面にリン（Ｐ）イオンを深さＤｎで打ち込む。設計どおりできたときの断面図を図１０（ｆ２０）に示す。
（ｉ）第２レジストパターンがパターニングされたレジストを除去し、従来の基板処理工程を終了する。このときの設計どおりの平面図を図１０（ｆ２１）に、断面図を図１０（ｆ２２）に示す。これに対し、第１レジストパターンでのレジストパターンニング時に左側にΔａ、第２レジストパターンでのレジストパターンニング時に右側にΔｂ合わせずれが発生し、Δａ＋Δｂ＝ｔとなった状態で完成した場合の平面図を図１０（ｆ２３）に、断面図を図１０（ｆ２４）に示す。このような状態になると、第２レジストパターンのｎ型の部分とｎ型Ｓｉウエハが接触してショートし、第２レジストパターンの電荷、電位等がウエハに流れてしまい、保持できなくなる。すなわち、デバイス素子として使用できないことがわかる。そして、図１０（ｆ２３），（ｆ２４）よりΔａ＋Δｂ≧ｔとなると、第２レジストパターンのｎ型の部分とｎ型Ｓｉウエハが接するため、第２レジストパターンの電荷、電位等が基板に流れてしまい、保持できなくなる。また、Δａ＋Δｂ＜ｔであっても、第２レジストパターンのｎ型の部分とｎ型Ｓｉウエハとの間の距離、すなわち、第１レジストパターンのｐ型領域が表面に見えている部分の距離が、上下左右で異なってしまう。この距離が短い部分では電界集中が起こり、電界集中に起因するリーク電流が発生し、第２レジストパターンの電荷がＳｉウエハに流れ、これにより電圧変動が生じることが懸念される。
これを防ぐには、第１レジストパターンのアライメントマークからの合わせずれ，第２レジストパターンのアライメントマークからの合わせずれ、をそれぞれ厳しく管理する必要がある。そのため、上記（ｄ）で示した第１レジストパターンをレジストにパターニングする工程、上記（ｇ）で示した第２レジストパターンをレジストにパターニングする工程、での再生回数が必然的に多くなる。再生回数を低減するには、第１レジストパターン，第２レジストパターンがともに寸法が大きく、ｉ線露光機で十分パターニング可能な場合でも、合わせ精度の良い上位機種を用いなければならず、コストがかかる。また、第２レジストパターンのフォトリソグラフィー工程では、第１レジストパターンは存在しないので、第１レジストパターンとＢのシュリンク量は合わせずれの値から間接的に求めなければならない。
次に、本実施形態に係る半導体装置の製造工程の一工程として、ｎ型シリコン基板として構成されたウエハ２００の一部領域にボロン（Ｂ）イオンを注入して第１イオン注入領域としてのｐ型半導体領域を形成した後、形成したｐ型半導体領域内の一部領域にリン（Ｐ）イオンを注入して第２イオン注入領域としてのｎ型半導体領域を形成する基板処理工程について、図４、図５を参照しながら説明する。
図４は、本発明の一実施形態に係る基板処理工程の前半部を説明する概略図であり、ウエハ２００上にアライメントマーク３１０ｍを形成した後、第２レジストパターン４００ｐを形成する様子を示している。図５は、本発明の一実施形態に係る基板処理工程の後半部を説明する概略図であり、第２レジストパターン４００ｐをイオン注入マスクとして第１イオン注入領域５００ｐを形成した後、第１イオン注入領域５００ｐの外縁を覆う薄膜パターン６００ｐを形成し、薄膜パターン６００ｐをイオン注入マスクとして第２イオン注入領域７００ｎを形成する様子を示している。
（ステップ１０）
まず、ウエハ２００上に第１レジスト膜３００を形成する。具体的には、ウエハ２００上に、ポジ型フォトレジスト材料或いはネガ型フォトレジスト材料を塗布してベーキングし、第１レジスト膜３００を形成する。第１レジスト膜３００は、ポジ型フォトレジスト材料或いはネガ型フォトレジスト材料により構成することが可能である。以下の説明では、第１レジスト膜３００がポジ型フォトレジスト材料より形成されているものとする。第１レジスト膜３００は、例えばスピン塗布やスリットコータ等の手法を用いて形成することが出来る。第１レジスト膜３００が形成されたウエハ２００の平面図及び断面図を図４の（ａ）にそれぞれ示す。
（ステップ２０）
次に、第１レジスト膜３００の一部に光を照射して現像し、ウエハ２００上に第１レジストパターン３００ｐを形成する。具体的には、後述するアライメントマーク形成予定領域３１０ａを覆う第１レジスト膜３００に、第１のフォトマスク（図示せず）を介してＡｒＦエキシマ光源（１９３ｎｍ）やＫｒＦエキシマ光源（２４８ｎｍ）等からの光を照射（露光）する。その後、第１レジスト膜３００を現像することでアライメントマーク形成予定領域３１０ａを覆う第１レジスト膜３００の一部を除去し、ウエハ２００上に第１レジストパターン３００ｐを形成する。第１レジストパターン３００ｐが形成されたウエハ２００の平面図及び断面図を図４の（ｂ）にそれぞれ示す。
（ステップ３０）
次に、第１レジストパターン３００ｐをエッチングマスクとしてウエハ２００の露出面（すなわちアライメントマーク形成予定領域３１０ａ）をエッチングし、ウエハ２００上にアライメントマーク３１０ｍを形成する。その後、剥離液等を用いて第１レジストパタ
ーン３００ｐを除去する。第１レジストパターン３００ｐを除去した後のウエハ２００の平面図及び断面図を図４の（ｃ）にそれぞれ示す。
（ステップ４０）
次に、アライメントマーク３１０ｍが形成されたウエハ２００上に、第２レジスト膜４００を形成する。具体的には、第１レジストパターン３００ｐが除去された後のウエハ２００上に、ポジ型フォトレジスト材料或いはネガ型フォトレジスト材料を塗布してベーキングし、第２レジスト膜４００を形成する。第２レジスト膜４００は、ポジ型フォトレジスト材料或いはネガ型フォトレジスト材料により構成することが可能である。以下の説明では、第２レジスト膜４００がポジ型フォトレジスト材料より形成されているものとする。第２レジスト膜４００は、例えばスピン塗布やスリットコータ等の手法を用いて形成することが出来る。第２レジスト膜４００が形成されたウエハ２００の平面図及び断面図を図４の（ｄ）にそれぞれ示す。
（ステップ５０）
次に、アライメントマーク３１０ｍを基準位置として第２レジスト膜４００の一部に光を照射して現像し、ウエハ２００上に第２レジストパターン４００ｐを形成する。具体的には、アライメントマーク３１０ｍを基準位置として、アライメントマーク３１０ｍから所定距離（本実施形態では距離Ａ）離れた第２レジスト膜４００の一部領域（第１イオン注入予定領域５００ａを覆う第２レジスト膜４００の一部領域）に、第２のフォトマスク（図示せず）を介してＡｒＦエキシマ光源（１９３ｎｍ）やＫｒＦエキシマ光源（２４８ｎｍ）等の光源（図示せず）からの光を照射（露光）する。その後、第２レジスト膜４００を現像することで第１イオン注入予定領域５００ａを覆う第２レジスト膜４００の一部を除去し、ウエハ２００上に第２レジストパターン４００ｐを形成する。図４の（ｅ）は、第２レジストパターン４００ｐが位置ずれ無い状態で形成されたウエハ２００の平面図及び断面図を示している。
なお、第１イオン注入予定領域５００ａを覆う第２レジスト膜４００に光を照射する際には、光の照射位置とアライメントマーク３１０ｍとの相対位置が所定の関係にならず、第２レジストパターン４００ｐが所定位置からずれて形成されてしまう場合がある。図４の（ｆ）は、第２レジストパターン４００ｐがアライメントマーク３１０ｍ側に距離Δａ分近づいてしまい、第２レジストパターン４００ｐが位置ずれ有る状態で形成されたウエハ２００の平面図及び断面図を示している。
（ステップ６０）
次に、第２レジストパターン４００ｐをイオン注入マスクとして、ウエハ２００の露出面（すなわち第１イオン注入予定領域５００ａ）に、第１のイオンとしてのＢイオンを深さＤｐで注入し、ウエハ２００上に第１イオン注入領域５００ｐを形成する。第１イオン注入領域５００ｐは、ｎ型半導体として構成されたウエハ２００表面にＢイオンが所定量ドーピングされて形成されることで、ｐ型半導体として構成される。図５の（ａ）の左側は、第２レジストパターン４００ｐが位置ずれ無い状態で形成されたウエハ２００にＢイオンが注入される様子を示す断面図であり、図５の（ａ）の右側は、第２レジストパターン４００ｐが位置ずれ有る状態で形成されたウエハ２００にＢイオンが注入される様子を示す断面図（右）である。
（ステップ７０）
次に、第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上に、上述の基板処理装置を用いて、ＳｉＯ２からなる薄膜６００を均一な厚さｔで形成する。係る工程については後述する。図５の（ｂ）の左側は、第２レジストパターン４００ｐが位置ずれ無い状態で形成されたウエハ２００上に薄膜６００が形成された様子を示す断面図であ
り、図５の（ｂ）の右側は、第２レジストパターン４００ｐが位置ずれ有る状態で形成されたウエハ２００上に薄膜６００が形成された様子を示す断面図である。なお、図５では、第２レジストパターン４００ｐの厚さが、ＳｉＯ２からなる薄膜６００の厚さｔとたまたま同じ厚さとなっているが、本発明は係る構成に限定されない。例えば、ＳｉＯ２からなる薄膜６００の厚さｔは、第２レジストパターン４００ｐの厚さより厚くても薄くても良い。
（ステップ８０）
次に、異方性エッチングを用い、形成した薄膜６００を所定の厚さ分だけ減じる（アッシングする）ことで、第２レジストパターン４００ｐの側壁に薄膜６００を残しつつ、第１イオン注入領域５００ｐの一部（すなわち第２イオン注入予定領域７００ａ）を露出させ、第１イオン注入領域５００ｐの外縁上を一定の幅で覆う薄膜パターン６００ｐを形成する。なお、異方性エッチングは、例えばプラズマアッシング装置等を用い、薄膜６００上に、大気圧下でＣＦ４ガス等をプラズマ化して供給することにより行なうことができる。
図５の（ｃ）の左側は、第２レジストパターン４００ｐが位置ずれ無い状態で形成されたウエハ２００上に薄膜パターン６００ｐが形成された様子を示す断面図であり、図５の（ｃ）の右側は、第２レジストパターン４００ｐが位置ずれ有る状態で形成されたウエハ２００上に薄膜パターン６００ｐが形成された様子を示す断面図である。均一な厚さｔで形成されている薄膜６００が異方性エッチングにより所定の厚さ分だけ減じられて（アッシングされて）薄膜パターン６００ｐが形成されることで、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、薄膜パターン６００ｐは、第１イオン注入領域５００ｐの外縁上を一定の幅（本実施形態では幅ｔ）で覆うように構成されることになる。
（ステップ９０）
次に、薄膜パターン６００ｐをマスクとして、第１イオン注入領域５００ｐの露出面（すなわち第２イオン注入予定領域７００ａ）に第２のイオンとしてのＰイオンを深さＤｎ（＜Ｄｐ）で注入し、第１イオン注入領域５００ｐ内に第２イオン注入領域７００ｎを形成する。第２イオン注入領域７００ｎは、ｐ型半導体として構成された第１イオン注入領域５００ｐ表面にＰイオンが所定量ドーピングされて形成されることで、ｎ型半導体として構成される。
図５の（ｄ）の左側は、第２レジストパターン４００ｐが位置ずれ無い状態で形成されたウエハ２００上に第２イオン注入領域７００ｎが形成された様子を示す断面図であり、図５の（ｃ）の右側は、第２レジストパターン４００ｐが位置ずれ有る状態で形成されたウエハ２００上に第２イオン注入領域７００ｎが形成された様子を示す断面図である。上述したように、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、薄膜パターン６００ｐは、第１イオン注入領域５００ｐの外縁を一定の幅ｔで覆うように構成されている。その結果、第２イオン注入領域７００ｎの外縁は、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、第１イオン注入領域５００ｐにより一定の幅ｔで囲われることになる。
（ステップ１００）
次に、薄膜パターン６００ｐ及び第２レジストパターン４００ｐを除去する。薄膜パターン６００ｐを除去するには、ウエットエッチング方式とドライエッチング方式との２つがある。ウエットエッチングにより薄膜パターン６００ｐを除去するには、エッチング液として、例えば弗化水素酸（ＨＦ）液であって、希薄なＨＦ水溶液等を用いることができる。また、ドライエッチング方式により薄膜パターン６００ｐを除去するには、エッチングガスとして、例えば、酸素プラズマ等を用いることができる。
（５）薄膜形成工程
次に、上述の薄膜形成工程（ステップ７０）について図１，２，６を参照しながら詳しく説明する。
図６は、本実施形態に係る基板処理工程において、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法により薄膜を形成する際の概略的なガス供給シーケンスを例示する図である。ＡＬＤ法とは、ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法の一つであり、ある成膜条件（温度、時間等）の下で、成膜に用いる少なくとも２種類の原料となる原料ガスを１種類ずつ交互に基板上に供給し、１原子層未満から数原子層単位で基板上に吸着させ、表面反応を利用して成膜を行う手法である。このとき、膜厚の制御は、原料ガスを供給するサイクル数で行う（例えば、成膜速度が１Å／サイクルとすると、２０Åの膜を形成する場合、２０サイクル行う）。
なお、本実施形態に係る薄膜形成工程（ステップ７０）は、上述の基板処理装置により実施される。以下の説明において、基板処理装置を構成する各部の動作はコントローラ２８０により制御される。なお、本実施形態では、Ｓｉ原料としてＨＣＤを、酸化原料としてＨ２Ｏを、触媒としてピリジンを、キャリアガスとしてＮ２をそれぞれ用いる。
（基板搬入工程（Ｓ７１））
まず、上述のステップ６０が実施され、第２レジストパターン４００ｐ及び第１イオン注入領域５００ｐが形成された複数枚のウエハ２００をボート２１７に装填（ウエハチャージ）する。そして、複数枚のウエハ２００を保持したボート２１７を、ボートエレベータ２１５によって持ち上げて処理室２０１内に搬入（ボートローディング）する。この状態で、シールキャップ２１９はＯリング２２０ｂを介してマニホールド２０９の下端をシールした状態となる。
（減圧及び昇温工程（Ｓ７２））
続いて、処理室２０１内が所望の圧力となるように、処理室２０１内を真空ポンプ２４６により排気する。この際、処理室２０１内の圧力を圧力センサ２４５で測定して、この測定された圧力に基づき、ＡＰＣバルブ２４３ｅの開度をフィードバック制御する。また、処理室２０１内が第２レジストパターン４００ｐの変質温度よりも低い温度（極低温）であって、例えば１５０℃以下、好ましくは１００℃以下、より好ましくは７５℃となるように、ヒータ２０７によって加熱する（Ｓ２０）。この際、処理室２０１内が所望の温度分布となるように、温度センサが検出した温度情報に基づきヒータ２０７への通電具合をフィードバック制御する。そして、回転機構２６７によりボート２１７を回転させ、ウエハ２００を回転させる。
（成膜工程（Ｓ７３））
続いて、後述する４つのステップ（ステップ７３ａ〜ステップ７３ｄ）を１サイクルとして、このサイクルを所定回数繰り返すことで、第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上に、ＳｉＯ２からなる薄膜６００を極低温で形成する。
（Ｓｉ原料供給工程（ステップ７３ａ））
第１原料ガス供給管３１０内にＨＣＤを、第２原料ガス供給管３２０内にＨ２Ｏを、触媒供給管３３０内に触媒を、キャリアガス供給管５１０，５２０，５３０内にＮ２を導入（流入）させた状態で、バルブ３１４，３３４，５１４，５２４，５３４を適宜開く。但し、バルブ３２４は閉じたままである。
その結果、図６のように、ＨＣＤが、Ｎ２と混合されながら第１原料ガス供給管３１０
内を流通してノズル４１０内に流出し、ガス供給孔４１０ａから処理室２０１内に供給される。また、触媒も、Ｎ２と混合されながら触媒供給管３３０内を流通してノズル４３０内に流出し、触媒供給孔４３０ａから処理室２０１内に供給される。さらに、Ｎ２がキャリアガス供給管５２０内を流通してノズル４２０内に流出し、ガス供給孔４２０ａから処理室２０１内に供給される。処理室２０１内に供給されたＨＣＤ，触媒は、ウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ７３ａでは、バルブ３１４，３３４を制御して、ＨＣＤ，触媒を供給する時間を最適な時間（例えば１０秒）とする。さらに、ＨＣＤと触媒との供給量の比が一定の割合（例えば１：１）となるようバルブ３１４、３３４を制御する。同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば３Ｔｏｒｒ）とする。以上のステップ７３ａでは、ＨＣＤ，触媒を処理室２０１内に供給することで、ウエハ２００上に形成された第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上に、１原子層未満から数原子層のＨＣＤのガス分子が吸着する。
（パージ工程（ステップ７３ｂ））
バルブ３１４，３３４を閉じてＨＣＤ，触媒の供給を停止させるとともに、図６のように、Ｎ２をキャリアガス供給管５１０，５２０，５３０内から処理室２０１内に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留しているＨＣＤ，触媒が、処理室２０１内から排除（除去）される。
（酸化原料供給工程（ステップ７３ｃ））
バルブ５１４，５２４，５３４を開いたままで、バルブ３２４，３３４を適宜開く。バルブ３１４は閉じたままである。その結果、図６のように、Ｈ２Ｏが、Ｎ２と混合されながら第２原料ガス供給管３２０内を流通してノズル４２０内に流出し、ガス供給孔４２０ａから処理室２０１内に供給される。また、触媒も、Ｎ２と混合されながら触媒供給管３３０内を流通してノズル４３０内に流出し、触媒供給孔４３０ａから処理室２０１内に供給される。さらに、Ｎ２がキャリアガス供給管５１０内を流通してノズル４１０内に流出し、ガス供給孔４１０ａから処理室２０１内に供給される。処理室２０１内に供給されたＨ２Ｏ，触媒は、ウエハ２００の表面上を通過して排気管２３１から排気される。
ステップ７３ｃでは、バルブ３２４，３３４を制御して、Ｈ２Ｏ，触媒を供給する時間を最適な時間（例えば２０秒）とする。さらに、Ｈ２Ｏと触媒との供給量の比が一定の割合（例えば１：１）となるようバルブ３１４、３３４を制御する。同時に、ＡＰＣバルブ２４３ｅを適正に調整して処理室２０１内の圧力を一定範囲内の最適な値（例えば７Ｔｏｒｒ）とする。以上のステップ７３ｃでは、Ｈ２Ｏ，触媒を処理室２０１内に供給することで、ウエハ２００上に形成された第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上に、１原子層未満から数原子層のＳｉＯ２膜が形成される。尚、Ｈ２Ｏ及び触媒の供給濃度は同じ濃度であるとより好ましい。
尚、ステップ７３ｃで供給する酸化原料（Ｈ２Ｏに相当する原料）として必要とされる特性は、その分子中に電気陰性度の高い原子を含んでおり、電気的に偏りを持つことである。その理由は、触媒の電気陰性度が高いため、原料ガスの活性化エネルギーを下げ反応を促進するからである。したがって、ステップ７３ｃで供給する原料ガスとしては、ＯＨ結合を有するＨ２ＯやＨ２Ｏ２等が適切であり、Ｏ２やＯ３のような無極性分子は不適切である。
（パージ工程（ステップ７３ｄ））
バルブ３２４，３３４を閉じてＨ２Ｏ，触媒の供給を停止させるとともに、図６のよう
に、Ｎ２をキャリアガス供給管５１０，５２０，５３０内から処理室２０１内に供給し続け、処理室２０１内をＮ２でパージする。パージ時間は例えば１５秒とする。また１５秒内にパージと真空引きの２工程があってもよい。その結果、処理室２０１内に残留したＨ２Ｏ，触媒が処理室２０１内から排除（除去）される。
以降、ステップ７３ａ〜７３ｄを１サイクルとしてこのサイクルを複数回行い、ウエハ２００上に形成された第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上に、ＳｉＯ２からなる薄膜６００を形成する。この場合、ステップ７３ａにおけるＳｉ原料と触媒により構成される雰囲気と、ステップ７３ｃにおける酸化原料と触媒により構成される雰囲気の夫々の雰囲気が、処理室２０１内で混合しないように成膜する。
（昇圧工程（Ｓ４０）、基板搬出工程（Ｓ５０））
その後、処理室２０１内を真空引きして、処理室２０１内に残留するＨＣＤ，Ｈ２Ｏ，触媒を排気し、ＡＰＣバルブ２４３ｅを制御して処理室２０１内を大気圧とし、ボート２１７を処理室２０１から搬出する。これにより１回の成膜処理（バッチ処理）が終了する。
（６）本実施形態に係る効果
本実施形態によれば、以下の示す１つまたは複数の効果を奏する。
（ａ）本実施形態によれば、アライメントマーク３１０ｍを形成するために第１のフォトマスク（図示せず）を用い、第２レジストパターン４００ｐを形成するために第２のフォトマスク（図示せず）を用いるものの、薄膜パターン６００ｐを形成するステップ８０においてフォトマスクを用いない。したがって、フォトマスクの枚数を２枚に削減させ、半導体装置の製造コストを低減させることができる。
これに対し、上述したように、基板上にアライメントマークを予め形成した後、前記アライメントマークを基準位置として前記基板上に第１のレジストパターンを形成し、その後、前記アライメントマークを基準位置として前記基板上に第２のレジストパターンを形成する方法では、アライメントマークを形成するためのフォトマスク、第１のレジストパターンを形成するためのフォトマスク、第２のレジストパターンを形成するためのフォトマスク、の少なくとも合計３枚のフォトマスクが必要となってしまい、半導体装置の製造コストが増大してしまう場合がある。
（ｂ）本実施形態によれば、薄膜６００を形成するステップ７０において、処理室２０１内を例えば１５０℃以下、好ましくは１００℃以下、より好ましくは７５℃となるようにしている。これにより、薄膜６００を形成することによる第２レジストパターン４００ｐの変質や変形を抑制することが可能となる。その結果、例えば第２レジストパターン４００ｐが剥離してしまう等により、ステップ９０において第２レジストパターン４００ｐの下地にＰイオン等が注入されたり、剥離した第２レジストパターン４００ｐが異物となったりする事態を回避でき、半導体装置の製造歩留りを改善させることが可能となる。また、第２レジストパターン４００ｐの変形を抑制することにより、ステップ８０で形成する薄膜パターン６００ｐの変形を抑制し、第２イオン注入領域７００ｎの形状や位置をより正確に制御することができ、半導体装置の製造歩留りを改善させることが可能となる。
これに対し、上述したように、基板上にアライメントマークを予め形成した後、前記アライメントマークを基準位置として前記基板上に第１のレジストパターンを形成し、その後、前記アライメントマークを基準位置として前記基板上に第２のレジストパターンを形成する方法では、第２のレジストパターンを形成する際に第１のレジストパターンが熱や溶媒によりダメージを受けてしまい、イオン注入マスクの形状が所望の形状とならなかっ
たり、イオン注入マスクの品質が劣化したり、第１のレジストパターンが剥離して異物となったりしてしまう場合がある。
（ｃ）本実施形態によれば、ステップ７０において、第２レジストパターン４００ｐ上及び第１イオン注入領域５００ｐ上にＳｉＯ２からなる薄膜６００を均一な厚さｔで形成する。そして、ステップ８０において、均一な厚さｔで形成されている薄膜６００を異方性エッチングを用いて所定の厚さ分だけ減じることで薄膜パターン６００ｐを形成する。その結果、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、薄膜パターン６００ｐは、第１イオン注入領域５００ｐの外縁上を一定の幅（本実施形態では幅ｔ）で覆うこととなる。そして、ステップ９０において、薄膜パターン６００ｐをマスクとして、第１イオン注入領域５００ｐの露出面にＰイオンを注入することで、第１イオン注入領域５００ｐ内に第２イオン注入領域７００ｎを形成する。その結果、第２イオン注入領域７００ｎの外縁は、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、一定の幅ｔの第１イオン注入領域５００ｐにより囲われることになる。すなわち、第２レジストパターン４００ｐの形状や位置は自己整合的に制御されるため、第２レジストパターン４００ｐの位置ずれの有無にかかわらず、第１イオン注入領域５００ｐと第２イオン注入領域７００ｎとの相対位置関係や第２イオン注入領域７００ｎの形状は一定に保たれる。その結果、半導体装置の製造歩留りを改善させることが可能となる。
これに対し、上述した基板上にアライメントマークを予め形成した後、前記アライメントマークを基準位置として前記基板上に第１のレジストパターンを形成し、その後、前記アライメントマークを基準位置として前記基板上に第２のレジストパターンを形成する方法では、例えば第１のレジストパターンの形成位置にズレが生じてしまった場合、たとえ第２のレジストパターンの形成位置が正確であったとしても、第１のレジストパターンと第２のレジストパターンとの相対位置が許容範囲内とならず、イオン注入マスクの形状が所望の形状とならない場合がある。その結果、基板上におけるイオン注入領域の形状や位置が規定外となってしまい、半導体装置の製造歩留りが悪化してしまう場合がある。例えば、第１イオン注入領域５００ｐの外縁と第２イオン注入領域７００ｎの外縁とが近づきすぎたり、ショートしてしまったりすると、第１イオン注入領域５００ｐと第２イオン注入領域７００ｎとの間の電界が強まり、第２イオン注入領域７００ｎ内に閉じ込められるべき電荷が第１イオン注入領域５００ｐを介してリークしてしまい、第２イオン注入領域７００ｎの電位が保持できなくなってしまう等の場合がある。
（ｄ）本実施形態によれば、ステップ７０において薄膜６００をＡＬＤ法により形成している。これにより、ステップ７３ａ〜ステップ７３ｄを１サイクルとした際のサイクル数を制御することで、薄膜６００の膜厚ｔを正確に制御することが容易となる。その結果、薄膜パターン６００ｐの形状や位置をより正確に制御し、第２イオン注入領域７００ｎの形状や位置をより正確に制御することが可能となり、半導体装置の製造歩留りを改善させることが可能となる。
（ｅ）本実施形態によれば、Ｓｉ原料供給工程（ステップ７３ａ）においてＳｉ原料と共に触媒を処理室２０１内に供給すると共に、酸化原料供給工程（ステップ７３ｃ）において酸化原料と共に触媒を処理室２０１内に供給する。その結果、薄膜６００を形成する際の処理室２０１内の温度を低温化させることが可能となる。これにより、薄膜６００を形成することによる第２レジストパターン４００ｐの変質や変形を更に抑制することが可能となる。
（ｆ）本実施形態によれば、薄膜パターン６００ｐを構成するＳｉＯ２はウエットエッチングレートが高い。そのため、ステップ１００において薄膜パターン６００ｐを除去することが容易となり、半導体装置の生産性を向上させ、製造歩留りを改善させることが可能
となる。
＜本発明の他の実施形態＞
以上、本発明の実施の形態を具体的に説明したが、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、本発明は、薄膜６００をＳｉＯ２により形成する場合に限定されず、他の膜、例えばＳｉＯ，ＳｉＣＮ，ＳｉＣ，ＳｉＯＣ，ＳｉＮ，ＳｉＢＮ，ＳｉＯＣ，ＳｉＯＮ，ＳｉＯＣＮにより形成する場合にも好適に適用可能である。なお、薄膜６００の成膜方法はＡＬＤであっても、ＣＶＤであっても、或いは熱やプラズマを用いた酸化、炭化、窒化方法であってもよい。また、使用するガス種も上述の実施形態に限定されず、他のガス種を用いることとしても良い。また、触媒を用いる場合に限定されず、触媒を用いずに薄膜６００を形成する場合にも、本発明は好適に適用可能である。
また、本発明においては、ステップ８０で薄膜パターン６００ｐを形成した後、ステップ１００で薄膜パターン６００ｐを除去するまでの間に、第１イオン注入領域５００ｐの外縁上を覆う薄膜パターン６００ｐの幅をＳＥＭ（Ｓｃａｎｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）等を用いて測定しても良い。イオン注入により形成した領域は段差や変色がないため、第１イオン注入領域５００ｐと第２イオン注入領域７００ｎとの境界は検査することが困難な場合が多い。これに対し、上述したように薄膜パターン６００ｐの幅を測定することにより、第２イオン注入領域７００ｎの外周を囲う第１イオン注入領域５００ｐの幅を間接的に取得することが可能となる。
なお、本発明は、新たにマスクを起こすことなく、所望のパターンを供給する方法として、上述の実施形態以外にも好適に適用可能である。また、本発明は、測長ＳＥＭ等を使用して、フォトマスクを用いて形成したレジストパターンに対するシュリンク量を確認する方法に好適にも適用可能である。
＜本発明の好ましい態様＞
以下に、本発明の好ましい態様について付記する。
本発明の一態様によれば、
基板上に第１レジスト膜を形成する工程と、
前記第１レジスト膜の一部に光を照射して現像し、前記基板上に第１レジストパターンを形成する工程と、
前記第１レジストパターンをマスクとして前記基板の露出面をエッチングし、前記基板上にアライメントマークを形成する工程と、
前記第１レジストパターンを除去する工程と、
前記アライメントマークが形成された前記基板上に第２レジスト膜を形成する工程と、
前記アライメントマークを基準位置として前記第２レジスト膜の一部に光を照射して現像し、前記基板上に第２レジストパターンを形成する工程と、
前記第２レジストパターンをマスクとして前記基板の露出面に第１のイオンを注入し、前記基板上に第１イオン注入領域を形成する工程と、
前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程と、
前記薄膜を所定の厚さ分だけ減じることで、前記第２レジストパターンの側壁に前記薄膜を残しつつ前記第１イオン注入領域の一部を露出させ、前記第１イオン注入領域の外縁上を覆う薄膜パターンを形成する工程と、
前記薄膜パターンをマスクとして前記第１イオン注入領域の露出面に第２のイオンを注入し、前記第１イオン注入領域内に第２イオン注入領域を形成する工程と、
前記薄膜パターン及び前記第２レジストパターンを除去する工程と、を有する
半導体装置の製造方法が提供される。
好ましくは、
前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程では、
前記第２レジストパターン上及び前記第１イオン注入領域上にＳｉ原料および触媒を供給するＳｉ原料供給工程と、
前記第２レジストパターン上及び前記第１イオン注入領域上に酸化原料および触媒を供給する酸化原料供給工程と、
を１サイクルとしてこのサイクルを所定回数繰り返す。
また好ましくは、
前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程では、前記基板の温度を前記第１レジストパターンの変質温度よりも低い温度とする。
また好ましくは、
前記Ｓｉ原料はＳｉＨ（Ｎ（ＣＨ３）２）３、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｃｌ６、ＳｉＣｌ４のいずれかを含み、前記酸化原料はＨ２Ｏ、Ｈ２Ｏ２のいずれかを含み、前記触媒はＣ５Ｈ５Ｎ、Ｃ４Ｈ４Ｎ２、Ｃ９Ｈ７Ｎのいずれかを含む。
また好ましくは、前記第１イオン注入領域の外縁上を覆う薄膜パターンの幅を測定する工程を有する。
また好ましくは、前記第１イオンはボロンイオンであり、前記第２イオンはリンイオンである。
本発明の他の態様は、
基板を処理する処理室と、
前記処理室内にＳｉ原料を供給する第１原料ガス供給系と、
前記処理室内に酸化原料を供給する第２原料ガス供給系と、
前記処理室内に触媒を供給する触媒供給系と、
前記基板を加熱する加熱ユニットと、
前記処理室内に前記Ｓｉ原料および前記触媒を供給するＳｉ原料供給工程と、前記処理室内に前記酸化原料及び前記触媒を供給する酸化原料供給工程と、を１サイクルとしてこのサイクルを繰り返すように、少なくとも前記第１原料ガス供給系、前記第２原料ガス供給系、前記触媒供給系、及び前記加熱ユニットを制御する制御部と、を備える
基板処理装置である。
１０１ 基板処理装置
２００ ウエハ（基板）
２０１ 処理室
２０２ 処理炉
２０３ 反応管
２８０ コントローラ
３００ 第１レジスト膜
３００ｐ 第１レジストパターン
３１０ｍ アライメントマーク
４００ 第２レジスト膜
４００ｐ 第２レジストパターン
５００ｐ 第１イオン注入領域
５２２ マスフローコントローラ
６００ 薄膜
６００ｐ 薄膜パターン
７００ｎ 第２イオン注入領域

Claims (7)

  1. 基板上に第１レジスト膜を形成する工程と、
    前記第１レジスト膜の一部に光を照射して現像し、前記基板上に第１レジストパターンを形成する工程と、
    前記第１レジストパターンをマスクとして前記基板の露出面をエッチングし、前記基板上にアライメントマークを形成する工程と、
    前記第１レジストパターンを除去する工程と、
    前記アライメントマークが形成された前記基板上に第２レジスト膜を形成する工程と、
    前記アライメントマークを基準位置として前記第２レジスト膜の一部に光を照射して現像し、前記基板上に第２レジストパターンを形成する工程と、
    前記第２レジストパターンをマスクとして前記基板の露出面に第１のイオンを注入し、前記基板上に第１イオン注入領域を形成する工程と、
    前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程と、
    前記薄膜を所定の厚さ分だけ減じることで、前記第２レジストパターンの側壁に前記薄膜を残しつつ前記第１イオン注入領域の一部を露出させ、前記第１イオン注入領域の外縁上を覆う薄膜パターンを形成する工程と、
    前記薄膜パターンをマスクとして前記第１イオン注入領域の露出面に第２のイオンを注入し、前記第１イオン注入領域内に第２イオン注入領域を形成する工程と、
    前記薄膜パターン及び前記第２レジストパターンを除去する工程と、を有する
    ことを特徴とする半導体装置の製造方法。
  2. 前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程では、
    前記第２レジストパターン上及び前記第１イオン注入領域上にＳｉ原料および触媒を供給するＳｉ原料供給工程と、
    前記第２レジストパターン上及び前記第１イオン注入領域上に酸化原料および触媒を供給する酸化原料供給工程と、を１サイクルとしてこのサイクルを所定回数繰り返す
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  3. 前記第２レジストパターン上及び前記第１イオン注入領域上に薄膜を形成する工程では、前記基板の温度を前記第１レジストパターンの変質温度よりも低い温度とする
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  4. 前記Ｓｉ原料はＳｉＨ（Ｎ（ＣＨ３）２）３、ＳｉＨ２Ｃｌ２、Ｓｉ２Ｃｌ６、ＳｉＣｌ４のいずれかを含み、前記酸化原料はＨ２Ｏ、Ｈ２Ｏ２のいずれかを含み、前記触媒はＣ５Ｈ５Ｎ、Ｃ４Ｈ４Ｎ２、Ｃ９Ｈ７Ｎのいずれかを含む
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  5. 前記第１イオン注入領域の外縁上を覆う薄膜パターンの幅を測定する工程を有する
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  6. 前記第１イオンはボロンイオンであり、前記第２イオンはリンイオンである。
    ことを特徴とする請求項１に記載の半導体装置の製造方法。
  7. 基板を処理する処理室と、
    前記処理室内にＳｉ原料を供給する第１原料ガス供給系と、
    前記処理室内に酸化原料を供給する第２原料ガス供給系と、
    前記処理室内に触媒を供給する触媒供給系と、
    前記基板を加熱する加熱ユニットと、
    前記処理室内に前記Ｓｉ原料および前記触媒を供給するＳｉ原料供給工程と、前記処理室内に前記酸化原料及び前記触媒を供給する酸化原料供給工程と、を１サイクルとしてこのサイクルを繰り返すように、少なくとも前記第１原料ガス供給系、前記第２原料ガス供給系、前記触媒供給系、及び前記加熱ユニットを制御する制御部と、を備える
    ことを特徴とする基板処理装置。
JP2010160137A 2009-09-28 2010-07-14 半導体装置の製造方法及び基板処理装置 Pending JP2011091362A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2010160137A JP2011091362A (ja) 2009-09-28 2010-07-14 半導体装置の製造方法及び基板処理装置
KR1020100077608A KR20110034538A (ko) 2009-09-28 2010-08-12 반도체 장치의 제조 방법 및 기판 처리 장치
TW099127290A TW201137951A (en) 2009-09-28 2010-08-16 Manufacturing method of semiconductor device and substrate processing apparatus
US12/890,954 US20110076789A1 (en) 2009-09-28 2010-09-27 Manufacturing method of semiconductor device and substrate processing apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009222922 2009-09-28
JP2010160137A JP2011091362A (ja) 2009-09-28 2010-07-14 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
JP2011091362A true JP2011091362A (ja) 2011-05-06

Family

ID=43780833

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160137A Pending JP2011091362A (ja) 2009-09-28 2010-07-14 半導体装置の製造方法及び基板処理装置

Country Status (4)

Country Link
US (1) US20110076789A1 (ja)
JP (1) JP2011091362A (ja)
KR (1) KR20110034538A (ja)
TW (1) TW201137951A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183218A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011135655A1 (ja) * 2010-04-26 2011-11-03 三菱電機株式会社 ウェットエッチング用治具
US20130153201A1 (en) * 2010-12-30 2013-06-20 Poole Ventura, Inc. Thermal diffusion chamber with cooling tubes
US9123649B1 (en) * 2013-01-21 2015-09-01 Kla-Tencor Corporation Fit-to-pitch overlay measurement targets
TW201435132A (zh) * 2013-02-22 2014-09-16 Applied Materials Inc 包含ＳｉＯＣ的膜的催化性原子層沉積
JP6112928B2 (ja) * 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) * 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP2015069987A (ja) * 2013-09-26 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6470057B2 (ja) 2015-01-29 2019-02-13 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US20200040454A1 (en) * 2018-08-06 2020-02-06 Lam Research Corporation Method to increase deposition rate of ald process

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276372A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法
JPS62221158A (ja) * 1986-03-24 1987-09-29 Toshiba Corp 半導体装置の製造方法
JPS63116430A (ja) * 1986-10-28 1988-05-20 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション マスク形成方法
JPH0311626A (ja) * 1989-06-08 1991-01-18 Matsushita Electron Corp 半導体装置の製造方法
JPH10321843A (ja) * 1997-05-16 1998-12-04 Sony Corp 半導体装置およびその製造方法
JP2002299620A (ja) * 2001-03-30 2002-10-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2006261676A (ja) * 2006-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2007141940A (ja) * 2005-11-15 2007-06-07 Nissan Motor Co Ltd 複合不純物構造体の製造方法、半導体装置、ｍｏｓ電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ
JP2008066646A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp アニール装置、アニール方法及び半導体装置の製造方法
JP2009016814A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
JP2009117646A (ja) * 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法
JP2009206500A (ja) * 2008-02-01 2009-09-10 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4762805A (en) * 1985-12-17 1988-08-09 Advanced Micro Devices, Inc. Nitride-less process for VLSI circuit device isolation
KR100265774B1 (ko) * 1998-03-26 2000-09-15 윤종용 반도체 메모리장치의 트리플 웰의 제조방법
US6642148B1 (en) * 2002-04-19 2003-11-04 Advanced Micro Devices, Inc. RELACS shrink method applied for single print resist mask for LDD or buried bitline implants using chemically amplified DUV type photoresist
JP3612525B2 (ja) * 2002-06-04 2005-01-19 Ｎｅｃ液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276372A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法
JPS62221158A (ja) * 1986-03-24 1987-09-29 Toshiba Corp 半導体装置の製造方法
JPS63116430A (ja) * 1986-10-28 1988-05-20 インタ−ナショナル・ビジネス・マシ−ンズ・コ−ポレ−ション マスク形成方法
JPH0311626A (ja) * 1989-06-08 1991-01-18 Matsushita Electron Corp 半導体装置の製造方法
JPH10321843A (ja) * 1997-05-16 1998-12-04 Sony Corp 半導体装置およびその製造方法
JP2002299620A (ja) * 2001-03-30 2002-10-11 Denso Corp 炭化珪素半導体装置の製造方法
JP2007141940A (ja) * 2005-11-15 2007-06-07 Nissan Motor Co Ltd 複合不純物構造体の製造方法、半導体装置、ｍｏｓ電界効果トランジスタ、及び絶縁ゲート型バイポーラトランジスタ
JP2006261676A (ja) * 2006-03-17 2006-09-28 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008066646A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp アニール装置、アニール方法及び半導体装置の製造方法
JP2009016814A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
JP2009117646A (ja) * 2007-11-07 2009-05-28 Hitachi Kokusai Electric Inc 基板処理装置及びベーキング方法
JP2009206500A (ja) * 2008-02-01 2009-09-10 Tokyo Electron Ltd 薄膜形成方法、薄膜形成装置及びプログラム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014183218A (ja) * 2013-03-19 2014-09-29 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理装置及びプログラム
US9548198B2 (en) 2013-03-19 2017-01-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium

Also Published As

Publication number Publication date
KR20110034538A (ko) 2011-04-05
US20110076789A1 (en) 2011-03-31
TW201137951A (en) 2011-11-01

Similar Documents

Publication Publication Date Title
JP2011091362A (ja) 半導体装置の製造方法及び基板処理装置
US10714354B2 (en) Self limiting lateral atomic layer etch
JP5329265B2 (ja) 半導体装置の製造方法および基板処理装置
JP5384852B2 (ja) 半導体装置の製造方法及び半導体製造装置
US9206931B2 (en) Substrate processing apparatus and method of manufacturing semiconductor device
US7972979B2 (en) Substrate processing method and substrate processing apparatus
JP6000665B2 (ja) 半導体装置の製造方法、基板処理装置及びプログラム
TW202117931A (zh) 間隙填充沉積製程
KR101752075B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20070097600A (ko) 경사면 증착을 줄이기 위한 하드웨어 개발
JPWO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
JP5519059B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP2004111747A (ja) 半導体基板の処理方法及び半導体素子
JP2007088176A (ja) 基板処理装置及び半導体装置の製造方法
JP5385001B2 (ja) 半導体装置の製造方法、基板処理装置
WO2013141159A1 (ja) 基板処理装置、半導体装置の製造方法及び基板処理方法
JP5727853B2 (ja) プラズマ生成方法
WO2023009364A1 (en) Rework of metal-containing photoresist
JP5792972B2 (ja) 半導体装置の製造方法及び基板処理装置
JP2007095754A (ja) 半導体装置の製造方法
JP2005216910A (ja) 基板処理装置及び半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121106