JP2006261676A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2006261676A
JP2006261676A JP2006073629A JP2006073629A JP2006261676A JP 2006261676 A JP2006261676 A JP 2006261676A JP 2006073629 A JP2006073629 A JP 2006073629A JP 2006073629 A JP2006073629 A JP 2006073629A JP 2006261676 A JP2006261676 A JP 2006261676A
Authority
JP
Japan
Prior art keywords
resist
substrate
semiconductor device
manufacturing
ion implantation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006073629A
Other languages
English (en)
Other versions
JP4413880B2 (ja
Inventor
Toshiko Kamiyanagi
寿子 上柳
Kenichi Asahi
憲一 旭
Hirobumi Fukumoto
博文 福本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006073629A priority Critical patent/JP4413880B2/ja
Publication of JP2006261676A publication Critical patent/JP2006261676A/ja
Application granted granted Critical
Publication of JP4413880B2 publication Critical patent/JP4413880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

【課題】基板上のレジストパターンにイオン注入処理を行う際のレジストの変質層の生成を抑制し、基板に損傷を与えることなくレジストを除去する。
【解決手段】基板1上にレジストパターン3を形成する第1の工程の後に、不活性ガスおよび窒素雰囲気下で加熱しながら基板1を紫外線照射するか、もしくは基板1を加熱しながらアルカリ溶液に浸漬する第2の工程を実施し、その後イオン注入の処理を行う第3の工程を実施し、最後にレジストパターン3を除去する第4の工程を実施する。レジストの除去能力低下は、レジスト樹脂が注入イオンである例えばリンと架橋することにより硬化した変質層が形成されるためである。本発明では、前処理として紫外線照射またはアルカリ溶液浸漬を行うことにより、変質層の形成を抑制し、レジスト除去を容易にする。
【選択図】図1

Description

本発明は、半導体装置の製造方法に関し、特にレジストを基板から完全に除去する方法を提案するものである。
半導体装置等の製造工程における、従来技術のプロセスフローを、図7(a)〜(d)に基づいて説明する(例えば、特許文献1〜3参照)。
従来の半導体装置製造工程では、まず図7(a)に示すように、シリコン基板1上に薄い酸化膜2を形成したのち、レジスト3を塗布する。
ついで、図7(b)に示すように、所望の回路パターンを有する遮光帯13とガラス基板12とからなるマスク4を通して、紫外線、電子線、エックス線等(露光用光)5でレジスト3を露光し、現像・リンス・ポストベーキング等の処理を実施して、目的となるレジストパターンを形成する。
この後、図7(c)に示すように、イオン注入8処理を行う。
注入処理後、図7(d)に示すように、シリコン基板1上に残存しているレジスト材料の剥離が行われる。
上記の半導体装置製造工程においては、レジスト材料を剥離する工程が非常に重要であって、この剥離工程では完全にレジスト材料を除去することが理想的である。特に、半導体装置製造工程で重要なトランジスタ形成工程では、イオン注入工程が多用され、レジスト除去には通常アッシングと呼ばれるOプラズマでレジストを除去する工程、あるいは熱過酸化水素水と硫酸過水の混合液等による洗浄方式が用いられる。
なお、特許文献1(特開昭54−024020号公報)には、レジスト材料の剥離方法が開示され、特許文献2(特開平6-214402号公報)には、微細パターン形成方法が開示され、特許文献3(特開平6−069118号公報)にはレジストパターンの形成方法が開示されている。
特開昭54−024020号公報(全文) 特開平6−214402号公報(第10頁、図6) 特開平6−069118号公報(第5頁、図2)
しかしながら、上記のような従来の公知の方法ではレジスト材料が減圧下で、イオン注入8によるイオン種に曝されるために、レジスト材料中にイオン種を基にした架橋反応が起こり、図8(a)に示すように、レジストの変質層9ができる。すなわち、イオン注入により表面に硬化した被膜ができる。そのため、レジスト材料を完全に除去することは極めて困難となる。つまり、変質層9が形成されるため、アッシングと呼ばれるOプラズマでレジストを除去する工程、あるいは熱過酸化水素水と硫酸過水の混合液等による洗浄方式を用いても、図8(b)に示すように、レジスト残り10が残存する。
レジストの変質層の形成メカニズムは、図9(a)のレジスト樹脂14と、注入されるイオン、例えばリンとが架橋反応を起し、図9(b)に示すように、リンと架橋したレジスト樹脂による変質層11ができるためと考えられる。
上記のようなレジスト残りを完全になくすために、上記のようなレジスト除去処理を強化すると、下地膜が削られて問題となる。
したがって、本発明の目的は、レジストに注入イオンとの架橋反応による変質層が発生するのを抑制し、レジスト除去時において基板へ与える損傷を増大させることなく、レジストを除去することができる半導体装置の製造方法を提供することである。
本発明の半導体装置の製造方法は、基板上にフォトレジストパターンを形成する第1の工程と、ついでフォトレジストパターンをアルカリ溶液に浸漬する第2の工程と、ついでフォトレジストパターンをマスクとしてイオン注入処理を行う第3の工程と、ついでフォトレジストパターンを除去する第4の工程とを含む。
この方法によれば、イオン注入処理を行う前に、前処理としてフォトレジストパターンをアルカリ溶液に浸漬するので、イオン注入処理を行う前にレジスト樹脂のイオン種との架橋点を予め潰すことができる。具体的には、アルカリ溶液浸漬によって、レジスト樹脂と感光剤、もしくはレジスト樹脂同士で反応させることで、レジスト樹脂のイオン種との架橋点を潰すことができる。その結果、レジスト樹脂とイオン種との架橋反応を抑制でき、レジストがイオン種との架橋反応により変質して硬化するという変質層の生成を抑制することができる。したがって、レジスト除去時において基板へ与える損傷を増大させることなく、レジストを除去することができ、注入工程後の洗浄工程でのレジスト除去能力を向上させ、レジスト残存数を低減させることができる。
つまり、レジスト樹脂と感光剤およびレジスト樹脂同士の反応を促進させるのに、本発明における、アルカリ溶液浸漬をする方法が有効であるということである。また、アルカリ溶液浸漬を、基板を加熱しながら行えば、上記の反応をさらに促進することができ、さらに有効である。
上記したアルカリ溶液浸漬処理は、以下の場合にレジスト残りを少なくするために有効である。
第3工程のイオン注入処理において、1E+13atom/cm以上の注入量がドーズされる場合、および、第1工程のレジストパターン開口率が10%以下の場合に、レジスト残りが多く発生することから、このような条件のときに、アルカリ溶液浸漬を行うと、レジスト残存数の削減が特に顕著である。
本発明の半導体装置の製造方法によれば、イオン注入処理の前処理として、アルカリ溶液浸漬を行うことにより、イオン注入処理によるレジスト樹脂とイオン種との架橋反応層の形成を抑制する、つまりレジスト樹脂が硬化した変質層の形成を抑制することができる。その結果、変質層の形成によって起こる、洗浄工程でのレジスト除去能力の低下を回避することができる。しかも、洗浄処理能力自体を強化するものではないので、基板に損傷を与えることも少なく抑えることができる。
(第1の実施の形態)
本発明の第1の実施の形態の半導体装置の製造方法を、図1を用いて説明する。
半導体装置等を製造する超微細加工方法は、図1(a)に示すように、シリコン基板1上に所望膜2、例えばシリコン酸化膜を形成した後、レジスト3を塗布する。このレジスト3としては、全種類が適用でき、何れかの種類に限定されることはない。
ついで、図1(b)に示すように、所望のパターンを有する遮光帯13とガラス基板12とからなるマスク4を通して紫外線、電子線、X線等(露光用光)5をレジスト3に照射してレジスト3を露光し、現像、リンス、ポストベーキング等の処理を施し、レジストパターンを形成する。
ついで、レジスト3の除去能力を向上させるために、図1(c)に示すように、上記のシリコン基板1をHe、Ne、Ar等の不活性ガスおよび/または窒素雰囲気下で加熱しながら、シリコン基板1に対して紫外線照射6を行う。
上記の不活性ガスおよび/または窒素雰囲気下というのは、不活性ガス雰囲気、窒素雰囲気、不活性ガスおよび窒素の混合雰囲気のいずれでもよいという意味である。また、シリコン基板1の加熱温度は、80℃から150℃までの範囲が好ましいが、それより高くてもよい。150℃以下が好ましいのは、基板温度を150℃以上に上げると、レジストが熱によって垂れるからである。また、シリコン基板1に照射する紫外線としては、波長が400nm以下の領域の広帯域光を使用している。なお、露光時に使用する光としては、解像、パターン形成が目的であるので、上記したような極めて狭帯域の波長の光が用いられる。
その後、図1(d)に示すように、リン・ホウ素・砒素等の不純物イオンのイオン注入8を実施する。
ついで、図1(e)に示すように、シリコン基板1上に残存しているレジスト材料を、アッシングと呼ばれるOプラズマで除去する方法、あるいは熱過酸化水素水と硫酸過水の混合液等を用いた洗浄方法を用いて、除去する。
ここで、図2を用いて、レジスト除去能力を低下させる変質層の発生を抑制するためのメカニズムについて説明する。
図1に示すように、シリコン基板1上に所望膜2、例えばシリコン酸化膜を形成した後、イオン注入処理をする前に、前処理としてシリコン基板1上に形成されたレジストパターンに、一定量の熱を加えながら紫外線を照射することによって、感光剤は図2(a)に示した感光基(ナフトキノンジアジド)16のジアゾ基を切断して、窒素ガスを発生し、インデンケテン17となる。インデンケテン17は、図2(b)に示すように、大気中で不安定なため、レジスト樹脂14とのエステル化反応を起す。
この紫外線照射処理を、イオン注入処理を行う前に予め行うことで、リン、ホウ素、砒素等の注入イオンと架橋しやすいレジスト樹脂14の架橋基(反応基:−OH)と、感光剤の反応生成物(インデンケテン)17とを結合させ、紫外線照射による硬化膜15を生成する。これによって、注入イオンによる架橋網の形成を抑制し、洗浄等によるレジストの除去能力を向上させることが可能となる。なお、紫外線照射による硬化膜15はレジスト除去時に、除去の障害となることはない。また、上記のリン、ホウ素、砒素の中では、リンが最もレジスト樹脂14に対する影響が大きい。
以上は、レジスト樹脂と感光剤の反応について説明したが、つぎにUVキュアによるレジスト樹脂同士の化学反応によって、レジスト除去能力を低下させる変質層の発生を抑制することについて、図10を参照しながら説明する。
図10(a)に示す樹脂は、UVキュアによって図10(b)に示すようなOH基の水素が外れた状態、または図10(c)に示すようなHHの片方の水素が外れた不安定な状態になる。その後、図10(b),(c)のどちらの化合物からも、ベンゼン環の2重結合が不安定になって、図10(d)に示すような、OおよびHHの部分に軽く結合ができたような化合物になる。そして、この化合物が2個つながり、図10(e)に示すような化合物が形成される。これが樹脂同士の反応であり、この反応によって、変質層の発生が抑制される。図中の記号“・”は不対電子を示している。
図5は、レジストパターンを形成後、従来処理方法を施す場合と、不活性ガスおよび/または窒素雰囲気下で加熱しながら紫外線を照射する方法を施す場合で、次工程のイオン注入量を変化させて注入を実施し、その後熱過酸化水素水と硫酸過水の混合液による洗浄を行った状態で、レジスト残存数の比較を行った結果を示す。ここで、イオン種はリンを用いている。また、開口率は10%以下である。
この図5から、レジストパターンを形成後、従来方法に基づいて注入工程を行った場合、熱過酸化水素水と硫酸過水の混合液による洗浄後のレジスト残存数が、注入量が1E+13atom/cmを超えたところから、多くなり、レジスト除去能力が低下することがわかる。それに対して、本実施の形態のように、シリコン基板1を加熱しながら紫外線照射を施した場合、1.0E+13から1.0E+16までの範囲でレジスト除去能力の低下を抑制することができる。
図6に、マスク開口率に対するレジスト残存数を示す。イオン種はリンで、注入量は1E+13atom/cm、従来処理方法を施す場合と、第2工程を不活性ガスおよび/または窒素雰囲気下でシリコン基板を加熱しながら紫外線を照射する方法を施す場合とで比較を行った。洗浄条件としては熱過酸化水素水と硫酸過水の混合液による洗浄を行っている。
この図6から、従来処理方法はマスク開口率が10%以下になると、洗浄してもレジストが残っているが、第2工程を付加すると洗浄後のレジスト残存数はマスク開口率に依存せずに減少する。これは、イオン種に依存せず同様の傾向を持つ。
なお、マスク開口率は、マスクの開口の面積/マスク全面積の比であり、開口率が100%というのはウエハを全面露光した状態であり、理論的にはレジストは残らないはずであるが、レジスト残りが全くなくなるとは言い切れないので、図6には、100%の状態も示している。また、図6で、マスク開口率が10%を超える部分のレジスト残存数は、数値的には誤差範囲の値で、実質的にレジストの残存がないとみなせる状態である。
レジストは、イオン注入処理によって、表面のレジスト樹脂の架橋網が切断され、切断された架橋基と注入イオンとが架橋反応することにより、表面層に強固な変質層を形成する。1E+13atom/cm以上の高ドーズ量になるとレジストの表面にできた変質層はより強固になることを、発明者らは見いだした。また、マスク開口率が10%以下になると、洗浄の除去能力の低下により、レジスト残りが発生することを、発明者らは見いだした。したがって、本発明は、特にイオン注入量が1E+13atom/cm以上、およびマスク開口率が10%以下の時に有効である。
以上説明したように、本実施の形態によれば、レジスト3に対する紫外線照射6処理を、イオン注入処理を行う前に行うことで、リン等の注入イオンと架橋しやすいレジスト樹脂14の架橋基(反応基:−OH)と、感光剤の反応生成物(インデンケテン)17とを結合させ、これによって注入イオンによる架橋網の形成を抑制することができる。したがって、レジスト3に注入イオンによる変質層ができるのを抑制することができる。その結果、レジスト3に注入イオンによる変質層ができることに起因した、例えば洗浄によるレジスト3の除去能力の低下を回避することが可能となる。しかも、洗浄処理自体を強化するというものではないため、基板に損傷を与えることも少なく抑えることができる。
(第2の実施の形態)
本発明の第2の実施の形態の半導体装置の製造方法を、図3を用いて説明する。
半導体装置等を製造する超微細加工方法は、図3(a)に示すように、シリコン基板1上に所望膜2、例えば、薄いシリコン酸化膜を形成した後、レジスト3を塗布する。このレジスト3としては、全種類が適用でき、何れかの種類に限定されることはない。
ついで、図3(b)に示すように、所望のパターンを有する遮光帯13とガラス基板12とからなるマスク4を通して紫外線、電子線、エックス線等(露光用光)5をレジスト3に照射してレジスト3を露光し、現像、リンス、ポストベーキング等の処理を施し、目的とする各種レジストパターンを形成する。
ついで、レジスト除去能力を向上させるために、図3(c)に示すように、シリコン基板1を加熱しながらアルカリ溶液7に浸漬して現像処理を行う。このときのシリコン基板1の加熱温度は、50℃〜80℃の範囲が好ましい。
その後、図3(d)に示すように、リン・ホウ素・砒素等のイオンのイオン注入8を実施する。
ついで、シリコン基板1上に残存しているレジスト材料を、アッシングと呼ばれるOプラズマで除去する方法、あるいは熱過酸化水素水と硫酸過水の混合液等を用いた洗浄方法を用いて、除去する。
ここで、図4を用いて、レジスト除去能力を低下させる変質層の発生を抑制するためのメカニズムについて説明する。
イオン注入処理をする前に、前処理としてシリコン基板1を加熱しながらアルカリ溶液7に浸漬する方法も、第1の実施の形態と同様に注入イオンとの架橋反応を抑制し、例えば洗浄によるレジスト除去能力を高めることが可能である。その原理は、予め注入イオンと架橋しやすいレジスト樹脂14の架橋基(OH基)と感光剤の感光基(ナフトキノンジアジド)16とをアゾカップリング反応させることで、レジスト樹脂14と注入イオンとの架橋反応を抑制し、レジスト除去能力を向上させるということである。その効果は、第1の実施の形態と同じである。
また、レジスト樹脂同士の反応についても、第1の実施の形態で説明したのと同様である。
本発明は、第1の実施の形態と同様、特にイオン注入量が1E+13atom/cm以上、およびマスク開口率が10%以下の時に、より有効である。
本発明にかかる半導体装置の製造方法は、レジスト樹脂が硬化した変質層の形成を抑制することができる。その結果、変質層の形成によって起こる、洗浄工程でのレジスト除去能力の低下を回避することができ、しかも、洗浄処理能力自体を強化するものではないので、基板に損傷を与えることも少なく抑えることができ、フォトレジストを使用する半導体装置製造分野で有用である。
本発明の第1の実施の形態の半導体装置の製造方法を示す工程順断面図である。 本発明の第1の実施の形態の半導体装置の製造方法において、変質層を抑制するメカニズムを示す模式図である。 本発明の第2の実施の形態の半導体装置の製造方法を示す工程順断面図である。 本発明の第2の実施の形態の半導体装置の製造方法において、変質層を抑制するメカニズムを示す模式図である。 本発明の第1の実施の形態におけるプロセス(加熱しながら紫外線照射)のレジスト除去効果を示すグラフ(注入ドーズ量依存)である。 本発明の第1の実施の形態におけるプロセス(加熱しながら紫外線照射)のレジスト除去効果を示すグラフ(マスク開口率依存)である。 従来プロセスの工程順断面図(一般的見解)である。 従来プロセスの工程順断面図(特殊条件の時)である。 変質層のできるメカニズムを示す模式図である。 第1および第2の実施の形態において、レジスト樹脂同士が反応して変質層を抑制するメカニズムを示す模式図である。
符号の説明
1 シリコン基板
2 所望膜
3 レジスト
4 マスク
5 紫外線・電子線・エックス線等
6 紫外線照射
7 アルカリ溶液
8 イオン注入
9 変質層(レジスト)
10 レジスト残り
11 リンと架橋したレジスト樹脂による変質層
12 ガラス基板
13 遮光帯
14 レジスト樹脂
15 紫外線照射による硬化膜
16 感光基(感光剤)
17 インデンケテン

Claims (5)

  1. 基板上にフォトレジストパターンを形成する第1の工程と、ついで前記フォトレジストパターンをアルカリ溶液に浸漬する第2の工程と、ついで前記フォトレジストパターンをマスクとしてイオン注入処理を行う第3の工程と、ついで前記フォトレジストパターンを除去する第4の工程とを含む半導体装置の製造方法。
  2. 第3の工程のイオン注入処理時に、1E13atom/cm2以上の注入量でイオンがドーズされる請求項1記載の半導体装置の製造方法。
  3. 第1の工程のレジストパターン形成時におけるレジストパターン開口率が10%以下である請求項1または2記載の半導体装置の製造方法。
  4. 第2の工程では、フォトレジストパターンをアルカリ溶液に浸漬する処理を、基板を加熱しながら行うことを特徴とする請求項1,2または3記載の半導体装置の製造方法。
  5. 基板の温度は50℃から80℃までの範囲である請求項4記載の半導体装置の製造方法。
JP2006073629A 2006-03-17 2006-03-17 半導体装置の製造方法 Expired - Fee Related JP4413880B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006073629A JP4413880B2 (ja) 2006-03-17 2006-03-17 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006073629A JP4413880B2 (ja) 2006-03-17 2006-03-17 半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002362291A Division JP2004191833A (ja) 2002-12-13 2002-12-13 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006261676A true JP2006261676A (ja) 2006-09-28
JP4413880B2 JP4413880B2 (ja) 2010-02-10

Family

ID=37100495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006073629A Expired - Fee Related JP4413880B2 (ja) 2006-03-17 2006-03-17 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP4413880B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010074168A (ja) * 2008-09-19 2010-04-02 Imec 硬化フォトレジストを半導体基板から除去する方法
JP2010512650A (ja) * 2006-12-11 2010-04-22 アプライド マテリアルズ インコーポレイテッド 乾燥フォトレジスト除去プロセスと装置
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013207080A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 基板処理方法および基板処理装置
JP2015135984A (ja) * 2015-03-13 2015-07-27 東京エレクトロン株式会社 基板処理方法および基板処理装置
KR20160051642A (ko) * 2014-10-31 2016-05-11 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴 형성 장치 및 레지스트 패턴 형성 방법

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010512650A (ja) * 2006-12-11 2010-04-22 アプライド マテリアルズ インコーポレイテッド 乾燥フォトレジスト除去プロセスと装置
JP2010074168A (ja) * 2008-09-19 2010-04-02 Imec 硬化フォトレジストを半導体基板から除去する方法
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2013207080A (ja) * 2012-03-28 2013-10-07 Tokyo Electron Ltd 基板処理方法および基板処理装置
KR20160051642A (ko) * 2014-10-31 2016-05-11 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴 형성 장치 및 레지스트 패턴 형성 방법
JP2016091021A (ja) * 2014-10-31 2016-05-23 東京応化工業株式会社 レジストパターン形成装置およびレジストパターン形成方法
KR102341447B1 (ko) * 2014-10-31 2021-12-20 도오꾜오까고오교 가부시끼가이샤 레지스트 패턴 형성 장치 및 레지스트 패턴 형성 방법
JP2015135984A (ja) * 2015-03-13 2015-07-27 東京エレクトロン株式会社 基板処理方法および基板処理装置

Also Published As

Publication number Publication date
JP4413880B2 (ja) 2010-02-10

Similar Documents

Publication Publication Date Title
JP3879027B2 (ja) イオン注入後にフォトレジストを除去するための処理方法
JP6598420B2 (ja) 改良されたデバイスインテグリティのためのフォトレジスト剥離プロセス
JP4413880B2 (ja) 半導体装置の製造方法
TW533505B (en) Process for forming sub-lithographic photoresist features
KR20100057799A (ko) 스페이서 리쏘그래피
US8124323B2 (en) Method for patterning a photosensitive layer
JP5659873B2 (ja) レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
KR20110112727A (ko) 더블 패터닝을 이용한 반도체소자의 패턴형성방법
US20090029548A1 (en) Method for removing polymer residue from metal lines of semiconductor device
JP2005159292A (ja) 基板処理方法及びそれに用いる薬液
JP5659872B2 (ja) レジストパターン改善化材料、レジストパターンの形成方法、及び半導体装置の製造方法
CN111308867A (zh) 光刻胶剥离去除方法
JP2004191833A (ja) 半導体装置の製造方法
JP2005159293A (ja) 基板処理装置及び処理方法
JPH05160022A (ja) 半導体装置の製造方法
CN103165533A (zh) 防止光刻胶在湿法刻蚀中产生缺陷的工艺方法
US6495455B2 (en) Method for enhancing selectivity between a film of a light-sensitive material and a layer to be etched in electronic semiconductor device fabrication processes
JP2006140222A (ja) パターン形成方法、下層膜形成組成物、及び半導体装置の製造方法
JP4730533B2 (ja) 基材処理方法
JP2010073899A (ja) 基板処理方法および基板処理装置
JP2009105248A (ja) パターン形成方法
US20120220129A1 (en) Method for forming mask for forming contact holes of semiconductor device
JP4526857B2 (ja) レジスト除去能力の評価方法及び電子デバイスの製造方法
JP2010113261A (ja) 半導体装置の製造方法
KR100384784B1 (ko) 반도체 소자의 게이트 형성방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091019

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091118

FPAY Renewal fee payment (prs date is renewal date of database)

Year of fee payment: 3

Free format text: PAYMENT UNTIL: 20121127

LAPS Cancellation because of no payment of annual fees