TW201137951A - Manufacturing method of semiconductor device and substrate processing apparatus - Google Patents

Manufacturing method of semiconductor device and substrate processing apparatus Download PDF

Info

Publication number
TW201137951A
TW201137951A TW099127290A TW99127290A TW201137951A TW 201137951 A TW201137951 A TW 201137951A TW 099127290 A TW099127290 A TW 099127290A TW 99127290 A TW99127290 A TW 99127290A TW 201137951 A TW201137951 A TW 201137951A
Authority
TW
Taiwan
Prior art keywords
pattern
substrate
film
ion implantation
raw material
Prior art date
Application number
TW099127290A
Other languages
English (en)
Inventor
Jun Kuroda
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW201137951A publication Critical patent/TW201137951A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/544Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54426Marks applied to semiconductor devices or parts for alignment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54453Marks applied to semiconductor devices or parts for use prior to dicing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

201137951 六、發明說明: 【發明所屬之技術領域】 本發明係關於一種具有光微影步驟之半導體裝置之製造 方法、以及實施該方法之基板處理裝置。 【先前技術】 作為記憶體器件等半導體裝置之製造步驟之一步驟,實施 例如光微影步驟,該步驟係於矽晶圓等基板上形成抗蝕劑 膜,經由光罩對上述抗蝕劑膜照射光(進行曝光),並使曝光 後之上述抗姓劑膜顯影,藉此於上述基板上形成抗茲劑圖 案。所形成之抗蝕劑圖案會被用作例如對作為基底之基板表 面進行離子植入時之遮罩(以下,稱為離子植入遮罩)等。 近年來’隨著半導體裝置之高度積體化而需要以下技術: 依序貫施於上述基板上形成第!抗餘劑圖案之步驟、以及於 上述基板上形成第2抗㈣圖案之步驟,且將第丨抗银劑圖 案與第2抗ϋ顧案加以合成並精度良好地疊合。 【發明内容】 (發明所欲解決之問題) 根據習知技術,為精度良好地形成離子植入遮軍而需控制 第1抗_圖案與第2抗钮劑圖案之相對位置處於容許範圍 内。作為控制相對位置之-種方法而考慮有例如以下方法·· 於基板上預先形成對準標記,之後,將上述對準標記作為基 準置而於上述基板上形成第j抗钱劑圖案,其後,將上述 099127290 201137951 圖 對準標記作為基準彳 案 置而於上述基板上形成第2抗蝕劑 然而,於上述方、本 中,需要用以形成對準標記之光罩、用 乂形成第1抗|虫劑圖 电, 圖案之光罩、以及用以形成第2抗蝕劑圖 案之光罩之至少此 、寸3片光罩,從而存在半導體裝置之製造 成本增大之情形。推二丄 ^ ^ 而’為將相對位置控制於容許範圍内, 需要昂貴之步進聲罢 、夏’從而有成本增大之虞。且上述方法 中,於形成第2抗餘劑 d圖案時,先形成之第1抗蝕劑圖案會 因熱或溶劑等而香^ 顇,從而存在離子植入遮罩之品質劣化導 致離子植入遮罩之形此+ 〜狀未成為所需形狀之情形。另外,例如 於第1抗I虫劑圖案之 一<形成位置產生偏移之情形時,即便第2 ^㈣案之形成位置準確,第1抗剌·!圖案與第2抗触劑 =之相對位置亦不會處於容許範_,從而存在離子植入 ^之形狀未成細需形狀之情形。其結果為,基板上之離 制品域之开邊或位置處於規定外’從而存在半導體裝置 之‘造良率惡化之情形。 因此本|明之目的在於提供—種可削減用以形成離子植 入遮罩之光罩以數崎低半導《置之製造成本,且更準 確地控制基板上之離子植人區域之形狀及位置而改善半導 ㈣置之fit良率之半導體裝置之製造方法及基板處理 罟。 (解決問題之手段) 099127290 201137951 根據本發明之一態檨 ^樣棱供一種半導體裝置之製造 其包括以下步驟:於甚姑l π 衣坆方法, 、反上形成第1抗蝕劑臈之步驟.^ 述伽續膜上描繪圖案並進行顯影,於上述基^ 第1抗蝕劑圖案之步驟.趑 土板上形成 …η 述第⑽虫劑圖案作為遮單而 述基板之路出面進行餘刻,於上述基板上 之步驟;去除上述第㈠⑽劑圖案之步驟;於形成有;^記 準標記之上述基板上形成笛 有上述鮮 成第2抗蝕劑膜之步驟 標記作為基準位置而於上犹笛ο』 肘上述鮮準 一 '述第2抗蝕劑膜上描繪圖案拍^ 行顯影,於上述基板上$ # # ^ 板上开/成弟2抗蝕劑圖案之步驟; 抗㈣圖案作為遮罩而對上述基板之露出面植入第 =,於上述基板上形成第1離子植入區域之步驟:於' 第2抗敍劑圖案上及上述第1離子植入區域上形 吨 驟;將上述薄膜減少既定 步 侧壁上殘留有上述薄膜且使上::述 4 且使上"丄離子植人區域之 3出,形成覆蓋於上述第1離子植入區域之外緣上的薄二 圖案之步驟;將上述薄膜圖案作為遮罩而於上述第i 、 入區域之露出面植入第2離子’於上述第1離子植入區域^ 形成第2離子植人區域之步驟;以及去除上述_圖案及: 述第2抗蚀劑圖案之步驟。 根據本發明之其他態樣,提供一種基板處理褒置, 099127290 備:對基板進行處理之處理室;對上述處理室内供仏2 料之第!原料氣體供給系統;對上述處理室内供給^原^ 6 201137951 之第2原料氣體供給系統;對上述處 徂从备铋·蚪μ m D觸媒之觸媒 ί、、,、σ糸、、充,對上述基板進行加熱之加熱 J- /4. v. 4N. L ^ 、 ,及控制部, 其係以將對上逑處理室内供給上述&原料及上述 原料供財驟、以及對上述處理室内供給上述氧化原料及上 .述觸媒之氧化原料供給步驟作為-個循環來重複進〇 _環的方式’至少控制上述第1原料氣體供料統、上述第2 '原料氣體供給系統、上述觸媒供給系統、以及上述加熱时元。 (發明效果) 根據本發明之半導體裝置之製造方法及基板處理震置,可 削減用以形成離子植入遮罩之光罩之片數,降低半導體裝置 之製造成本’且更準確地控制基板上之離子植入區域之形狀 及位置,攸而改善半導體裝置之製造良率。 【實施方式】 <本發明之一實施形態> 以下,一面參照圖式,一面對本發明之一實施形態進行說 明。 本貫施形態之基板處理裝置係作為例如快閃記憶體、動態 隨機存取έ己憶體(Dynamic Random Access Memory,DRAM)、靜態隨機存取記憶體(static Random AccessMemory,SRAM)等記憶體器件、或邏輯器件等半導體 裝置之製造中所使用之半導體製造裝置之一例而構成。於以 下說明中,作為基板處理裝置之一例,描述有對基板進行成 099127290 7 201137951 膜處理等之立式裝置。然而,本發明並非限定於適用立式裝 置,例如亦可適用於單片裝置。另外,本發明並不限定於組 合有Si原料、氧化原料、以及觸媒之以下所示之Si02膜(氧 化矽膜)之成膜處理,亦可適用於例如使用有光能之成膜處 理等可進行低溫下之成膜之其他成膜處理。 (1)基板處理裝置之構成 首先,參照圖1對本實施形態之基板處理裝置101之構成 例進行說明。 如圖1所示,本實施例之基板處理裝置101具備框體111。 於框體111之正面壁1(圖中右侧)之下方,設置有作為開口 部之正面維護口以便可維護框體111内。於正面維護口上設 置有開閉正面維護口之正面維護門。為將包含矽之晶圓(基 板)200向框體111内外進行搬送,使用有收納數個晶圓200 之作為晶圓載體(基板收納容器)之盒匣110。於正面維護門 104上,設置有將盒匣110向框體111内外進行搬送之開口 即盒匣搬入搬出口(基板收納容器搬入搬出口)。盒匣搬入搬 出口構成為藉由前擋板(基板收納容器搬入搬出口開閉機構) 而開閉。於盒匣搬入搬出口之框體111内側,設置有盒匣載 台(基板收納容器交付台)114。盒匣110構成為:藉由未圖 示之步驟内搬送裝置而載置於盒匣載台114上,且自盒匣載 台114上向框體111外搬出。 盒匣110係藉由步驟内搬送裝置,以使盒匣110内之晶圓 099127290 8 201137951 200成為垂直姿勢、且使盒g UG之晶圓出入口朝向上方之 方式而載置於盒g載台114上。盒匡載台114構成為可使盒 匣U〇朝向框體111之後方於縱向旋轉90。而使盒匣110内 之曰曰圓200成為水平姿勢,且可使盒匠11〇之晶圓出入口朝 向框體111内之後方。 ; 於框肢Ul内之前後方向之大致中央部,設置有盒g棚(基 板收納容器載置棚)1〇5。盒匿棚1〇5構成為分成數段、數行 來保官數個盒E 110。於盒匣棚1〇5上設置有成為下述晶圓 移載機構之搬送對象之㈣煙11G之移載棚123。又構成 為於念11載台114之上方設置有預備盒E棚107以預備性地 保管盒匣110。 於金E载台114與盒匣棚105之間設置有盒£搬送裝置 (基板收納容器搬送裝置)118。盒匣搬送裝置118具備:於 保持有盒匣110之狀態下可升降之盒匣升降機(基板收納容 器升降機構)118a、以及於保持有盒匣11〇之狀態下可水平 移動之作為搬送機構之盒匣搬送機構(基板收納容器搬送機 構)118b。構成為藉由該等盒匣升降機n8a與盒匣搬送機構 • 118b之連續動作而於盒匣載台114、盒匣棚1〇5、預備盒匣 棚107、以及移载棚123之間搬送盒匣11〇。 於盒匣棚105之後方設置有晶圓移載機構(基板移載機 構)。晶圓移載機構具備:使晶圓2〇〇可於水平方向上旋轉 或可線性運動之晶圓移載裝置(基板移載裝置)125a、以及使 099127290 9 201137951 晶圓移載装置125a升降之晶圓移載裝置升降機(基板移載裝 置升降機構)125b。再者,晶圓移載裝置125a具備以水平姿 勢保持晶圓200之晶圓夾(tweezers)(基板保持體)125c。構成 為藉由該等晶圓移載裝置125a與晶圓移載農置升降機i25b 之連續動作,自移載棚123上之盒匣11〇内拾取晶圓2〇〇 並將其向下述晶舟(基板保持具)217中裝填(裝載),或自晶 舟217中卸下(卸載)晶圓2〇〇並將收納於移載棚123上之盒 匣110内。 於框體111之後部上方設置有處理爐202。於處理爐2〇2 之下端部設有開口,該開口構成為藉由爐口擋板(爐口開閉 機構)147而開閉。再者,關於處理爐2〇2之構成將於以下 描述》 於處理爐202之下方設置有使晶舟217升降而向處理爐 202内外搬入搬出之作為升降機構之晶舟升降機(基板保持 具升降機構)115。於晶舟升降機115之升降台上設置有作為 連結件之支臂128。於支臂128上以水平姿勢設置有作為蓋 體之密封蓋219,其係垂直地支持晶舟217,並且於晶舟217 藉由晶舟升降機115而上升時氣密堵塞處理爐2〇2之下端 部。 晶舟217構成為具備數根保持構件,將數片(例如5〇片〜 150片左右)之晶圓200以水平姿勢且以中心一致之狀態排 列於垂直方向上而保持為多段。 099127290 10 201137951 於盒匣棚105之上方設置有具備供給風扇與防塵過濾器 之清潔單元134a。清潔單元134a構成為使潔淨之環境氣體 即清潔空氣於框體111之内部流通。 又,在晶圓移載裝置升降機125b及晶舟升降機115側之 相反側之框體111之左側端部上,為供給清潔空氣而設置有 具備供給風扇與防塵過濾器之清潔單元(未圖示)。構成為: 自未圖示之上述清潔單元吹出之清潔空氣於晶圓移載裝置 125a、晶舟217中流通之後,被吸入至未圖示之排氣裝置 中,並向框體111之外部排氣。 (2)基板處理裝置之動作 其次,對本發明之實施例之基板處理裝置101之動作進行 說明。 首先,在將盒匣110載置於盒匣載台114上之前,藉由前 擋板113而使盒匣搬入搬出口 112開放。其後,將盒匣110 藉由步驟内搬送裝置而自盒匣搬入搬出口 112搬入,並以使 晶圓200成為垂直姿勢,且使盒匣110之晶圓出入口朝向上 方之方式而載置於盒匣載台114上。其後,盒匣110藉由盒 匣載台114而朝向框體111之後方於縱向旋轉90°。其結果 為,盒匣110内之晶圓200成為水平姿勢,盒匣110之晶圓 出入口朝向框體111内之後方。 其次,盒匣110藉由盒匣搬送裝置118而向盒匣棚105或 預備盒匣棚107之已指定之棚位置自動地搬送並交付,經暫 099127290 11 201137951 時保管後’自盒_ 1〇5或預備盒匿棚1〇7移載至移載棚 123,或者直接搬送至移載棚123。 將盒匣丨10移载至移載棚123後,藉由晶圓移载裝置125& 之晶圓夾125c,穿過晶圓出入口而自盒匣11〇中拾取晶圓 2〇〇’並藉由晶圓移載裝置125a與晶圓移載裝置升降機12北 之連續動作而向處於移載室124之後方之晶舟217中裝填 (裝載)晶圓200。將晶圓200交付給晶舟217後之晶圓移載 機構125返回至盒匣110,將下一晶圓200裝填至晶舟217 中〇 將預先指定之片數之晶圓200裝填於晶舟217中後,藉由 爐口擋板147而關閉之處理爐202之下端部藉由爐口擋板 147而開放。繼而,密封蓋219藉由晶舟升降機115而上升, 以此將保持有晶圓200群之晶舟217向處理爐202内搬入 (裝入)。裝入後,於處理爐202中對晶圓200實施任意之處 理。相關處理將於以下描述。於處理後,晶圓200及盒匠 110以與上述順序相反之順序向框體111之外部被取出。 (3)處理爐之構成 接著,關於本實施形態之處理爐202之構成,一面參照圖 2、圖3 —面進行說明。 (處理室) 處理爐202具備反應管203及歧管209。反應管203係由 例如石英(Si02)或碳化矽(SiC)等之具有耐熱性之非金屬材 099127290 12 201137951 料構成,且成為上端閉塞、下端開放之圓筒形狀。歧管209 係由例如不鏽鋼(Steel Use Stainless,SUS)等金屬材料構成, 且成為上端及下端開放之圓筒形狀。藉由歧管209自下端側 朝縱向支持反應管203。反應管203及歧管209彼此配置為 同心圓狀。歧管209之下端(爐口)構成為於上述晶舟升降機 115上升時,藉由作為蓋體之圓盤狀之密封蓋219而氣密密 封。於歧管209之下端與密封蓋219之間’設置有對反應管 203内進行氣密密封之作為密封構件之〇形環22〇。 藉由反應管203、歧管209及密封蓋219而形成對晶圓2〇〇 進行處理之處理室201。構成為:於反應管2〇3内(處理室 201内),自下方插入有作為基板保持具之晶舟2口。構成 為:反應管203及歧管209之内徑大於裝填有晶圓2〇〇之晶 舟217之最大外形。 晶舟217構成為將數片(例如75片至1〇〇片)之晶圓2〇〇 於大致水平狀態下以既定間隙(基板間距間隔)保持為多 段。晶舟217搭載於阻斷來自晶舟217之熱傳導之絕熱蓋 218上。絕熱蓋218藉由旋轉軸255而自下方受到支持。旋 轉轴255設置為既保持處理室201内之氣密又貫通密封蓋 219之/心部。於密封蓋219之下方設置有使旋轉抽255旋 轉之旋轉機構267。藉由旋轉機構267而使旋轉軸255旋 轉’由此構成為可於保持處理室2〇1内氣密之狀態下,使搭 載有數個晶圓200之晶舟217旋轉。 099127290 13 201137951 於反應管2 0 3之外周,以與反應管2 〇 3為同心圓狀地設置 有作為加熱手段(加熱機構)之加熱器207。加熱器207具備 上方閉塞之圓筒形狀之絕熱構件、以及數根加熱器線材,且 相對於絕熱構件而具有設置有加熱器線材之單元構成。加熱 器207因党到未圖示之加熱器底部之支持而垂直地安裝。 (氣體供給手段) 如圖2及圖3所示,於處理室2〇1上連接有供給原料氣體 之第1原料氣體供給管31〇、供給原料氣體之第2原料氣體 供給管320、以及用以供給觸媒之觸媒供給管33〇。 於第1原料氣體供給管31 〇上,自上游側起依序設置有未 圖示之第1原料氣體供給源、質量流量控制器312及閥 314。於第1原料氣體供給管31〇之前端部上連接有喷嘴 410。喷嘴410係於構成處理室2〇1之反應管2〇3之内壁與 晶圓200之間的圓弧狀之空間中,沿反應管2〇3之内壁而於 上下方向上I伸於噴嘴41〇之侧面上設置有供給原料氣體 之數個氣體供給孔4lGa。腿供給孔畅自下部遍及至上 抽刀別具有相同或者大小存在梯度之開口面積,且以相同 開口間距設置。 進而於第1原料氣體供給f3lQ上連接有供給 氣供給管510。於載痛极认# , °官510上,自上游側起依序設置 有未圖示之弟1载氣供給源、質量流量控制器512及間514。
於第2原料氣體供认歧 汉阀M 仏、,。育320 _L,自上游侧起依序設置有未 099127290 201137951 圖示之第2原料氣體供給源、質量流量控制器322及閥 324於第2原料氣體供給管320之前端部連結有喷嘴42〇。 喷嘴420亦與噴嘴41〇同樣地,於構成處理室2〇1之反應管 203之内j與晶圓2〇〇之間的圓狐狀之空間中,沿反應管2〇3 . 之内壁而於上下方向上延伸。於噴嘴420之側面上設置有供 、’6原;斗氣體之數個氣體供給孔420a。氣體供給孔420a亦與 •氣體供給孔410a同樣地,自下部遍及至上部而分別具有相 同或者大小存在梯度之開σ面積,且以相同開口間距設置。 進而於第2原料氣體供給管32()上連結有供給載氣之載 氣供給管520。於載氣供給管汹上,自上游側起依序設置 有未圖不之第2載氣供給源、質量流量控制器522及闕524。 於觸媒供給管33G上,自上游側起依序設置有未圖示之觸 媒供給源、質量流量控㈣332及閥334。於觸媒供給管33〇 之前端部連結有喷嘴43〇。喷嘴43G亦與喷嘴_同樣地, 於構成處理室201之反應管2〇3之内壁與晶圓雇之間的圓 弧狀之空間中,沿反應管203之内壁而於上下方向上延伸。 於喷嘴430之侧面上,設置有供給觸媒之數個觸媒供仏孔 • 430a。觸媒供給孔偷亦與氣體供給孔撕同樣地,自下 —部遍及至上部而分別具有相同或者大小存在梯度之開口面 積,且以相同開口間距設置。 進而,於觸媒供給管顶上連結有供給載氣之載氣供給管 53〇。於载氣供給管530 ± ’自上游側起依序設置有未圖示 099127290 15 201137951 之第3載氣供給源、質量流量控制器532及閥534。 作為上述構成之一例,於第1原料氣體供給管310中,導 入作為原料氣體之一例之Si原料(TDMAS :三二甲基氨基 矽烧(TDMAS、SiH(N(CH3)2)3)、DCS :二氯矽烷(SiH2Cl2)、 HCD··六氯二矽烷(Si2Cl6)、TCS:三氣矽烷(SiCl4)等)。於第2 原料氣體供給管320中,導入作為氧化原料之一例之h2〇 或H2〇2等。於觸媒供給管330中,導入作為觸媒之一例之 。比啶(CsHsN)或嘧啶(C4H4N2)、喹啉(C9h7N)、曱基吡啶 (C6H7N)等。 主要藉由第1原料氣體供給管310、未圖示之第1原料氣 體供給源、質量流量控制器312及閥314、喷嘴41〇、氣體 供給孔41〇a、载氣供給管51〇、未圖示之第丨載氣供給源、 質量流量控制器512以及閥514而構成第〗原料氣體供給系 、’充又主要藉由第2原料氣體供給管320、未圖示之第2 原料氣體供給源、質量流量控制器322及閥324、喷嘴420、 氣體供給孔420a、載氣供給管52〇、未圖示之第2載氣供給 源、以及質量流量控制器5 22及閥5 24而構成第2原料氣體 仏系、、’充又,主要藉由觸媒供給管330、未圖示之觸媒供 、《源貝里々,L里控制器332及閥334、喷嘴430、觸媒供給 孔430a、載氣供給管53〇、未圖示之第3載氣供給源、以及 質量流量㈣11 532及閥534而構成觸媒供給系統。而且, 主要藉由第1原料氣體供給系統、第2原料氣體供給系統、 099127290 201137951 以及觸媒供給系統而構成氣體供給系統。 (排氣系統) 於歧管209之側壁上連接有對處理室2〇1内之環境氣體進 行排氣之排氣管231。於排氣管231上,自上游側起依序設 • 置有作為壓力檢測器之未圖示之壓力感測器、作為壓力調整 益之自動壓力控制(Auto Pressure Controller,APC)閥 243e、 以及作為真空排氣裝置之真空泵246。構成為:可藉由一面 使真空泵246作動一面調整APC閥243e之開閉閥之開度而 使處理室201内成為所需之壓力。主要藉由氣體排氣孔 212、排氣管231、未圖示之壓力感測器、Apc閥243e、真 空泵246而構成對處理室201内進行排氣之本實施形態之排 氣系統。 (控制器) 作為控制部(控制手段)之控制器280係連接於質量流量控 制器 312、322、332、512、522、532、閥 314、324、334、 514、524、534、APC 閥 243e、加熱器 207、真空系 246、 旋轉機構267、晶舟升降機115等各構件。控制器280係對 基板處理裝置101全體之動作進行控制之控制部之一例,其 分別控制質量流量控制器312、322、332、512、522、532 之流量調整、閥314、324、334、514、524、534之開閉動 作、APC閥243e之開閉及壓力調整動作、加熱器207之溫 度調整、真空泵246之啟動.停止、旋轉機構267之旋轉速 099127290 17 201137951 度凋節、以及晶舟升降機115之升降動作等。 (4)基板處理步驟 首先’於說明本實施形態之基板處理步驟之前,為作參考 而對習知之基板處理步驟進行說明。圖7〜圖⑺係表示包 括習知之離子植人步驟之基板處理㈣之-步驟的概略圖^ 圖7(fl)表示半導體裝置之剖面圖,目卿表示平面圖。 為製造該半導體裝置,首先,於n型之Si晶圓上形成具有 縱向之長度X、橫向之長度γ之開口部之第!抗軸圖案, 將第ί抗姓劑圖案作為遮罩而進行深度Dp之β離子射入, 製作ρ型半導體。_,形成由第1抗_圖案於縱向、橫 向分別均勻地僅收縮長度〖所成之具有橫向之長度H縱 向之長度Y-2t之開口部的第2抗钱劑圖案,將第2抗韻劑 圖案作為遮罩而進行深度Dn之P離子射入,製作n 體。 ;X半Vaj:裝置中’在第2抗钮劑圖案内型半導體與 η型之Si晶圓之間插人有第丨抗賴圖案之p型半導體。 因此’稭由第1抗银劑圖案與第2抗韻劑圖案之間的接 ^第!抗_圖案與MSi·之間的p_n接合而使第2 抗钮劑圖案内之電荷不會向—Si晶圓側流出,或者不會 自&晶圓側流入。而且’因電荷流入而導致之電壓之變動 得以抑制。 設計成第i抗姓劑圖案形成於自對準標記朝橫向偏離 099127290 201137951 第2抗银別圖案形成於自對準標記朝橫向偏離b,即偏 離A t之位置上。於製作本圖案時,第1抗#劑圖案、第2 抗韻劑圖案皆未伴有則,故無法用作對準標記。因此,為 分別形成對準標記、第W關圖案、第2抗賴圖案而至 少需要3片遮罩。 將本器件圖案之習知之製作過程表示於以下⑷〜(〇。 ⑷首先’使用光微影技術,使對準標記之圖案在形成於 Si晶圓上之抗蝕劑上圖案化。將此時之+面圖表示於圖 7(f3) ’將其剖面圖表示於圖^(付)。 (b) 然後,將對準標記得以圖案化之抗蝕劑作為遮罩,進 行si晶圓表面之蝕刻,於Si晶圓上圖案化對準標記。 (c) 然後,去除抗姓劑。藉此完成對準標記。將此時之平 面圖表示於圖7(f5) ’將其剖面圖表示於圖7(f6)。 (d) 然後,使用光微影技術,將對準標記作為靶(基準位 置)’在形成於Si晶圓上之抗蝕劑上圖案化第1抗蝕劑圖 案。此時’會產生自對準標記起之對位偏移(第i抗钱劑圖 案與對準標記之相對位置自目標位置偏移)。對位偏移產生 於縱向、橫向之兩個方向上,為簡化說明,僅圖示說明橫 向之對位偏移。 ' 冑無對位偏移之按照設計而形成時之平面圖表示於圖 8⑼’將其剖面圖表不於圖8(叫。如圖8(f7)、⑽所示, 自上述(⑽製作之對準標記至第丨抗#顧案為止之距離 099127290 19 201137951 成為A。相對於此,將朝橫向左側產生Aa之對位偏移時之 平面圖表示於圖8(f9),將其剖面圖表示於圖8(fl〇)。於圖 8(f9)、(fl〇)中’將按照設計而形成第1抗蝕劑圖案之情形 以一點鏈線表示。如圖8(f9)、(flO)所示,自對準標記至第 1抗蝕劑圖案為止之距離成為A-Δ a。 (e) 然後,將第1抗蝕劑圖案得以圖案化之抗蝕劑作為遮 罩,利用離子射入裝置而於Si晶圓表面以深度Dp射入爛(B) 離子。將按照設計而形成時之剖面圖表示於圖8(f 11)。 (f) 然後,去除第1抗姓劑圖案得以圖案化後之抗餘劑。將 此時之按照設計而形成之平面圖表示於圖9(f 12),將其it,】面 圖表示於圖9(fl3)。將於圖8(f9)、(fl〇)之對位偏移之狀熊 下進入至本步驟之平面圖表示於圖9(fl4),將其剖面圖表示 於圖9(fl5)。於圖9(fl5)之後,將按照設計而形成第丨抗餘 劑圖案之硼(B)離子射入層之情形之假想線以一點鎖線表 示0 (g) 使用光微影技術,將對準標記作為靶(基準位置),在形 成於Si晶圓上之抗蝕劑上圖案化第2抗蝕劑圖案。此時亦 會產生自對準標記起之對位偏移(第2抗蝕劑圖案與對準棹 記之相對位置自目標位置偏移)。對位偏移產生於縱向、橫 向之兩方向上,但為簡化說明,本次亦僅圖示說明橫向之對 位偏移。 將無對位偏移之按照設計而形成時之平面圖表示於圖 099127290 20 201137951 9(fl6),將其剖面圖表示於圖9(fl7)。於(f)中所製作之由第 1抗蝕劑圖案與離子射入所製作之部分未產生階差、變色 等,故即便以金屬顯微鏡觀察、掃描式電子顯微鏡(Scanning 丑16(^1*〇111^(:1'〇5〇〇卩6,8丑]^1)觀察亦不能明確。因此,圖9(1>16) 中於其部位引出細線。相對於此,將於由圖9(fl4)、(fl5) 之狀態朝橫向右側產生Ab之對位偏移且Δ&+Δΐ3=ί時之平 面圖表示於圖10(fl8),將其剖面圖表示於圖l〇(fi9)。將第 2抗蝕劑圖案按照設計而形成之情形以虛線表示。如圖 10(fl8)、(fl9)所示,於第2抗蝕劑圖案與Si晶圓之間產生 有不存在第1抗蝕劑圖案之區域。 (h) 然後’將第2抗蝕劑圖案得以圖案化後之抗蝕劑作為 遮罩’利用離子射入裝置而於Si晶圓表面以深度Dn射入構 (P)離子。將按照設計而形成時之剖面圖表示於圖1 〇(f2〇)。 (i) 去除第2抗蝕劑圖案得以圖案化之抗蝕劑,結束習知之 基板處理步驟。將此時之按照設計而形成之平面圖表示於圖 10(f21),將其剖面圖表示於圖1 〇(f22)。相對於此,於第1 抗I虫劑圖案上之抗I虫劑圖案化時朝左側產生△a之對位偏 移、於第2抗|虫劑圖案上之抗触劑圖案化時朝右側產生△匕 之對位偏移、且之狀態下完成之情形之平面圖表 示於圖10(f23),將其剖面圖表示於圖10(f24)。若成為如此 之狀態’則第2抗蝕劑圖案之n型之部分與η型Si晶圓接 觸而發生短路,第2抗蝕劑圖案之電荷、電位等會流向晶 099127290 21 201137951 圓’=而無法騎。即,可知無法作為器件元件而使用。而 且’若自圖10(f23)、(f24)起變成為則第2抗 蝕劑圖案之η型之部分與n型Sl晶圓會接觸,第2抗^ 圖案之電荷、電位等會流向基板’從而無法保持。另外,即 便△a+AbCt,第2抗敍劑圖案之n型之部分與η型&晶 回之間的距離’即,於表面可看見第i抗關圖案之ρ型區 域之部分之距離於上下左右會不同。於該距離較短 會引起電場集中,Λ ^ 抗敍劑圖案之㈣漏電流,使第2 、芊之電何-向s 1晶圓,因此擔心會產生電壓變動。 為防止此現象,必需對自第虫劑圖案 對位自第2抗韻劑圖案之對準標記起之對位偏移己= 進灯嚴格官理。因此’上述⑷中所示之於抗餘劑上圖案化 第1抗银劑圖案之步驟、上述(g)中所示之於抗颠劑上圖案 化第2抗峨案之步驟中之再生次數必然變多。為降低再 生次數’即便於將第1抗*劑圖案、第2抗韻劑圖案之尺寸 白〜大’且以1射線曝錢可充分圖案化之情形時,亦必需 使用對_度良好之上位機種’從而花費成本。另外,於第 2抗姓劑㈣之光微影步”,由於不存在第丨抗姓劑圖 案,故必需根據對位偏移之值而間接地求出第1抗_圖案 與B之收縮量。 其次,一面參照圖4、圖5,一面對作為本實施形態 導體裝置之製造步驟之—步驟縣板處理步驟進行說明,該 099127290 22 201137951 基板處理步驟係於作為n型矽基板而構成之晶圓2〇〇之一部 分區域上進打硼(Β)離子植入而形成作為第丨離子植入區域 之ρ型半導體區域之後,對所形成之ρ型半導體區域内之一 部分區域進行磷(Ρ)離子植入而形成作為第2離子植入區域 之η型半導體區域。 圖4係對本發明之一實施形態之基板處理步驟之前半部 進行說明的概略圖,其係表示於晶圓200上形成對準標記 310m之後,形成第2抗餘劑圖案4〇〇ρ之情況。圖5係對本 發明之一實施形態之基板處理步驟之後半部進行說明的概 略圖,其係表示將第2抗蝕劑圖案4〇〇ρ作為離子植入遮罩 而形成第1離子植入區域500ρ之後,形成覆蓋第1離子植 入區域500ρ之外緣之薄膜圖案6〇〇ρ,並將薄膜圖案 作為離子植入遮罩而形成第2離子植入區域川此之情況。 (步驟10) 首先’於晶圓200上形成第1抗餘劑膜3〇〇。具體而言, 於晶圓200上,塗佈正型光阻材料或負型光阻材料並進行烘 培而形成第1抗蝕劑膜300。第1抗蝕劑膜3〇〇可由正型光 阻材料或負型光阻材料而構成。於以下之說明中,將第1 抗蝕劑膜3 00作為由正型光阻材料所形成者。第i抗蝕劑膜 300可使用例如旋轉塗佈或狹縫塗佈等之方法而形成。將形 成有第1抗蝕劑膜300之晶圓200之平面圖及剖面圖分別表 示於圖4之(a)。 099127290 23 201137951 (步驟20) 其次,對第1抗蝕劑膜300之一部分照射光並對其進行顯 影,於晶圓200上形成第1抗蝕劑圖案300p。具體而言, 對覆蓋下述對準標記形成預定區域310a之第1抗蝕劑膜 300,經由第1光罩(未圖示)而照射(曝光)來自ArF準分子光 源(193 nm)或KrF準分子光源(248 nm)等之光。其後,使第 1抗钮劑膜300顯影而去除覆蓋對準標記形成預定區域3 i〇a 之第1抗蝕劑膜300之一部分,於晶圓200上形成第1抗蝕 劑圖案300p。將形成有第1抗蝕劑圖案3〇〇p之晶圓200之 平面圖及剖面圖分別表示於圖4之(b)。 (步驟30) 其次’將第1抗餘劑圖案300p作為餘刻遮罩而對晶圓2〇〇 之露出面(即對準標記形成預定區域31〇a)進行蝕刻,於晶圓 上形成對準標記310m。其後,使用剝離液等去除第1 抗蝕劑圖案3〇〇P。將去除第1抗蝕劑圖案300p後之晶圓200 之平面圖及剖面圖分別表示於圖4之沁)。 (步驟40) 其次,於形成有對準標記310m之晶圓200上形成第2抗 蝕劑膜400。具體而言,於去除第1抗蝕劑圖案3〇〇p後之 晶圓200上,塗佈正型光阻材料或負型光阻材料並進行烘焙 而形成第2抗银劑膜4〇〇。第2抗|虫劑膜4⑼可由正型光阻 材料或負型光阻材料所構成。於以下之說明中,將第2抗蝕 099127290 24 201137951 劑膜400作為由正型光阻材料所形成者。第2抗蝕劑膜400 可使用例如旋轉塗佈或狹縫塗佈等之方法而形成。將形成有 第2抗蝕劑膜400之晶圓200之平面圖及剖面圖分別表示於 圖4之⑷。 (步驟50) 其次,將對準標記310m作為基準位置而對第2抗蝕劑膜 400之一部分照射光並對其進行顯影,於晶圓200上形成第 2抗蝕劑圖案400p。具體而言,將對準標記310m作為基準 位置,對自對準標記310m起偏離既定距離(本實施形態中 為距離A)之第2抗蝕劑膜400之一部分區域(覆蓋第1離子 植入預定區域500a之第2抗蝕劑膜400之一部分區域),經 由第2光罩(未圖示)而照射(曝光)來自ArF準分子光源(193 nm)或KrF準分子光源(248 nm)等光源(未圖示)之光。其後, 使第2抗蝕劑膜400顯影而去除覆蓋第1離子植入預定區域 500a之第2抗蝕劑膜400之一部分,於晶圓200上形成第2 抗蝕劑圖案400p。圖4之⑹係表示於無位置偏移之狀態下 形成有第2抗蝕劑圖案400p之晶圓200之平面圖及剖面圖。 再者,於對覆蓋第1離子植入預定區域500a之第2抗蝕 劑膜400照射光時,有時光之照射位置與對準標記310m之 相對位置並未成為既定之關係,第2抗蝕劑圖案400p會自 既定位置偏移而形成。圖4之(f)係表示第2抗蝕劑圖案400p 朝對準標記310m側接近距離Aa量,於有位置偏移之狀態 099127290 25 201137951 下形成有第2抗蝕劑圖案400p之晶圓200之平面圖及剖面 圖。 (步驟60) 其次,將第2抗蝕劑圖案400p作為離子植入遮罩,於晶 圓200之露出面(即第!離子植入預定區域5〇〇a)上,以深度 Dp進行作為第1離子之B離子之植入,於晶圓2〇〇上形成 第1離子植入區域500p。第1離子植入區域5〇〇p係於作為 η型半導體而構成之晶圓200表面上摻雜既定量之b離子所 形成,因此作為Ρ型半導體而構成。圖5之(a)之左侧係表 示對無位置偏移之狀態下形成有第2抗蝕劑圖案4〇〇p之晶 圓200進行B離子植入之情況之剖面圖,圖5之(a)之右側 係表示對有位置偏移之狀態下形成有第2抗蝕劑圖案4〇〇p 之晶圓200進行B離子植入之情況之剖面圖(右)。 (步驟70) 其次’於第2抗蝕劑圖案400p上及第丨離子植入區域5〇〇p 上,使用上述基板處理裝4,以均勻之厚^形成含有_ 之薄膜600。相||之步驟將於以下描述。目5之(b)之左㈣ 表示於無位置偏移之狀態下形成有第2抗#劑圖案働?之 晶圓200上形成有薄膜600之情況之剖面圖,圖$之(^之 右側係表不於有位置偏移之狀態下形成有第2抗钱劑圖案 400p之晶圓200上形成有薄膜600之情況之剖面圖。再者, 圖5中,第2抗蝕劑圖案40〇P之厚度有時會與含有si〇2之 099127290 26 201137951 缚膜600之展jfs: , & &上 χ成為相同厚度,但本發明並不限定於該構 成。例如,含有Si〇2之薄膜_之厚度t亦可厚於或薄於 第2抗蝕劑圖案仞卟之厚度。 (步驟80) 其—人’使用各異向性蝕刻’將所形成之薄膜600減少既定 之厚度(灰化)而使第2抗蝕劑圖案4〇〇p之側壁上殘留有薄 膜600 ’且使第1離子植入區域500p之一部分(即第2離子 植入預定區域700a)露出,形成以固定寬度覆蓋於第}離子 植入區域500p之外緣上之薄膜圖案6〇〇p。再者,各異向性 蝕刻係可藉由以下方法進行:例如使用電漿灰化裝置等,於 大氣歷下使CF4氣體等電漿化並供給至薄膜6〇〇上。 圖5之(c)之左側係表示於無位置偏移之狀態下形成有第2 抗#劑圖案400p之晶圓200上形成有薄膜圖案600p之情況 之剖面圖,圖5之(c)之右侧係表示於有位置偏移之狀態下 形成有第2抗蝕劑圖案400p之晶圓200上形成有薄膜圖案 600p之情況之剖面圖。將以均勻之厚度t所形成之薄膜600 藉由各異向性蝕刻減少既定之厚度(灰化)而形成薄膜圖案 600p,因此,無論第2抗蝕劑圖案400p有無位置偏移,薄 膜圖案600p皆係以固定寬度(本實施形態中為寬度t)覆蓋於 第1離子植入區域500p之外緣上之方式而構成。 (步驟90) 其次,將薄膜圖案600p作為遮罩’於第1離子植入區域 099127290 27 201137951 500P之露出面(即第2離子植人預定區域鳥)上,以深度
Dn(<DP)進行作為第2離子之p離子之植人,於第丨離^ 植入區域500p内形成第2離子植入區域7〇〇11。第2離子植 入區域施係於作為P型半導體而構成之第i離子植入區 域500P表面上摻雜既定量之p離子所形成,因此作為n型 半導體而構成。 圖5之⑹之左側係表示於無位置偏移之狀態下形成有第 2抗·圖案4〇〇Ρ之晶圓上形成有第2離子植入區域 7〇〇ri之情況之剖面ϋ,圖5之⑷之右側係表示於有位置偏 移之狀態下形成有第2抗蝕劑圖案4〇〇ρ之晶圓2〇〇上形成 有第2離子植入區域70〇11之情況之剖面圖。如上所述,無 論第2抗|虫劑圖案400ρ之位置偏移之有無,薄膜圖案的 皆係以固定寬度t覆蓋第1離子植入區域5〇〇p之外緣之方 式而構成。其結果為,無論第2抗鋪圖案4〇〇p有無位置 偏移’第2離子植人區域7G()n之外緣皆係藉由第!離子植 入區域500p以固定寬度t包圍。 (步驟100) 其次,去除薄膜圖案600p及第2抗蝕劑圖案4〇〇p。為去 除薄膜圖案6GGp ’存在濕式㈣i方式與乾式關方式之2 種方法。於藉由濕式钱刻而去除薄膜圖案_p日寺,作為飾 刻液’可使用例如聽酸(HF)液、即稀薄之HF水溶液等。 又’於藉由乾式侧方式而去除薄膜圖案6〇〇p時,作為麵 099127290 28 201137951 刻氣體,可使用例如氧電漿等。 (5)薄膜形成步驟 其次,對上述之薄膜形成步驟(步驟70),一面參照圖1、 2、6 —面進行詳細說明。 圖6係對本實施形態之基板處理步驟中藉由原子層沈積 (Atomic Layer Deposition,ALD)法形成薄膜時之概略的氣體 供給序列進行例示之圖。ALD法係化學氣相沈積(㈤― vap〇rDeposltlon,CVD)法之-,其係如下之方法:於某成膜 條件(溫度、時料)下,將麟㈣之至少2誠為原料之 原料氣體逐-種類地交替供給至基板上,並以自未滿i原子 層至數原子層為單位而吸附於基板上,利用表面反應進行成 膜。此時,膜厚之㈣係由供給原料氣體之循環數而進行(例 如,若將成觀度設為1 A/«,·㈣20 k膜之情 形時,進行20次循環)。 >驟(步驟70)係藉由上述基 中’構成基板處理裝置之各 再者,本實施形態之薄膜形成 板處理裝置而實施。於以下說明 部分之動作係藉由控制器280而控备丨^ 。再者,於本實施形態 中,使用卿料^料,使仏〇作為氧化原料,使 用吡啶作為觸媒,使用N2作為栽氣。 (基板搬入步驟(S71)) 首先,實施上述步驟60,將第 2抗蝕劑圖案400p及形成 晶圓200裝填至晶舟217 有第1離子植入區域500p之數片 099127290 29 201137951 中(晶圓裝载)。然後,藉由晶舟升降機215而抬起保持有數 片晶圓200之晶舟217並搬入至處理室2〇1内(晶舟裝入)。 於該狀態下,密封蓋219成為經由作為密封構件之〇形環 220而將歧管2〇9之下端密封之狀態。 (減壓及升溫步驟(S72)) 繼而,為使處理室201内成為所需之壓力,藉由真空泵 246對處理室201内進行排氣。此時,以未圖示之壓力感測 器測定處理室201内之壓力,並根據該測定之壓力而對Apc 閥243e之開度進行反饋控制。另外,為使處理室2〇1内之 溫度為較第2抗蝕劑圖案400p之變質溫度更低之溫度(極低 溫)’例如為150°C以下’較佳為1〇〇。〇以下,更佳為75。〇, 藉由加熱器207進行加熱(S20)。此時,為使處理室201内 成為所需之溫度分佈’根據溫度感測器所檢測到之溫度資訊 而對加熱器207之通電情形進行反饋控制。然後,藉由旋轉 機構267而使晶舟217旋轉,從而使晶圓2〇〇旋轉。 (成膜步驟(S73)) 繼而’將下述之4個步驟(步驟73a〜步驟73d)作為一個 循環來使該循環重複既定次數’藉此於第2抗蝕劑圖案400p 上及第1離子植入區域5〇〇p上以極低溫形成含有Si〇2之薄 膜 600 〇 (Si原料供給步驟(步驟73a)) 於第1原料氣體供給管310内導入(流入)有fjCD、第2 099127290 30 201137951 原料氣體供給管320内導入(流入)有HA、觸媒供給管330 内導入(流入)有觸媒、載氣供給管510、520、530内導入(流 入)有N2之狀態下,適當打開閥314、334、514、524、534。 但是’閥324維持關閉狀態。 其結果為,如圖6所示,HCD會一面與N2混合一面於第 1原料氣體供給管310内流通並流出至喷嘴410内,自氣體 供給孔410a供給至處理室201内。而且,觸媒亦會一面與 N2混合一面於觸媒供給管33〇内流通並流出至喷嘴430 内,自觸媒供給孔430a供給至處理室201内。進而,n2於 載氣供給管520内流通並流出至喷嘴420内,自氣體供給孔 420a供給至處理室201内。供給至處理室201内之HCD、 觸媒會經過晶圓200之表面上而自排氣管231被排氣。 於步驟73a中,對閥314、334進行控制而使供給HCD、 觸媒之時間成為最佳時間(例如10秒)。進而,以使Hcd與 觸媒之供給置之比成為固定比例(例如1:1)之方式控制閥 314、334。同時,對APC閥243e進行適當調整而使處理室 201内之壓力成為一定範圍内之最佳值(例如3 T〇rr)。於以 • 上步驟73a中,藉由將HCD、觸媒供給至處理室2〇1内而 在形成於晶圓200上之第2抗蝕劑圖案40〇p上及第!離子 植入區域500p上,吸附未滿1原子層至數原子層之HCD 之氣體分子。 (淨化步驟(步驟73b)) 099127290 31 201137951 關閉閥314、334而使HCD、觸媒之供給停止’並且如圖 6所示,將&自載氣供給管510、520、530内持續供給至 處理室201内,以n2淨化處理室201内。淨化時間設為例 如I5秒。而且,於15秒内亦可有淨化與抽真空之2個步驟。 其結果為,殘留於處理室201内之HCD、觸媒自處理室201 内被排除(去除)。 (氧化原料供給步驟(步驟73c)) 於打開閥514、524、534之狀態下適當打開閥324、334。 闊314維持關閉之狀態。其結果為,如圖6所示,η20 —面 與&混合一面於第2原料氣體供給管320内流通並流出至 喷嘴420内,自氣體供給孔420a供給至處理室201内。而 且’觸媒亦一面與乂混合一面於觸媒供給管33〇内流通並 流出至喷嘴430内,自觸媒供給孔430a供給至處理室201 内。進而,&於載氣供給管510内流通並流出至噴嘴41〇 内,自氣體供給孔41〇a供給至處理室201内。供給至處理 室201内之%〇、觸媒會經過晶圓200之表面上而自排氣管 231被排氣。 於步驟73c中,對閥324、334進行控制而使供給H2〇、 觸媒之時間成為最佳時間(例如20秒)。進而,以使與 觸媒之供給量之比成為固定比例(例如1:1)之方式控制閥 314、334。同時,對ApC閥243e進行適當調整以使處理室 201内之壓力成為一定範圍内之最佳值(例如7 Torr)。於以 099127290 32 201137951 上步驟73c中,藉由將H20、觸媒供給至處理室201内而在 形成於晶圓200上之第2抗蝕劑圖案400p上及第1離子植 入區域500p上,形成未滿1原子層至數原子層之Si02膜。 再者,若H20及觸媒之供給濃度為相同濃度則更佳。 另外,作為步驟73c中供給之氧化原料(相當於H20之原 料)所必要之特性為,其分子中含有電負度較高之原子,於 電性方面存在偏倚。其原因在於,由於觸媒之電負度較高, 故會降低原料氣體之活化能而促進反應。因此,作為步驟 73c中供給之原料氣體,具有OH鍵之H20或H202等為佳, 而如02或03般之無極性分子則不合適。 (淨化步驟(步驟73d)) 關閉閥324、334而使H20、觸媒之供給停止,並且如圖 6所示,將N2自載氣供給管510、520、530内持續供給至 處理室201内,以N2淨化處理室201内。淨化時間設為例 如15秒。而且,於15秒内亦可有淨化與抽真空之2個步驟。 其結果為,殘留於處理室201内之H20、觸媒自處理室201 内被排除(去除)。 此後,將步驟73a〜73d作為一個循環來使該循環進行數 次,在形成於晶圓200上之第2抗蝕劑圖案400p上及第1 離子植入區域500p上,形成含有Si02之薄膜600。該情形 時,以使由步驟73a中之Si原料與觸媒構成之環境氣體、 以及由步驟73c中之氧化原料與觸媒構成之環境氣體之各 099127290 33 201137951 環境氣體於處理室201内不混合之方式而成膜。 (升壓步驟(S40)、基板搬出步驟(S50)) 其後,對處理室201内進行抽真空,對殘留於處理室2〇1 内之HCD、HzO、觸媒進行排氣,控制Apc閥243e而使處 理室201内成為大氣壓,將晶舟217自處理室2〇1搬出。藉 此’ 1次成膜處理(批次處理)結束。 (6)本實施形態之效果 根據本實施形態,發揮以下所示之丨個或數個效果。 (a)根據本實施形態,為形成對準標記M〇m而使用第】光 罩(未圖示)’為形成第2抗I虫劑圖案400p而使用第2光罩(未 圖不)’但於形成薄膜圖案600p之步驟80中未使用光罩。 因此,可使光罩之片數削減至2片,從而可使半導體裝置之 製造成本降低。 相對於此’如上所述於基板上預先形成對準標記,之名 將上述對準標記作為基準位置而於上述基板上形成第】 姓劑圖案,其後’將上述對準標記作為基準位置而於上述 板上形成第2紐顧案,於此方法巾,需制以形成對 標記之光罩、用以形成第1抗_圖案之光罩、以及用以 成第.2抗钱劑圖案之光罩 ^ 早又主乂共汁3片光罩,從而存在 導胆裝置之製造成本增大之情形。 ⑻根據本實施形態,於形成_ _之步驟70中,使 理室2〇1内例如為靴以下,較佳為鐵以下, 099127290 34 201137951 75°C。藉此,可抑制因形成薄膜600而導致之第2抗蝕劑圖 案400p之變質或變形。其結果為,可避免例如因第2抗蝕 劑圖案40〇p剝離等而導致步驟90中於第2抗蝕劑圖案4〇〇p 之基底上植入P離子等、或者剝離後之第2抗蝕劑圖案4〇〇p 成為異物之事態,從而可改善半導體裝置之製造良率。而 且,由於抑制第2抗独劑圖案400p之變形,故可抑制步驟 80中所形成之薄膜圖案60〇p之變形,可更準確地控制第2 離子植入區域700η之形狀及位置,從而可改善半導體裝置 之製造良率。 相對於此,如上所述於基板上預先形成對準標記,之後, 將上述對準標記作為基準仇置而於上述基板上形成第i抗 細丨圖案’其後’將上述對準標記作為基準位置而於上述基 板上形成第2抗#劑圖案,於此方法中,㈣成第2抗_ 圖案時第1 劑圖案會因熱或溶劑而受損,從而存在離子 植入遮罩之形狀未成為所需之形狀、或離子植人遮罩之品質 劣化、或第1抗#劑圖軸離而成為異物之情形。 ⑷根據本實施形態,於步驟7〇中,於第2抗蝕劑圖案4, 上及第1離子植入區域500p上以均勻之厚度t形成含有 Si〇2之薄膜儀。然後,於步驟80中,使用各異向性㈣ 將以均勻之厚度叙薄膜_減少既定厚度而形成薄 膜圖案6〇〇p。其結果為,無論第2抗餘劑圖案4〇〇p之位置 有無偏移,薄膜圖案60〇p皆係以固定寬度(本實施形態中為 099127290 35 201137951 宽度賴蓋於第!離子植入區域5〇〇p之外緣上。斤後,於 步驟对,將薄膜圖案6,作為遮罩,於第!離子植入區 域5〇〇P之露出面上進行卩離子植人’以於第1離子植入區 域5〇〇P内形成第2離子植入區域鳥。其結果為,益論第 2抗側圖案獅之位置有無偏移,第2離子植人區域700n 之外緣皆係藉由岐寬度t之第^子植人區域卿p所包 圍。即,第2抗_圖案彻?之形狀及位置得以自我對準 地控制,故無論第2抗蝕劑圖案·?之位置有 i離子植入區域500P與第2離子植入區域7〇〇n之相對位置 關係及第2離子植入區域700n之形狀皆保持為固定。其結 果為’可改善半導體裝置之製造良率。 相對於此,於上述基板上預先形成對準標記之後,將上述 對準標記作為基準位置而於上述基板上形成第!抗韻劑圖 案’其後,將上韻準標記作絲雜置秘±述基板上形 成第2抗蝕劑圖案,於此方法中,例如於第i抗蝕劑圖案之 形成位置產生有偏移之情科,即便第2抗_圖案之形成 位置準確,第1抗_圖案與第2抗_圖案之相對位置亦 不會處於容許範圍内’從而存在離子植入遮罩之形狀未成為 所需形狀之情形。其結果為,基板上之離子植入區域之形狀 或位置處於規定外,從而存在半導體裝置之製造良率惡化之 情形。例如,若第1離子植入區域5〇〇p之外緣與第2離子 植入區域700η之外緣過度靠近或者產生短路,則第1離子 36 099127290 201137951 植入區域500P與第2離子植入區域7〇〇n之間之電場變強, 應被封入第2離子植入區域7〇〇n内之電荷會經由第丄離子 植入區域5〇Op而茂漏,從而存在無法保持第2離子植入區 域700η之電位等之情形。 (d) 根據本實施形態,於步驟70巾卩ALD法形成薄膜 : 刪。因此’藉由對將步驟W〜步驟73d作為-個循環時 之循環數加以控制而容易準確地控制薄祺6〇〇之膜厚〖。其 結果為,可更準確地控制薄膜圖案6〇〇p之形狀及位置,可 更準綠地控制第2離子植人區域7Q()n之形狀及位置,從而 可改善半導體裝置之製造良率。 (e) 根據本實施形態,於si原料供給步驟(步驟乃勾中與 Si原料一同將觸媒供給至處理室2〇1内,並且於氧化原料 供給步驟(步驟73c)中與氧化原料一同將觸媒供給至處理室 201内。其結果為,可使形成薄膜6〇〇時之處理室内之 μ度貫現低溫化。藉此,可進一步抑制因形成薄膜6⑼而導 致之第2抗姓劑圖案4〇〇ρ之變質或變形。 ⑴根據本實施形態,構成薄膜圖案6〇〇?之si〇2之濕式蝕 : 刻速率較尚。因此,於步驟100中去除薄膜圖案600p變得 容易,從而可使半導體裝置之生產率提高,改善製造良率。 <本發明之其他實施形態> 以上,對本發明之實施形態進行了具體說明,但本發明並 非係限定於上述實施形態者,本發明可於不脫離其要旨之範 099127290 37 201137951 圍内進行各種變更。 例如,本發明中,並不限定於藉由Si〇2形成薄膜6〇〇之 情形’亦可較佳地適用於藉由其他膜,例如藉由Si〇、siCN、 SiC、Sioc、SiN、SiBN、SiOC、SiON、SiOCN 而形成之情 形。再者’薄膜600之成膜方法可為ALD,亦可為CVD, 或可為使用有熱或電漿之氧化、碳化、氮化方法。另外,所 使用之氣體種類亦不限定於上述實施形態,亦可使用其他氣 體種類。另外,並不限定於使用觸媒之情形,本發明亦可較 佳地適用於未使用觸媒而形成薄膜600之情形。 又,於本發明中,於步驟80中形成薄膜圖案6〇〇p之後, 直至於步驟1〇〇中去除薄膜圖案6〇〇p為止之期間,亦可使 用 SEM(Scanning Electron Microscope)等來測定覆蓋於第 j 離子植入區域500p之外緣上之薄膜圖案6〇〇p之寬度。由於 藉由離子植入而形成之區域不存在階差或變色,故較多情形 時難以檢查出第1離子植入區域5〇〇p與第2離子植入區域 700η之邊界。相對於此,如上所述藉由測定薄膜圖案 之寬度而可間接地取得包圍第2離子植入區域7〇〇n之外周 之第1離子植入區域5〇〇p之寬度。 再者’本發明作為並不重新形成遮罩而供給所需之圖案之 方法,亦可較佳地適用於上述實施形態以外之情形。又,本 發明亦可較佳地適用於使用測長SEM等而對使用光罩所形 成之抗姓劑圖案之收縮量進行確認之方法。 099127290 38 201137951 <本發明之較佳態樣> 以下,附記本發明之較佳態樣。 祀據本《ng樣’提供—種半導體裝置之製造 其包括以下步驟: 去, 於基板上形成第1抗餘劑膜之步驟; 冑上述第丨減_之—部分照射光並進行㈣, 基板上形成第1抗触劑圖案之步驟. 魂 將上述第1抗##|®案作為遮㈣對上絲板之 進行則’於上絲板均朗準標記之倾; 务 去除上述第1抗蝕劑圖案之步驟; 犋 於形成有上述對準標記之上述基板上形成第2抗 之步驟; 果趣: ^ 將上述對準標記作為基準位置對上述第2抗姓劑媒之一 部分照射光並進彳τ顯影,於上述基板上形成第2抗姓劑圖案 之步驟; 將上述第2抗_圖案作為遮罩對上述基板之露出面植 入第1離子’於上述基板上形成第m子植人區域之步驟; 於上述第2抗钱劑圖案上及上述第1離子植入區域上形成 薄臈之步驟; 將上述薄膜減少既定之厚度而使上述第2抗軸圖案之 側壁上殘留有上述薄紅使上述第丨離子植人區域之一部 分露出,形成覆蓋於上述第1離子植人區域之外緣上的薄膜 099127290 39 201137951 圖案之步驟; 將上述薄膜圖案作為遮罩而於上述第】離子植入區域之 露出面植入第2離子,於上述第i離子植入區域内形成第2 離子植入區域之步驟;以及 去除上述薄膜圖案及上述第2抗錄劑圖案之步驟。 較佳為: 於上述第2抗1虫劑圖案上及上述第^離子植入區域上形成 薄膜之步驟中’將Si原料供給步職氧化原料供給步驟作 為一個循環來使該循環重複既定次數, 上述Si原料供給步驟係對上述第2抗姓劑圖案上及上述 第1離子植入區域上供給Si原料及觸媒,且 、、上述氧化原料供給步驟係對上述第2抗關圖案上及上 述第1離子植人區域上供給氧化原料及觸媒。 又較佳為: +於上述第2抗韻劑圖案上及上述第1離子植人區域上形成 4膜之步驟中,使上述基板之溫度低於上述第i抗餘劑圖案 之變質溫度β /、 又較佳為: 上述 Si 原料包含 SiH(N(CH3)2)3、SiH2Cl2、Si2Ci6、sici4 之任一者,上述氧化原料包含H20、AO2之任一者,上述 觸媒包含C5H5N、C4H4N2、C9H7N之任一者。 “ 又較佳為包括以下步驟:測定覆蓋於上述第丨離子植入區 099127290 201137951 域之外緣上之薄膜圖案之寬度。 又較佳為,上述第1離子係硼離子,上述第2離子係磷離 子。 本發明之其他態樣係一種基板處理裝置,其具備: 對基板進行處理之處理室; : 對上述處理室内供給Si原料之第1原料氣體供給系統; : 對上述處理室内供給氧化原料之第2原料氣體供給系統; 對上述處理室内供給觸媒之觸媒供給系統; 對上述基板進行加熱之加熱單元;以及 控制部,其係以將對上述處理室内供給上述Si原料及上 述觸媒之Si原料供給步驟、以及對上述處理室内供給上述 氧化原料及上述觸媒之氧化原料供給步驟作為一個循環來 重複該循環的方式,至少控制上述第1原料氣體供給系統、 上述第2原料氣體供給系統、上述觸媒供給系統、以及上述 加熱單元。 【圖式簡單說明】 圖1係本發明之一實施形態之基板處理裝置之斜透視圖。 圖2係本發明之一實施形態之基板處理裝置之處理爐之 " 縱剖面。 圖3係圖2之A-A線剖面圖。 圖4係對本發明之一實施形態之基板處理步驟之前半部 進行說明的概略圖,且係表示於晶圓上形成對準標記之後形 099127290 41 201137951 成第2抗蝕劑圖案之情況。 圖5係對本發明之一實施形態之基板處理步驟之後半部 進行說明的概略圖,且係表示將第2抗蝕劑圖案作為離子植 入遮罩而形成第1離子植入區域之後,形成覆蓋於第1離子 植入區域之外緣上之薄膜圖案,並將該薄膜圖案作為離子植 入遮罩而形成第2離子植入區域之情況。 圖6係對本發明之一實施形態之基板處理步驟中藉由 ALD法形成薄膜時之概略性之氣體供給序列進行例示之 圖。 圖7係表示習知之基板處理步驟之一步驟之概略圖。 圖8係表示習知之基板處理步驟之一步驟之概略圖。 圖9係表示習知之基板處理步驟之一步驟之概略圖。 圖10係表示習知之基板處理步驟之一步驟之概略圖。 【主要元件符號說明】 101 基板處理裝置 105 盒匣棚 107 預備盒匣棚 110 盒匣 111 . 框體 114 盒匣載台 115 晶舟升降機 118 盒匣搬送裝置 099127290 42 201137951 118a 盒匣升降機 118b 盒匣搬送機構 123 移載棚 125a 晶圓移載裝置 125b 晶圓移載裝置升降機 125c 晶圓爽 128 支臂 134a 清潔單元 147 爐口擋板 200 晶圓(基板) 201 處理室 202 處理爐 203 反應管 207 加熱器 209 歧管 212 氣體排氣孔 217 晶舟 218 絕熱蓋 219 密封蓋 220 0形環 231 排氣管 243e APC閥 099127290 43 201137951 246 真空泵 267 旋轉機構 280 控制器 300 第1抗餘劑膜 300p 弟1抗钱劑圖案 310 第1原料氣體供給管 310a 對準標記形成預定區域 310m 對準標記 312、322、332、512、522、532 質量流量控制器 314、324、334、514、524、534 閥 320 第2原料氣體供給管 330 觸媒供給管 400 苐2抗餘劑膜 400p 第2抗餘劑圖案 410、420、430 噴嘴 410a' 420a 氣體供給孔 430a 觸媒供給孔 500a 第1離子植入預定區域 500p 第1離子植入區域 510、520、530 載氣供給管 600 薄膜 600p 099127290 44 薄膜圖案 201137951 700a 第2離子植入預定區域 700η 第2離子植入區域 A、B 距離 △ a 對位偏移 Dp、Dn 深度 T 寬度、厚度 099127290 45

Claims (1)

  1. 201137951 七、申請專利範圍: ,其特徵在於包括以下步 1. 一種半導體裝置之製造方法 驟: 於基板上形成第1抗蝕劑膜之步驟; 對上述第】抗蝴膜之—部分照射光並進行顯影,於上述 土板上幵> 成第1抗餘劑圖案之步驟; .將上述帛1抗#劑圖案作為遮罩㈣上述基板之 進行侧,於上絲板切成鮮敎之步驟; 去除上述第1抗蝕劑圖案之步驟; 於形成有上述對準標記之上述基板上形成第2抗钱劑膜 之步驟; ' 將上述對準標記作為基準位置,對上述第2抗敍劑膜之— 部分照射光並進行㈣,於上述基板上形成第2抗钱劑圖案 之步驟; 將上述第2抗触劑圖案作為遮罩,對上述基板之露出面植 入第1離子’於上述基板上形成第丨離子植人區域之步驟; 於上述第2抗触劑圖案上及上述^離子植入區域上形成 薄膜之步驟; 將上述薄膜減少既定之厚度,藉此使上述第2抗_圖案 之側壁殘留上述薄膜,並且使上述第i離子植人區域之一部 分露出’形成覆蓋於上述第1離子植入區域之外緣上的薄膜 圖案之步驟; 099127290 46 201137951 將上述__作為遮罩而於上述第丨離子植入區域之 露出面植人第2離子,於上述第1離子植人區域内形成第2 離子植入區域之步驟;以及 去除上述薄膜圖案及上述第2抗钱劑圖案之步驟。 2.如申請專·_丨項之半導财置之製造方法,並 中^於上述第2抗_圖案上及上述離子植人區域上形 成薄膜之步驟中,係將Si原料供給步驟及氧化原料供給步 驟作為㈤循環而使該循環重複既定次數; 々上述si原料供給步驟係對上述第2抗_圖案上及上述 第1離子植人區域上供給Si原料及觸媒; 、^1述氧化原料供給步驟係對上述第2抗_圖案上及上 述第1離子植人區域上供給氧化原料及觸媒。 3·如申睛翻範_ i項之半導體裝置之為方法,复 中’,於上述第2抗餘劑圖案上及上述第1離子植人區域上米 成4膜之步驟中’係使上述基板之溫度低於上述第 圖案之變質溫度。 4·如申請專利範圍第1項之半導體裝置之製造方法,其 中’上述 Sl 原料包含 SiH(N(CH3)2)3、SiH2Cl2、Si2Cl6、Sici 之任者,上述氧化原料包含Ιί2〇、H2〇2之任—者, 觸媒包含 C5H5N、c4h4n2、c9h7n 之任-者。 、〔 5·如申請專利範圍第i項之半導體裝置之製造方法, 有測疋覆盖於上㈣1離子植人區域之外緣上之薄膜圖案 099127290 47 201137951 寬度的步驟。 6. 如申請專利範圍第1項之半導體裝置之製造方法,其 中,上述第1離子係硼離子,上述第2離子係磷離子。 7. —種基板處理裝置,其包括: 處理室,其係對基板進行處理; 第1原料氣體供給系統,其係對上述處理室内供給Si原 料; 第2原料氣體供給系統,其係對上述處理室内供給氧化原 料; 觸媒供給系統,其係對上述處理室内供給觸媒; 加熱單元,其係對上述基板進行加熱;以及 控制部,其係以將對上述處理室内供給上述Si原料及上 述觸媒之Si原料供給步驟、以及對上述處理室内供給上述 氧化原料及上述觸媒之氧化原料供給步驟作為一個循環並 重複該循環的方式,至少控制上述第1原料氣體供給系統、 上述第2原料氣體供給系統、上述觸媒供給系統、以及上述 加熱單元。 099127290 48
TW099127290A 2009-09-28 2010-08-16 Manufacturing method of semiconductor device and substrate processing apparatus TW201137951A (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009222922 2009-09-28
JP2010160137A JP2011091362A (ja) 2009-09-28 2010-07-14 半導体装置の製造方法及び基板処理装置

Publications (1)

Publication Number Publication Date
TW201137951A true TW201137951A (en) 2011-11-01

Family

ID=43780833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099127290A TW201137951A (en) 2009-09-28 2010-08-16 Manufacturing method of semiconductor device and substrate processing apparatus

Country Status (4)

Country Link
US (1) US20110076789A1 (zh)
JP (1) JP2011091362A (zh)
KR (1) KR20110034538A (zh)
TW (1) TW201137951A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425313A (zh) * 2013-09-09 2015-03-18 株式会社日立国际电气 制造半导体设备的方法和基材处理装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5409902B2 (ja) * 2010-04-26 2014-02-05 三菱電機株式会社 ウェットエッチング用治具
US20130153201A1 (en) * 2010-12-30 2013-06-20 Poole Ventura, Inc. Thermal diffusion chamber with cooling tubes
US9123649B1 (en) * 2013-01-21 2015-09-01 Kla-Tencor Corporation Fit-to-pitch overlay measurement targets
TW201435132A (zh) * 2013-02-22 2014-09-16 Applied Materials Inc 包含SiOC的膜的催化性原子層沉積
JP6112928B2 (ja) * 2013-03-19 2017-04-12 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP6155063B2 (ja) * 2013-03-19 2017-06-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP2015069987A (ja) * 2013-09-26 2015-04-13 株式会社日立国際電気 基板処理装置、半導体装置の製造方法及び基板処理方法
JP6470057B2 (ja) 2015-01-29 2019-02-13 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
JP6857503B2 (ja) * 2017-02-01 2021-04-14 株式会社Kokusai Electric 半導体装置の製造方法、基板処理装置およびプログラム
US20200040454A1 (en) * 2018-08-06 2020-02-06 Lam Research Corporation Method to increase deposition rate of ald process

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61276372A (ja) * 1985-05-31 1986-12-06 Toshiba Corp 半導体装置の製造方法
US4762805A (en) * 1985-12-17 1988-08-09 Advanced Micro Devices, Inc. Nitride-less process for VLSI circuit device isolation
JPS62221158A (ja) * 1986-03-24 1987-09-29 Toshiba Corp 半導体装置の製造方法
US4707218A (en) * 1986-10-28 1987-11-17 International Business Machines Corporation Lithographic image size reduction
JPH0311626A (ja) * 1989-06-08 1991-01-18 Matsushita Electron Corp 半導体装置の製造方法
JPH10321843A (ja) * 1997-05-16 1998-12-04 Sony Corp 半導体装置およびその製造方法
KR100265774B1 (ko) * 1998-03-26 2000-09-15 윤종용 반도체 메모리장치의 트리플 웰의 제조방법
JP4876321B2 (ja) * 2001-03-30 2012-02-15 株式会社デンソー 炭化珪素半導体装置の製造方法
US6642148B1 (en) * 2002-04-19 2003-11-04 Advanced Micro Devices, Inc. RELACS shrink method applied for single print resist mask for LDD or buried bitline implants using chemically amplified DUV type photoresist
JP3612525B2 (ja) * 2002-06-04 2005-01-19 Nec液晶テクノロジー株式会社 薄膜半導体装置の製造方法及びそのレジストパターン形成方法
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
JP5087834B2 (ja) * 2005-11-15 2012-12-05 日産自動車株式会社 半導体装置の製造方法
JP4413880B2 (ja) * 2006-03-17 2010-02-10 パナソニック株式会社 半導体装置の製造方法
JP2008066646A (ja) * 2006-09-11 2008-03-21 Nec Electronics Corp アニール装置、アニール方法及び半導体装置の製造方法
JP4589984B2 (ja) * 2007-06-08 2010-12-01 東京エレクトロン株式会社 微細パターンの形成方法
JP5246843B2 (ja) * 2007-11-07 2013-07-24 株式会社日立国際電気 基板処理装置、ベーキング方法及び半導体装置の製造方法
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425313A (zh) * 2013-09-09 2015-03-18 株式会社日立国际电气 制造半导体设备的方法和基材处理装置
US9698007B2 (en) 2013-09-09 2017-07-04 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
US9793107B2 (en) 2013-09-09 2017-10-17 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
CN104425313B (zh) * 2013-09-09 2017-12-05 株式会社日立国际电气 制造半导体设备的方法和基材处理装置
TWI610346B (zh) * 2013-09-09 2018-01-01 日立國際電氣股份有限公司 製造半導體裝置的方法、基板處理設備、及記錄媒體

Also Published As

Publication number Publication date
JP2011091362A (ja) 2011-05-06
KR20110034538A (ko) 2011-04-05
US20110076789A1 (en) 2011-03-31

Similar Documents

Publication Publication Date Title
TW201137951A (en) Manufacturing method of semiconductor device and substrate processing apparatus
TWI452645B (zh) 半導體處理用之成膜裝置
TWI325600B (zh)
KR101073858B1 (ko) 패터닝 방법
KR101794810B1 (ko) Bdeas로 증착된 실리콘 이산화물 층
JP5329265B2 (ja) 半導体装置の製造方法および基板処理装置
US7972979B2 (en) Substrate processing method and substrate processing apparatus
TWI421907B (zh) 半導體裝置的製造方法及半導體製造裝置
KR101238152B1 (ko) 기판 프로세싱 방법 및 실리콘 함유막 형성 방법
TWI558839B (zh) A substrate processing apparatus, a manufacturing method and a program for a semiconductor device
KR101752075B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 기록 매체
KR20140069027A (ko) 이중 패터닝 식각 프로세스
JP2012195513A (ja) プラズマ処理装置
TW200535953A (en) Hardware development to reduce bevel deposition
WO2007018139A1 (ja) 半導体装置の製造方法および基板処理装置
JPWO2009054232A1 (ja) 半導体製造装置、半導体製造方法及び電子機器
US7304002B2 (en) Method of oxidizing member to be treated
JP2011061007A (ja) 半導体デバイスの製造方法及び基板処理装置
JP5519059B2 (ja) 半導体デバイスの製造方法および基板処理装置
US20090233429A1 (en) Semiconductor device manufacturing method and substrate processing apparatus
JP2011176177A (ja) 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
JP2020088178A (ja) 基板処理方法および基板処理装置
KR20170007611A (ko) 퍼니스형 반도체 장치, 이의 세정 방법 및 이를 이용한 박막 형성 방법
JP4084207B2 (ja) 基板処理方法
JP2009044088A (ja) 半導体装置の製造方法