JPWO2009054232A1 - 半導体製造装置、半導体製造方法及び電子機器 - Google Patents

半導体製造装置、半導体製造方法及び電子機器 Download PDF

Info

Publication number
JPWO2009054232A1
JPWO2009054232A1 JP2008549301A JP2008549301A JPWO2009054232A1 JP WO2009054232 A1 JPWO2009054232 A1 JP WO2009054232A1 JP 2008549301 A JP2008549301 A JP 2008549301A JP 2008549301 A JP2008549301 A JP 2008549301A JP WO2009054232 A1 JPWO2009054232 A1 JP WO2009054232A1
Authority
JP
Japan
Prior art keywords
gas
film
semiconductor
wafer
chamber
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008549301A
Other languages
English (en)
Inventor
塩谷　喜美
喜美 塩谷
Original Assignee
株式会社ナノマテリアル研究所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社ナノマテリアル研究所 filed Critical 株式会社ナノマテリアル研究所
Publication of JPWO2009054232A1 publication Critical patent/JPWO2009054232A1/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/54—Apparatus specially adapted for continuous coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02148—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing hafnium, e.g. HfSiOx or HfSiON
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02181—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing hafnium, e.g. HfO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02345—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light
    • H01L21/02348—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to radiation, e.g. visible light treatment by exposure to UV light
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823468—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate sidewall spacers, e.g. double spacers, particular spacer material or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's

Abstract

【課題】イオン拡散の発生を防止でき、さらにガラス基板との密着性の良い膜を形成する。【解決手段】 非励起状態の半導体ガスをチャンバーへ導入する第１導入手段と、励起状態の非半導体ガスを前記チャンバーへ導入する第２導入手段と、を備える。前記第１導入手段は、前記半導体ガスが貯蓄されているボンベから、リモートプラズマ装置を経由することなく、前記チャンバーに向かう第１ガス供給管を有し、前記第２導入手段は、前記非半導体ガスが貯蓄されているボンベから、前記リモートプラズマ装置を経由して、前記チャンバーに向かう第２ガス供給管を有する。【選択図】 図２

Description

本発明は、半導体製造装置、半導体製造方法及び電子機器に関し、特に、ガラス基板を有する電子機器に関する、半導体製造装置、半導体製造方法及び電子機器に関する。
従来、半導体製造装置は、さまざまな用途に対応する手段が設けられている。例えば、液晶ディスプレイ、有機ＥＬディスプレイなどのディスプレイに関する半導体製造装置は、ガラス基板にＳｉＯＮ膜を防アルカリバリア膜として形成する。具体的には、ＳｉＯＮ膜は、Ｏ３ガスとヘキサメチルシラザン（（ＣＨ３）３−Ｓｉ−Ｎ−Ｓｉ−（ＣＨ３）３）ガスとを反応させ、ガラス基板上に形成する。なお、ＳｉＯＮ膜が選択される理由は、ＳｉＯＮが、単に防アルカリ性を有するのみならず、優れた防湿性を有する点にもある。
また、シャロートレンチアイソレーション法（shallow trench isolation：ＳＴＩ）を採用するウェハに対して、そのトレンチに対して絶縁物であるところのＳｉＯＮが埋め込まれていた。
さらに、半導体製造装置は、ウェハ上に回路を作成する際にフォトレジストを形成したり、フォトレジストを剥離したりといった場合にも用いられる。レジストアッシングの際には、チャンバー内にＯ３ガスを用いて行われる。
しかし、ＳｉＯＮ膜は、防アルカリ性および防湿性に優れているものの、ガラス基板との密着性に問題があった。このためＳｉＯＮ膜に代わる膜の形成が要求されていた。
また、シャロートレンチアイソレーション法（shallow trench isolation：ＳＴＩ）を採用するウェハについては、そのトレンチに対して形成したままではＳｉＯ膜を完全に埋め込むことが困難であった。このため、ＳｉＯ膜を用いた場合には、素子分離に必要な信頼性を確保することに十分な担保できないという問題があった。このため、トレンチを完全に埋め込むためには液体のＳＣ１処理を行ったうえで、８００℃以上の高温で水蒸気酸化を行う必要があった。
さらに、処理室内にＯ３ガスを流してレジストアッシングをしても、レジスト残が生じる場合がある。特に、Ａｓ又はＰを１×１０１５ドーズ／ｃｍ２以上の量でイオン注入した場合には、化学薬品を用いても除去が困難なレジスト残が生じる。
本発明は、種々の処理に用いるガスと当該のプラズマ化とを工夫して、これらの課題を解決しよとするものである。
上記課題を解決するために、本発明の半導体製造装置は、
非励起状態の半導体ガスを処理室へ導入する第１導入手段と、
励起状態の非半導体ガスを前記処理室へ導入する第２導入手段と、
を備える。
前記第１導入手段は、前記半導体ガスが貯蓄されているボンベから、リモートプラズマ装置を経由することなく、前記処理室に向かう第１ガス供給管を有し、
前記第２導入手段は、前記非半導体ガスが貯蓄されているボンベから、前記リモートプラズマ装置を経由して、前記処理室に向かう第２ガス供給管を有するとよい。これにより、第１及び第２ガス供給管から同時に各ガスを処理室に供給することが可能となり、相対的に、処理時間を短くすることができる。
ただし、前記第１及び第２導入手段は、
前記半導体ガスが貯蓄されているボンベから、リモートプラズマ装置を経由することなく、前記処理室に向かう第１ガス供給管と、
前記第１ガス供給管に設けられている第１バルブと、
前記非半導体ガスが貯蓄されているボンベから、前記リモートプラズマ装置を経由して、前記処理室に向かう第２ガス供給管と、
前記第２ガス供給管に設けられている第２バルブと、
前記リモートプラズマ装置のオン／オフを切り替えると共に前記第１及び第２バルブの開閉を切り替える切換手段とを有するものとしてもよい。
これにより、第１及び第２ガス供給管のガス吐出部の構成を簡易なものとすることができる。すなわち、図２に示すように、シャワー板３２とノズル２２という２つの部分を備える構成を採用する必要がなく、これらのうちいずれか一方を備える構成とすればよくなる。
なお、上記のいずれの場合であっても、前記励起後の非半導体ガスと前記半導体ガスとの各吐出位置を異ならせるとよい。こうすると、前記励起後の非半導体ガスと前記半導体ガスとの反応位置が吐出位置近傍となることを回避することができる。
前記励起後の非半導体ガスと前記半導体ガスとの各吐出位置が複数存在する態様とすることもできる。具体的には、例えば、チャンバー内に、図２に示す円筒２０及び導入路２１という一組が設けられているが、チャンバー内に、これらを２組或いは４組というように複数組設けてもよい。こうすると、以下の理由により、典型的には、大判のガラス基板を用いて、大型ディスプレイ装置などを製造しようとする場合に好適に用いることができる。
すなわち、大型ディスプレイ装置を製造する場合に、仮に、図２に示すように、円筒２０及び導入路２１という一組を用いた場合には、円筒２０及び導入路２１に対して遠近で、非半導体ガスの励起レベルが異なることになり、ウェハに半導体膜を均一に形成できない場合があるが、上記のように、非半導体ガスと前記半導体ガスとの各吐出位置を複数存在させることで、このような不都合を回避することができる。
ここで、本明細書では、限定的ではないが、前記非半導体ガスは、
Ｎ２ガス，ＮＨ３ガスを含む窒素系ガス、
Ｎ２Ｏガス，Ｏ２ガス，Ｏ３ガス，水蒸気を含む酸素系ガス、
Ｈ２を含む水素系ガスのいずれかであり、
前記半導体ガスは、ＳｉＨ４ガス、Ｓｉ２Ｈ６ガス、メチルシランガス、シロキサンガス、シラザンガス、メトキシシランガス、エトキシシランガス、ＨＭＤＳＯガス、ＨＭＤＳガス、ＯＭＣＴＳガス、ＨＥＤＳガス、ＴＭＤＳガス、ＴＥＤＳガス、ＴＭＣＴＳガス、ＴＥＣＴＳガス、ＯＭＴＳＯガスを含むシリコン系ガスである、
ゲルマニウム系ガス 、セレン系ガス、リン系ガス、アルミニウムアンチモン、ガリウム系ガス、アンチモン系ガス、インジウム系ガスのいずれかである。
なお、前記処理室に導入されるガスは、不活性ガスとの混合ガスとすることもできる。
また、前記処理室での処理後に、前記ウェハに対してアニール処理を行う手段を有することで、ウェハに形成された種々の膜の改良が可能となる。
また、前記ウェハにトレンチを形成することで、素子分離領域を形成する、或いは、配線のためのビアを形成することが可能となる。
なお、前記トレンチ内の埋込物に対して炭素又は水素と他の元素との結合の切断に足りる波長の光（例えば紫外光）を照射する照射手段と、
前記リモートプラズマ装置によってエッチングを行うエッチング手段と、を備えることもできる。これにより、トレンチ内の埋込物を緻密にすることが可能となる。
さらに、前記ウェハにバイアスを印加する印加手段を備えてもよい。これにより、トレンチ内の埋込物をより緻密にすることが可能となる。
また、前記処理室は、前記ウェハが収容される第１石英管と当該第１石英管を覆う第２石英管とを含む二重石英管を備え、減圧状況下で化学的気相成長（Chemical Vapor Deposition：ＣＶＤ）処理を行う、ことで、複数のウェハを一度に処理することができるようになり、スループットが向上する。なお、５０％以上高濃度の（例えば１００％）Ｏ３ガスを用いてアニールするかまたは化学的気相成長に用いると、スループットの点で更に利点がある。
前記ウェハに形成された半導体膜に対して、ＰＨ３、Ｂ２Ｈ６、Ｐ又はＢを単一または両方含む化合物からＰ又はＢをドープする手段を備えてもよい。これにより、ＢＰＳＧ（Boron Phosphorus Silicon Glass)膜を形成することができる。
前記ウェハに、ＨｆＯ２膜、ＨｆＯＸＮＹ膜、ＨｆＯＸＳｉＹ膜、ＨｆＯＸＮＹＳｉＺ膜、Ａｌ２Ｏ３膜、またはＩｒ膜、Ｃｏ膜、Ｔａ膜、Ｂａ膜を含む金属の高誘電率膜を形成してもよい。こうすると、高誘電率膜を、ＤＲＡＭのゲート、キャパシー膜として用いることができる。
また、前記ウェハ上にレジストパターンを形成する手段と、
前記励起状態の非半導体ガスとしてＯ２を含まない原料ガスを用いて前記レジストパターンのサイドウォールにレジストとして機能する半導体膜を形成する手段と、
当該サイドウォール間に対応する領域をエッチングするエッチング手段とを備えることもできる。これにより、半導体膜のエッチング領域を制御することによって、様々な太さの配線を実現でき、例えば、微細配線等を実現することもできる。具体的には、レジストパターンよりも微細なエッチングパターンを形成できるので、ホトリソグラフィーの限界を超えた、さらに微細なパターンも実現できる。実験結果としては、３２ｎｍ以下の微細パターンを実現した。
さらに、前記レジストパターン内の結合を切断可能な波長の光を照射する照射手段と、
前記照射手段によって光が照射された後又は照射中に前記レジストパターンをアッシングするアッシング手段とを備える。これにより、レジストを好適に除去することができる。例えば、高濃度にイオン注入されたレジスト膜のアッシングも容易に行うことができる。
また、本発明の電子機器は、上記記載の半導体製造装置によって製造された半導体素子を有する。
さらに、本発明の半導体製造方法は、非励起状態の半導体ガスを処理室へ導入するステップと、
励起状態の非半導体ガスを前記処理室へ導入するステップと、
を含む。
本発明によると、ＳｉＯＮ膜のみならず、ＳｉＯ２膜、ＳｉＮ膜といったＮａ等のイオン拡散の発生を防止でき、さらにガラス基板との密着性の良い膜の形成が可能となる。またシャロートレンチアイソレーションへの埋め込み性の良い膜を形成できる。さらに減圧気相成長法によればシャロートレンチアイソレーションへの埋め込み性の良い膜を大量に
形成できる。またレジストパターン上に１００℃以下で絶縁膜を形成でき、３２nm以下の微細パターンを形成できる。さらに高濃度にイオン注入されたレジスト膜のアッシングが容易になる。
 発明の実施の形態
以下、本発明の実施形態について、図面を参照して説明する。なお、各図において、同様の部分には、同一の符号を付している。
（実施形態１）
図１は、本発明の実施形態１の半導体製造装置の模式的な構成図である。本実施形態では、主として、低誘電率膜を改質する装置について説明する。
図１には、ウェハが収容されるフープ１と、フープ１から取り出されたウェハの位置決めを行うウェハアライメント２と、ロードロック機構を有するロードロックチャンバー３と、ウェハに対して絶縁膜又はパッシベーション膜などを形成するための処理室であるところの第一チャンバー５と、第一チャンバー５において形成された絶縁膜等に紫外光を照射する処理室であるところの第二チャンバー６と、ロードロックチャンバー３と第一チャンバー５と第二チャンバー６との間でウェハを搬送するロボットアームを有するトランスファーチャンバー４とを示している。
図２は、図１の第一チャンバー５の模式的な構成図である。図２には、Ｈｅガス又はＡｒガスのガス供給管７１と、ＳｉＨ４ガスのガス供給管７２と、ＨＭＤＳＯ（（ＣＨ３）３−Ｓｉ−Ｏ−Ｓｉ−（ＣＨ３）３）、ジメトキシテトラメチルシロキサン（ＯＣＨ３）（ＣＨ３）２−Ｓｉ−（ＣＨ３）２（ＯＣＨ３））又はＴＥＯＳ（（Ｃ２Ｈ５ＯＨ）４Ｓｉ）ガスのガス供給管７３と、ＯＭＴＳＯ（（ＣＨ３）３−Ｓｉ−Ｏ−Ｓｉ（ＣＨ３）２−Ｏ−Ｓｉ（ＣＨ３）３）ガスのガス供給管７４とを示している。
各ガス供給管７１等は、それぞれ、バルブ１６及びマスフローコントローラー１５を介して、集合配管１３に接続されている。集合配管１３は、下流で２つに分岐されていている。分岐路の一方には、集合配管１２を通る種々のガスの第一チャンバー５への導入経路を切り替えるためのバルブ１４が取り付けられている。分岐路の他方には、集合配管１３を通るガスをウェハ４１に対して噴霧するガスシャワー３０が設けられている。ガスシャワー３０は、当該ガスを第一チャンバー５に均一濃度で導入するためのガス分散板３１と、ガス分散板３１の下流に設けられていて複数の開口部が形成されたシャワー板３２が設けられている。
また、図２には、Ｎ２ガスのガス供給管７５と、ＮＨ３ガスのガス供給管７６と、Ｏ２ガスのガス供給管７７と、Ｏ３ガス及び／又は水蒸気のガス供給管７８と、ＮＦ３ガスのガス供給管８１と、Ａｒガスのガス供給管８２とを示している。
各ガス供給管７５等は、それぞれ、バルブ１６及びマスフローコントローラー１５を介して、集合配管１２に接続されている。集合配管１２には、各ガス供給管７５等を通る種々のガスを、第一チャンバー５に導入するのに先立ってプラズマ化するリモートプラズマ装置１１が取り付けられている。リモートプラズマ装置１１の下流には、ガスを第一チャンバー５内に導入する円筒２０が接続されている。円筒２０には、導入路２１に接続されていて、導入路２１にはノズル２２が接続されている。
また、第一チャンバー５には、ウェハ４１を加熱する絶縁物（ＡｌＮ又はＡｌ）から成るヒーター５１と、トランスファーチャンバー４によって搬送されてきたウェハ４１を受けるリフトピン５２と、リフトピン５２を昇降させるための駆動機構５３と、第一チャンバー５内のガスを排気する排気バルブ６２と、排気バルブ６２に接続されている排気ポンプ６１とが接続されている。
図３は、図１の第二チャンバー６の模式的な構成図である。図３には、紫外光を照射する低圧水銀ランプ・Ｘｅエキシマランプおよびメタルハライドランプなどの複数（例えば４つ）のランプ１０１と、減圧時にかかる応力から各ランプ１０１を保護するとともに各ランプ１０１への酸素の接触を防止する石英パイプ１０２と、石英パイプ１０２内に供給される窒素（Ｎ２）ガスなどの不活性ガス１０３と、連続的・定期的・間歇的にランプ１０１からの照射光の照度を測定する石英パイプ１０２内部或いは外部又は第二チャンバー６に取り付けられている受光センサー１０４と、第二チャンバー６内に窒素ガスを供給するためのガス配管７５と、ウェハ４１を処理した後に第二チャンバー６内をクリーニングするための酸素（Ｏ２）ガス等を供給するためのガス配管７７と、各ガス配管７５，７７を通るガス流量を計測するとともに計測結果に応じてバルブ（図示せず）の開閉を制御するマスフローコントローラー１５とを示している。なお、必要に応じて、窒素以外の不活性ガスを第二チャンバー６内に供給できるようにしてもよい。また、第一チャンバー５と第二チャンバー６とを兼用した、一つのチャンバーを用意してもよい。具体的には、第一チャンバー５内に、ランプ１０１等を設けることで実現できる。
つぎに、図１に示す半導体製造装置による処理手順について説明する。本実施形態では、まず、図示しないクリーンルーム内の洗浄装置からフープ１に収容された状態で、例えば図２に示したガラスウェハ４１が搬送されてくる。その後、ウェハ４１は、フープ１から取り出され、ウェハアライメント２側へ搬送される。
ウェハアライメント２では、ウェハ４１の位置決めが行われる。その後、ウェハ４１は、第一チャンバー５に搬送されるのに先立って、ロードロックチャンバー３に搬送される。
つぎに、ロードロックチャンバー３内が減圧される。そして、ロードロックチャンバー３内が所望の圧力になると、ロードロックチャンバー３とトランスファーチャンバー４との間を仕切っているゲートバルブが開かれる。
その後、ウェハ４１は、トランスファーチャンバー４内に搬送される。つづいて、トランスファーチャンバー４内のロボットアームによって、ロードロックチャンバー３内から第一チャンバー５内へ、ウェハ４１が搬送されていく。
第一チャンバー５では、ウェハ４１を加熱するために、ヒーター５１が５０〜３００℃の範囲（例えば、２００℃）に加熱される。つぎに、固定式のヒーター５１に対して予め上方に位置するリフトピン５２の上にウェハ４１を載置させてから、駆動機構５３によってリフトピン５２を下降させて、ウェハ４１をヒーター５１上に載置させる。或いは、可動式のヒーター５１を予め下降させておき、リフトピン５２の上にウェハ４１を載置させてから、ヒーター５１を上昇させて、ウェハ４１をヒーター５１上に載置させてもよい。第一チャンバーは、すでに排気ポンプ６１がオンし、かつ、排気バルブ６２を開き、第一チャンバー５内を排気している。
この状態で、リモートプラズマ装置１１をオンしてから、Ａｒガス供給管８２及びＮＨ３ガス供給管７６に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、リモートプラズマ装置１１に向けてＡｒガスを例えば２００ｃｃ／ｍｉｎ、ＮＨ３ガスを例えば８００ｃｃ／ｍｉｎの流量で出力する。Ａｒガス及びＮＨ３ガスは、リモートプラズマ装置１１によってプラズマ化されてから、導入路２１及びノズル２２を通じて第一チャンバー５に導入される。
リモートプラズマ装置１１は、例えば、１３．５６ＭＨｚ又は２ＧＨｚの高周波を、１ｋＷ〜２ｋＷの出力で、ガスのプラズマ化を行っている。
つづいて、ＨＭＤＳＯガス供給管７３に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、第一チャンバー５に向けてＨＭＤＳＯガスを例えば７５ｃｃ／ｍｉｎの流量で出力する。ＨＭＤＳＯガスは、ガスシャワー３０を通じて第一チャンバー５に導入される。
その後、ヒーター５１の設定温度を５０〜３００℃（例えば、２００℃）として、圧力を２５０〜３００Ｐａ（例えば、２６６Ｐａ）に調整する。この結果、ウェハ４１には、ＳｉＯＮ膜が形成される。
なお、ウェハ４１としてガラス基板又はポリイミド或いはプラスチック等からなるフィルムを用いた場合には、上記例のとおり、ヒーター５１の設定温度を２００℃程度に調整するとよく、一方で、ウェハ４１としてシリコンウェハを用いた場合には、ＳｉＯＮ膜を緻密にするために３５０℃程度に調整するとよい。
ＳｉＯＮ膜の厚さが１００ｎｍ程度となったところで、各バルブ１６を閉じて、第一チャンバー５に対するＡｒガス、ＮＨ３ガス及びＨＭＤＳＯガスの導入を停止する。第一チャンバー５からウェハ４１を取り出して、ＳｉＯＮ膜の屈折率を測定したところ、１．７５であった。
その後、ウェハ４１が、トランスファーチャンバー４内のロボットアームによって、第一チャンバー５から第二チャンバー６に搬送される。
第二チャンバー６では、ヒーター５１が２００〜４００℃の範囲（例えば、３５０℃）に加熱される。つぎに、ヒーター５１の上に、ウェハ４１が載置される。第二チャンバー６はすでに排気ポンプ６１がオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を１００〜３００Ｐａ（例えば、１３３Ｐａ）となる条件で排気する。そして、Ｎ２ガスを１００〜３００ｃｃ／ｍｉｎ（例えば、２００ｃｃ／ｍｉｎ）を流し、かつ、ランプ１０１から、例えば、波長１８５＋２５４ｎｍ、パワー１０ｍＷ／ｃｍ２の低圧水銀光を、スループットが低下しない範囲で、数十秒から数分程度（例えば１分）照射することによって、ウェハ４１の紫外線アニール処理を行う。紫外線アニール処理後のウェハ４１表面に電圧と温度をかけた後、Ｃ−Ｖ測定によりＶＦＢを調べたところ、ウェハ４１からＮａ等が拡散している事実は認められなかった。
一方、第一チャンバー５は、ウェハ４１の取り出し後に、クリーニングされる。具体的には、マスフローコントローラー１５の制御によってバルブ１６を開き、ガス供給管８２，７７，８１を通じて、第一チャンバー５内に、約１００ｃｃ／ｍｉｎの流量のＡｒガスと、約２００ｃｃ／ｍｉｎの流量のＯ２ガスと、約４００ｃｃ／ｍｉｎの流量のＮＦ３ガスとの混合ガスを、リモートプラズマ装置１１に向けて出力する。そして、リモートプラズマ装置１１をオンして、各ガスをプラズマ化させて、リモートプラズマ装置１１に導入する。この際、排気ポンプ６１をオンし、かつ、排気バルブ６２を開くことで、第一チャンバー５内を排気する。排気時の第一チャンバー５内の圧力は、６７〜１３３Ｐａ程度とすればよい。
（変形例１）
第一チャンバー５に対してＮＨ３ガス等を導入するのに先立って、リモートプラズマ装置１１をオンしてから、Ａｒガス供給管８２及びＯ３ガス供給管７７に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、リモートプラズマ装置１１に向けてＡｒガスを例えば２００ｃｃ／ｍｉｎ、Ｏ３ガスを例えば６００ｃｃ／ｍｉｎの流量で出力する。Ａｒガス及びＯ３ガスは、リモートプラズマ装置１１によってプラズマ化されてから、導入路２１及びノズル２２を通じて第一チャンバー５に導入される。ただし、高濃度Ｏ３ガスを用いる場合はリモートプラズマ装置をオフとし、それらのガスを励起しないでチャンバーに導入してもよい。
つづいて、ＨＭＤＳＯガス供給管７３に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、第一チャンバー５に向けてＨＭＤＳＯガスを例えば７５ｃｃ／ｍｉｎの流量で出力する。ＨＭＤＳＯガスは、ガスシャワー３０を通じて第一チャンバー５に導入される。このような処理を行うと、ウェハ４１には、ＳｉＯ２膜が形成されることになる。ＳｉＯ２膜の屈折率を測定すると、約１．５０であった。
その後、実施形態１で説明したとおりの条件で、ウェハ４１上に形成したＳｉＯ２膜上に、ＳｉＯＮ膜を形成する。ＳｉＯＮ膜の屈折率を測定したところ、１．７５であった。また、ＳｉＯ２膜は、ＳｉＯＮ膜とウェハ４１との決着剤的役割を担うことになり、ＳｉＯＮ膜のウェハ４１（ＳｉＯ２膜）に対する密着性を目視によって確認したところ、ＳｉＯＮ膜の剥離及び気泡も存在しなかった。
さらに、第二チャンバー６において、５０〜４００℃の範囲（例えば、２００℃）に加熱されたヒーター５１上に、上記処理を施したウェハ４１を載置した。そして、排気ポンプ６１をオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を１００〜３００Ｐａ（例えば、１３３Ｐａ）となる条件で排気しながら、Ｎ２ガスを１００〜３００ｃｃ／ｍｉｎ（例えば、２００ｃｃ／ｍｉｎ）を流し、かつ、ランプ１０１から、例えば、波長２５４ｎｍ、照度２０ｍＷの低圧水銀光を、例えば１分程度照射することによって、ウェハ４１の紫外線アニール処理を行う。紫外線アニール処理後のウェハ４１の屈折率を測定したところ、ＳｉＯ２膜の屈折率は約１．５３、ＳｉＯＮ膜のそれは約１．８０であった。
また、紫外線アニール処理を行うことにより、ＳｉＯ２膜内及びＳｉＯＮ膜内に含まれている炭素（Ｃ）及び水素（Ｈ）が脱離して、ＳｉＯ２膜及びＳｉＯＮ膜の純度が増加することになった。なお、ＳｉＯ２膜及びＳｉＯＮ膜は共に、膜厚が約７％程度減少した。
（実施形態２）
図４は、本発明の実施形態２に係るウェハ４１の断面図である。図４（ａ）には、ＳＴＩに係るトレンチ２０１の形成後に変形例１等で説明した手法で形成されたＳｉＯ２膜２０２を有するウェハ４１を示している。図４（ｂ）には、図４（ａ）に示すウェハ４１の紫外線を照射後の様子を示す図である。
図４（ａ）に示すように、トレンチ２０１の形成後にＳｉＯ２膜２０２を形成してから、希ＨＦ処理を行うこと、トレンチ２０１内のＳｉＯ２膜２０２には洲２０３が発生していることが確認できる。洲２０３が存在すると、素子分離の信頼性が低下するため、この除去対策が必須となる。
図４（ｂ）に示すように、本実施形態では、ウェハ４１に紫外線を照射することによって、ＳｉＯ２膜２０２内に含まれている炭素（Ｃ）及び水素（Ｈ）が脱離させることで、洲２０３を消失させ、トレンチ２０１内のＳｉＯ２の埋め込み状態を改善する。さらに、ウェハ４１に対して、８００℃以上の温度下で、Ｈ２Ｏ酸化処理を行うと、洲２０３を高精度に消失させることが可能となる。
具体的には、まず、ウェハ４１上にハードマスク層を形成した後、パッド層とウェハ４１の一部分を除去するなどして、例えば深さが７００ｎｍ程度のトレンチ２０１を作成する。第一チャンバー５内は、温度が例えば３００℃となるようにヒーター５１の温度を制御し、かつ、排気ポンプ６１をオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を０〜１０１３Ｐａの範囲（例えば１３３Ｐａ）に設定する。
つぎに、ウェハ４１を、変形例１の場合と同様に、第一チャンバー５に搬送し、リモートプラズマ装置１１をオンしてから、Ａｒガス供給管８２及びＯ３ガス及び水蒸気のガス供給管７８に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、リモートプラズマ装置１１に向けてＡｒガスを例えば２００ｃｃ／ｍｉｎ、Ｏ３ガスを例えば６００ｃｃ／ｍｉｎ、水蒸気を例えば２００ｃｃ／ｍｉｎの流量で出力する。Ａｒガス、Ｏ３ガス及び水蒸気は、リモートプラズマ装置１１によってプラズマ化されてから、導入路２１及びノズル２２を通じて第一チャンバー５に導入される。
なお、第一チャンバー５に搬送された直後のウェハ４１のトレンチ２０１には、ＳＴＩを形成するために使用したエッチングガスにより形成されたＣ−Ｃ結合、又は、Ｃ−Ｈ結合などに代表される、いわば不純物が付着している場合がある。そこで、ウェハ４１を、第一チャンバー５に搬送してから、リモートプラズマ装置１１をオンするまでに、第一チャンバー５内にＯ３ガスを導入することによって、Ｃ−Ｃ結合、又は、Ｃ−Ｈ結合などの当該結合を切断して、上記不純物を除去しておくとよい。
つづいて、ＨＭＤＳＯガス供給管７３に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、第一チャンバー５に向けてＨＭＤＳＯガスを例えば７５ｃｃ／ｍｉｎの流量で出力する。ＨＭＤＳＯガスは、ガスシャワー３０を通じて第一チャンバー５に導入される。これにより、ウェハ４１表面にはＳｉＯ２膜２０２が形成され、かつ、ウェハ４１のトレンチ２０１内にはＳｉＯ２が埋め込まれ、ＳＴＩが形成される。
またウェハ４１のトレンチ２０１内だけへのＳｉＯ２の埋め込みには、ＣＦ４ガスとＡｒガスとを用い、圧力は例えば１３３Ｐａとし、等方性エッチングであるリモートプラズマを繰り返し用いた。
その後、第二チャンバー６において、５０〜４００℃の範囲（例えば、２００℃）に加熱されたヒーター５１上に、上記処理を施したウェハ４１を載置した。そして、排気ポンプ６１をオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を１００〜３００Ｐａ（例えば、１３３Ｐａ）となる条件で排気しながら、Ｎ２ガスを１００〜３００ｃｃ／ｍｉｎ（例えば、２００ｃｃ／ｍｉｎ）を流し、かつ、ランプ１０１から、例えば、波長２５４ｎｍ、照度２０ｍＷの低圧水銀光を、１分程度照射することによって、ウェハ４１の紫外線アニール処理を行う。
また、紫外線アニール処理を行うことにより、洲２０３が消失した。加えて、ＳｉＯ２膜２０２内に含まれている炭素（Ｃ）及び水素（Ｈ）が脱離して、ＳｉＯ２膜２０２の純度が増加することになった。なお、ＳｉＯ２膜２０２は、膜厚が約１０％程度減少した。
さらに、ＳｉＯ２膜２０２の形成に代えて、多結晶シリコン膜を形成した。多結晶シリコンは、トレンチ２０１の半分程度（３５０ｎｍ程度）の深さまで埋め込んだ。そして、波長２００ｎｍ以下の紫外線ランプであるＸｅエキシマランプを用いたところ、多結晶シリコン膜は、１００％Ｏ３雰囲気下で酸化し、膜厚が光照射前に比して１．５倍に増加し、ＳｉＯ２膜が形成された。なお、多結晶シリコン膜に代えてアモーファスシリコン膜を形成した場合も同様であった。
（実施形態３）
図５は、本発明の実施形態３に係る第一チャンバー５の模式的な構成図である。図５には、図２に示した部分に加えて、１３．５６ＭＨｚ又は４００ＫＨｚのＲＦ電源９１と、ＲＦ電源９１から供給される電力に基づいて高周波プラズマを発生させるための配線１７とを備えている。
図６は、図５に示す第一チャンバー５によって処理されるウェハ４１の模式的な断面図である。
本実施形態では、まず、ウェハ４１に対して既知の手法によって、例えば深さが７００ｎｍ程度のトレンチ２０１を作成する。第一チャンバー５内は、温度が例えば３００℃となるようにヒーター５１の温度を制御し、かつ、排気ポンプ６１をオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を例えば１３３Ｐａに設定する。
つぎに、ウェハ４１を、変形例１の場合と同様に、第一チャンバー５に搬送し、リモートプラズマ装置１１をオンしてから、Ａｒガス供給管８２及びＯ３ガス供給管７７に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、リモートプラズマ装置１１に向けてＡｒガスを例えば２００ｃｃ／ｍｉｎ、Ｏ３ガスを例えば４００ｃｃ／ｍｉｎの流量で出力する。Ａｒガス及びＯ３ガスは、リモートプラズマ装置１１によってプラズマ化されてから、導入路２１及びノズル２２を通じて第一チャンバー５に導入される。
つづいて、Ｈｅガス供給管７１及びＨＭＴＳＯガス供給管７４に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、第一チャンバー５に向けてＨｅガスを例えば１００ｃｃ／ｍｉｎ、ＨＭＴＳＯガスを例えば７５ｃｃ／ｍｉｎの流量で出力する。Ｈｅガス及びＨＭＤＳＯガスは、ガスシャワー３０を通じて第一チャンバー５に導入される。
この際、ＲＦ電源９１により、ウェハ４１に対して、４００ＫＨｚ程度の高周波を３００〜５００Ｗ（例えば、４００Ｗ）で配線１７に印加することによって、第一チャンバー５内に高周波プラズマを発生させ、ウェハ４１表面にはＳｉＯ２膜２０４を形成させ、かつ、ウェハ４１のトレンチ２０１内にはＳｉＯ２が埋め込まれ、ＳＴＩが形成させる。
その後、第二チャンバー６において、５０〜４００℃の範囲（例えば、３００℃）に加熱されたヒーター５１上に、上記処理を施したウェハ４１を載置した。そして、排気ポンプ６１をオンし、かつ、排気バルブ６２を開き、第二チャンバー６内の圧力を１００〜３００Ｐａ（例えば、１３３Ｐａ）となる条件で排気しながら、Ｏ３ガスを１００〜３００ｃｃ／ｍｉｎ（例えば、２００ｃｃ／ｍｉｎ）を流し、かつ、低圧Ｈｇランプ１０１から、例えば、波長２５４ｎｍ、照度２０ｍＷの低圧水銀光を、１分程度照射することによって、ウェハ４１の紫外線アニール処理を行う。
また、紫外線アニール処理を行うことにより、図６に示すＳＴＩの中の洲２０３が消失した。加えて、ＳｉＯ２膜２０４内に含まれている炭素（Ｃ）及び水素（Ｈ）が脱離して、ＳｉＯ２膜２０４の純度が増加することになった。なお、ＳｉＯ２膜２０４は、膜厚が約１０％程度減少した。
（実施形態４）
図７は、本発明の実施形態４のチャンバー５に対応する処理室の模式的な構成図である。図７には、種々のガスが通る複数穴が形成されている内部石英管３２２と、内部石英管３２２の周辺を覆っていて減圧ＣＶＤ処理室を形成する外部石英管３２１と、各石英管３２１，３２２を加熱する炉３１１と、外部石英管３２１に連結されている排気パイプ３３１と、外部石英管３２１と内部石英管３２２の間、またはガスノズル３２５にオゾンガスＯ３ガス及び／又は水蒸気を導入するための配管３０１と内部石英管３２２に半導体ガスを導入するための配管３０２を示している。図７では外部石英管３２１と内部石英管３２２の間にガスノズル３２５を取り付けた状態を示しているが、ガスノズル３２５を取り付けないで、ガスを直接導入してもよい。ここで配管３０１と配管３０２に導入するガスは交互に取り替えてもよい。さらにリモートプラズマ装置に接続される配管３０３と、配管３０３とガス集合配管とをまとめるマニホールド３０５と、ウェハ４１の酸化防止用のＮ２ガスを充満したシールドボックス３０４とを示している。
図８は、図７に示す処理室内に収容されるウェハホルダー４０１の模式的な構成図である。図９は、図８の一部の拡大図である。図８，図９に示すように、ウェハ４１を円盤状の石英板４０２と、石英板４０２の上面に設けられていてウェハ４１が載置される突起４０４と、石英板４０２を相互に連結する石英ホルダー４０３とを示している。なお、ウェハホルダーの素材は、石英を用いることに限定されず、例えば、ＳｉＣを用いることもできる。なお、突起４０４の高さは、搬送アームのアーム高さ以上としている。
炉３１１全体の高さは、１〜２ｍ程度とするとよい。係る場合に、例えば、ウェハホルダー４０１の高さを１．５ｍ程度とし、石英板４０２相互の間隔を２０ｍｍとすれば、約５０枚のウェハ４１を一度に処理することが可能となる。
つぎに、図７に示す処理室の動作について説明する。まず、既知の方法によって例えば７００ｎｍの深さで形成されたシャトートレンチを有する複数のウェハ４１を、図示しない搬送アームを駆動することによって、ウェハホルダーの各突起４０４の上に載置していく。
つぎに、ウェハホルダーを内部石英管３２２内に収容してから、外部石英管３２１及び内部石英管３２２を、炉３１１によって例えば４２５℃に加熱する。そして、排気パイプ３３１に接続される減圧ポンプ（図示せず）を駆動して、外部石英管３２１内の圧力を例えば６７Ｐａとする。
この状態で、外部石英管３２１と内部石英管３２２との間に、ガス集合配管１２を通じてガス配管３０１によりＯ３ガスを８００ｃｃ／ｍｉｎ、水蒸気を１０００ｃｃ／ｍｉｎの流量でそれぞれ流す。また、内部石英管３２２内にガス集合配管１３を通じて、ガス配管３０２によりＨＭＤＳＯガスを４００ｃｃ／ｍｉｎ、Ｈｅガスを２００ｃｃ／ｍｉｎの流量でそれぞれ流す。
この結果、ウェハ４１上及びシャトートレンチ内にはＳｉＯ２膜が形成される。蒸気の製造条件の場合、膜堆積率（デポレート）は、１００Å／ｍｉｎであったが、製造条件を適宜変更することにより、５０Å／ｍｉｎ〜３００Å／ｍｉｎの範囲で調整することができる。
つづいて、内部石英管３２２内に、ガス集合配管１３を通じてＯ３ガスを例えば６００ｃｃ／ｍｉｎの流量で流して、ウェハ４１に対してアニールを行った。アニール条件は同一温度下で圧力を例えば１３３Ｐａとし、処理時間を１５分とした。この結果、ＳｉＯ２膜の膜厚は約４％減少したが、ＳＴＩにおける洲２０３が消失して、ＳｉＯ２の埋め込み状態は改善した。
また、上記アニール処理に代えて、ウェハ４１に対してＯ３ガス雰囲気で波長２５４ｎｍ、照度２０ｍＷの紫外光を２分程度照射したところＳｉＯ２膜の膜厚は約８％減少したが、やはり、ＳＴＩにおける洲が消失して、ＳｉＯ２の埋め込み状態は改善した。
なお、ウェハ４１上及びシャトートレンチ内にはＳｉＯ２膜を形成する処理工程と、アニール処理工程とを、交互に、複数回実行してもよい。また、処理室内のクリーニングは、リモートプラズマ装置を用いて、配管３０３からクリーニングガスを導入し、実施形態１で説明した手法によって行うことができる。さらに、ＳｉＯ２膜の形成時に、ガス集合配管１２を通じて、希釈されたＯ２ガス、Ｏ３ガス又は水蒸気を、リモートプラズマ装置に向けて供給し、当該ガスプラズマ化してから配管３０１を通してノズル３２５内に流してもよい。また配管３０２を通して内部石英管３２２内に流してもよい。
図１０は、図７に示す内部石英管３２２の変形例を示す図である。図１０には、複数穴に代えて複数のスリット３２４が形成された内部石英管３２３を示している。
図１１は、図７に示す配管３０１から外部石英管３２１と内部石英管３２２の間に非半導体ガスを導入するための代替例を示す図である。図１１には、複数の孔３２６が形成されたノズル３２５を示している。
内部石英管３２４又はノズル３２５を用いた減圧ＣＶＤ装置においても、図１に示す第一チャンバーと同様に、ＳＴＩにおける洲を消失させることによって、ＳｉＯ２の埋め込み状態を改善することが可能となる。
（実施形態５）
図１２（ａ）は、高誘電率膜であるところのＨｆＯ２膜５０１が形成されたウェハ４１の模式的な断面図である。図１２（ｂ）は、図１２（ａ）に示すウェハ４１のＯ３ガスアニール後の様子を示す図である。
ＨｆＯ２膜５０１は、誘電率が高く、６〜１５程度誘電率を得るためには、１〜１０ｎｍの厚さで足りるので、ＤＲＡＭのゲート、キャパシー膜に好適に用いることができる。 しかし、ＨｆＯ２膜５０１は、水素（Ｈ）が含まれるので、経時変化によって誘電率が低下しないように、Ｏ２アニール処理がなされる。
この際、ＨｆＯ２膜５０１を、例えば８００℃以上の温度下でＯ２アニール処理を行うと、ＨｆＯ２膜５０１とウェハ４１との間に酸化によってＳｉＯ２膜が形成されるため、組成が膜厚の位置により変化するため設計どおりの値を得ることが難しく、また誘電率の経時変化が起きるため、ゲート電圧のコントロールが難しくなる。
そこで、本実施形態では、第一チャンバー５又は第二チャンバー６内で例えば３５０℃に加熱されたヒーター上でＯ３ガスを例えば２００ｃｃ／ｍｉｎ程度の流量で流し、圧力が例えば１３３Ｐａで２分間程度処理を行った。これによりＨｆＯ２膜５０１中の水素（Ｈ）を効率よく除去することが可能となる。
さらに、Ｏ３ガスを使用し、波長１７２ｎｍの紫外光を照射して、１分間程度の紫外線アニールを行えば、ＨｆＯ２膜５０１中の水素（Ｈ）を更に効率よく除去することが可能となる。また、ＨｆＯ２膜５０１を図７に示す減圧ＣＶＤ装置内に搬送し、約４２５℃でＯ３ガスを５００ｃｃ／ｍｉｎの割合で３０分間流し、アニール処理を行ってもよい。
なお、本実施形態では、ＨｆＯ２膜５０１を用いたウェハ４１を例に説明したが、例えば、ＳｉａＮｂＨｆｃＯｄ膜、ＨｆＯＸＮＹ膜、ＨｆＯＸＳｉＹ膜、ＨｆＯＸＮＹＳｉＺ膜、Ａｌ２Ｏ３膜、またはＩｒ膜、Ｃｏ膜、Ｔａ膜、Ｂａ膜を用いたウェハ４１においても、同様の処理を行うことができる。
（実施形態６）
図１３は、本発明の実施形態６に係るＳｉＯＮ膜６０３に対するビアホール形成方法を示す図である。図１３（ａ）には、低誘電率膜６０１上にレジストパターン６０２を形成し、次いでＳｉＯＮ膜６０３を形成した様子を示している。図１３（ｂ）には、図１３（ａ）に示す低誘電率膜６０１に対して異方性エッチング装置を用いてエッチングを行ってビアホール６０４を形成した様子を示している。
つぎに、ビアホールの形成方法について説明する。レジストパターン６０２が形成された低誘電率膜６０１に対して、ＨＭＤＳＯガス又はＴＥＯＳガス供給管７３に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、第一チャンバー５に向けてＨＭＤＳＯガス又はＴＥＯＳガスを例えば７５ｃｃ／ｍｉｎの流量で出力する。この際、ヒーター５１の設定温度を例えば１００℃以下に調整する。
つづいて、リモートプラズマ装置１１をオンしてから、Ａｒガス供給管８２及びＮＨ３ガス供給管７６に係る各マスフローコントローラー１５の制御によって各バルブ１６を開き、リモートプラズマ装置１１に向けてＡｒガスを例えば２００ｃｃ／ｍｉｎ、ＮＨ３ガスを例えば８００ｃｃ／ｍｉｎの流量で出力する。Ａｒガス及びＮＨ３ガスは、リモートプラズマ装置１１によってプラズマ化されてから、導入路２１及びノズル２２を通じて第一チャンバー５に導入される。なお、ＮＨ３ガスに代えて、Ｎ２ガスを導入してもよいし、Ａｒガス及びＮＨ３ガス（或いはＮ２ガス）の一方のみを用いもてよい。この結果、低誘電率膜６０１及びレジストパターン６０２の各表面には、ＳｉＯＮ膜６０３が形成される。
つぎに、ガス配管７５等に係るマスフローコントローラー１５を適宜制御することで、ＣＦ４、Ｃ３Ｆ８およびＣＨＦ３さらにＯ２の混合ガスを、第一チャンバー５に向けて出力する。この際、ＣＦ４ガスを例えば５０ｃｃ／ｍｉｎ、Ｃ３Ｆ８ガスを例えば２０ｃｃ／ｍｉｎ、ＣＨＦ３ガスを例えば３０ｃｃ／ｍｉｎ、Ｏ２ガスを例えば３０ｃｃ／ｍｉｎの流量とするとよい。
こうして、ＳｉＯＮ膜６０３を異方性エッチングすることによって、レジストパターン６０３の主としてサイドウォールにＳｉＯＮ膜６０３を残した。また、図示しない制御手段によって、エッチング間にＳｉＯＮ膜６０３にＮ２雰囲気下で紫外線アニールを行うと、ＳｉＯＮ膜６０３が高密度化し、低誘電率膜６０１にビアホール６０４を形成するためのエッチングを行う場合に、ＳｉＯＮ膜６０３の変形又は減少を抑えることが可能となる。
その後、低誘電率膜６０１を異方性エッチングすると、レジストパターン６０２のサイドウォールに形成されているＳｉＯＮ膜６０３も、レジストパターン６０２と同様に、レジストとして機能するため、レジストパターン６０２よりも小さなビアホール６０４が形成できる。もっとも、ビアホール６０４に銅などを埋め込み、微細配線として用いることもできる。
なお、本実施形態では、ＳｉＯＮ膜６０３をレジストとして用いる場合を例に説明したが、ＳｉＯＮ膜６０３に代えて、ＳｉＯ２膜、ＳｉＮ膜またはＳｉ膜を形成してもよい。
さらに、ガス供給管７３に接続されるガスボンベをＴＭＤＭＤＳＯ（（ＣＨ３）２（ＯＣＨ３）−Ｓｉ−Ｏ−Ｓｉ−（ＯＣＨ３）（ＣＨ３）２）ガスのボンベとし、ガス供給管７４に接続されるガスボンベをＨＭＤＭＴＳＯ（（ＣＨ３）２（ＯＣＨ３）−Ｓｉ−Ｏ−Ｓｉ（ＣＨ３）２−Ｏ−Ｓｉ（ＯＣＨ３）（ＣＨ３）２）ガスのボンベとし、ＣＦ４、Ｃ３Ｆ８およびＣＨＦ３の混合ガスを用いて異方性エッチングを行うことでＳｉＯ膜を形成してもよい。さらには、ＳｉＨ４ガス、ＯＭＴＳＯガス、ＨＭＤＳガス、ＯＭＣＴＳガス、ＨＥＤＳガス、ＴＭＤＳガス、ＴＥＤＳガス、ＴＭＣＴＳガス、ＴＥＣＴＳガス、ＯＭＴＳＯガスを含むシリコン系ガス、つまり、Ｏ成分又はＨ成分を含むシリコン系ガス、そのほかにも、ゲルマニウム系ガス 、セレン系ガス、リン系ガス、アルミニウムアンチモン、ガリウム系ガス、アンチモン系ガス、インジウム系ガスなどのように、半導体膜を形成できるＨｉｇｈ−ｋソースガスを用いてもよい。
（変形例１）
以下の点を、実施形態６に対して変更してもよい。すなわち、まず、第一チャンバー５内の圧力を５０Ｐａ〜１５０Ｐａ（例えば９９．８Ｐａ）とした状態でジメトキシテトラメチルジシロキサンガスとＨ２Ｏガス、Ｏ２ガスさらにＨｅガスをそれぞれ、第一チャンバー５に約流量７５ｃｃ／ｍｉｎ、４５０ｃｃ／ｍｉｎ、５０ｃｃ／ｍｉｎおよび１００ｃｃ／ｍｉｎ流した。
そして、上部電極に１３．５６ＭＨｚのＲＦ(図示しない)を５００Ｗ〜６５０Ｗ（例えば６００Ｗ）の出力で数１０秒から数分（例えば３０秒）間加えて、ガスのプラズマ化を行う。
この結果、厚さが３０ｎｍの酸化膜６０３が、ウェハ４１のレジストパターン６０２上に形成される。その後、実施形態６と同様の条件で、第二チャンバー６において紫外線照射処理を行ったところ、酸化膜６０３の厚さは、平均で約４％減少した。
それから、図示しないエッチング装置で等法性エッチングを行うことで、図５（ａ）にしめすように、レジストパターン６０２のサイドウォールに酸化膜６０３が形成される。換言すると、レジストパターン６０２のサイドウォール間に、レジストの一部を構成する酸化膜６０３が形成されるので、レジストパターン６０２のみを形成した場合に比して、狭いビアホール６０４を形成可能となる。
なお、ジメトキシテトラメチルジシロキサンガスに代えて、トリメチルシラン（ＨＳｉ（ＣＨ３）３）ガス、トリメトキシシラン（ＨＳｉ（ＯＣＨ３）３）ガス、テトラメトキシシラン（Ｓｉ（ＯＣＨ３）４）ガス、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）ガス、ジシロキサン（Ｈ３−Ｓｉ−Ｏ−Ｓｉ−Ｈ３）ガス、ジメトキシテトラメチルジシラザン（（ＯＣＨ３）（ＣＨ３）２−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）２（ＯＣＨ３））ガスなどのアルキル基又はアルコキシ基を有する反応ガスを用いてもよい。また、水蒸気に代えてＮ２Ｏガスを用いてもよい。
（変形例２）
以下の点を、実施形態６に対して変更してもよい。すなわち、まず、第一チャンバー５内の圧力を５０Ｐａ〜１５０Ｐａ（例えば９９．８Ｐａ）とした状態でジメトキシテトラメチルジシロキサンガスとＨ２Ｏガス、Ｏ２ガスさらにＨｅガスをそれぞれ、第一チャンバー５に約流量７５ｃｃ／ｍｉｎ、４５０ｃｃ／ｍｉｎ、５０ｃｃ／ｍｉｎおよび１００ｃｃ／ｍｉｎ流した。
そして、下部電極（基板）に対し、４００ＭＨｚのＲＦ(図示しない)を１００Ｗ〜３００Ｗ（例えば２００Ｗ）の出力で数１０秒から数分（例えば６０秒）間加えて、ガスのプラズマ化を行う。
この結果、厚さが３０ｎｍの酸化膜６０３が、ウェハ４１のレジストパターン６０２上に形成される。この膜はカソードカップリング方式で形成したため膜が緻密で、空孔径が０．５ｎｍ〜０．６ｎｍと小さい。その後、実施形態６と同様の条件で、第二チャンバー６において紫外線照射処理を行ったところ、酸化膜６０３の厚さは、平均で約２％減少した。
それから、図示しないエッチング装置で等法性エッチングを行うことで、図５（ａ）にしめすように、レジストパターン６０２のサイドウォールに酸化膜６０３が形成される。換言すると、レジストパターン６０２のサイドウォール間に、レジストの一部を構成する酸化膜６０３が形成されるので、レジストパターン６０２のみを形成した場合に比して、狭いビアホール６０４を形成可能となる。
なお、ジメトキシテトラメチルジシロキサンガスに代えて、トリメチルシラン（ＨＳｉ（ＣＨ３）３）ガス、トリメトキシシラン（ＨＳｉ（ＯＣＨ３）３）ガス、テトラメトキシシラン（Ｓｉ（ＯＣＨ３）４）ガス、テトラエトキシシラン（Ｓｉ（ＯＣ２Ｈ５）４）ガス、ジシロキサン（Ｈ３−Ｓｉ−Ｏ−Ｓｉ−Ｈ３）ガス、ジメトキシテトラメチルジシラザン（（ＯＣＨ３）（ＣＨ３）２−Ｓｉ−ＮＨ−Ｓｉ−（ＣＨ３）２（ＯＣＨ３））ガスなどのアルキル基又はアルコキシ基を有する反応ガスを用いてもよい。また、水蒸気に代えてＮ２Ｏガスを用いてもよい。
（実施形態７）
図１４は、本発明の実施形態７に係るウェハ４１の断面図である。図１４に示すレジストパターン上からトランジスタのソースドレインに不純物イオンであるＡｓを高濃度（＞１０１５ドーズ/ｃｍ2）でイオン注入したウェハ４１を第一チャンバー５から第二チャンバー６に搬送する。図１４には、トランジスタ７００と、そのゲート酸化膜７０１と、ゲート電極７０２と、サイドウォール絶縁膜７０３と、Ｎ−領域（Ａｓの濃度の少ない領域７０４と、Ｎ＋領域（Ａｓの濃度の多い領域）７０５と、絶縁膜７０６と、Ａｓが高濃度にイオン注入されたレジスト７０７とを示す。ウェハ４１は、第二チャンバー６のヒーター５１上に載置される。ヒーター５１の設定温度は、１５０℃以下でよい。ウェハ４１に対して、例えば、波長３００ｎｍ以下の紫外線ランプであるＸｅエキシマランプ（波長１７２ｎｍ）又は低圧Ｈｇランプ（波長１８５＋２５４ｎｍ）から、照度１０ｍＷ／ｃｍ２で１分間、紫外光を照射する。その後、選択的に、第二チャンバー６内を窒素ガス又は不活性ガス雰囲気にしてから、第二チャンバー６内を加温して、レジスト７０７を破裂させる。それから、第二チャンバー６内にＯ３ガスを導入して、１分間アッシングする。
紫外光照射及びＯ３ガス導入を計３回繰り返したところ、トランジスタ７００表面に形成したレジストパターン７０７が除去された。実際に、Ａｓを１×１０１６／ｃｍ２のドーズ量をイオン注入する手段を備え、当該手段によって形成したレジストパターン７０７に対して、本実施形態で説明した手法によってアッシングを行った場合、レジストパターン７０７は、きれいに除去された。また、Ａｓに代えて、ＰＨ３、Ｂ２Ｈ６によりＰ又はＢをドープした場合であっても、同様に、アッシングによってレジストパターン７０７が除去できた。
本実施形態では、従前、単にＯ３ガスを用いてアッシング処理を行っていた場合には、レジストパターン７０７内で炭化によって生じるＣ−Ｃ結合や不純物であるＡｓやＰのＣとの結合Ａｓ−ＣおよびＰ−Ｃのアッシングレートが遅いために、レジストパターン７０７の除去が困難であったことを突き止めた。
そこで、Ｃ−Ｃ結合の結合エネルギーに対応する波長が１９７．１２ｎｍであることに着目し、レジストパターン７０７に対して紫外光を照射することで当該結合を切断して、選択的に、窒素ガス又は不活性ガス雰囲気下でウェハ４１を加温して、レジスト７０７を破裂させてから、Ｏ３ガスによるアッシングによってレジストパターン７０７が除去されるようにした。
なお、まず、Ｈ２雰囲気下、Ｎ２Ｈ４雰囲気下、ＮＨ３雰囲気下又は水蒸気雰囲気下のようにＨを含むガス雰囲気下において、圧力を１３３Ｐａとし、Ｘｅエキシマランプから照度１０ｍＷ／ｃｍ２で１分間光を照射することによって、レジストパターン７０７表面の変質層を分解し、ＡｓＨ３、ＰＨ３、Ｂ２Ｈ６などの化合物にして蒸発させ、揮発性の弱いＡｓ、Ｐ、Ｂの酸化物を減少させる。
つぎに、Ｏ３雰囲気下として、圧力を１３３Ｐａとし、低圧Ｈｇランプから照度１０ｍＷ／ｃｍ２で１分間光を照射する。このようにすると不純物イオンであるＡｓ、ＰまたはＢの残留分は少なく、主な残留成分であるＣがＣＯ２となり、アッシングしやすくなる。この場合、Ａｓを１×１０１６／ｃｍ２のドーズ量をイオン注入することによって形成したレジストパターン７０７であっても、きれいに除去された。
なお、Ａｓ−Ｏ結合に対応する波長は２４７．２ｎｍであり、Ｐ−Ｏ結合に対応する波長は２０３．１ ｎｍである。
また、レジストが炭化してできたＡｓ−Ｃ結合、Ｐ−Ｃ結合及びＣ−Ｃ結合も、紫外光照射によって切断される。各結合エネルギーに対応する波長は、それぞれ、２５０ｎｍ、２３５．８ｎｍ及び１９７．１２ｎｍである。
（実施形態８）
本発明の実施形態８に係る半導体デバイスの製造方法について説明する。図２に示す第一チャンバー１のヒーター５１によって５０〜３００℃（例えば２００℃）に加熱された処理室内に、ロードロックチャンバー３内のロボットアームを用いて、ウェハ４１であるところのガラス基板を搬送する。
つぎに、ガス供給管７８に設けられているバルブを開き、第一チャンバー１内にＯ３ガスを、導入路２１及びノズル２２を通じて導入する。Ｏ３ガスの導入流量は、５０〜３００ｃｃ／ｍｉｎ（例えば１００ｃｃ／ｍｉｎ）程度とすればよい。
この際、排気バルブ６２を開き、図示しない圧力計が１００〜８００Ｐａ（例えば３９９Ｐａ）となる条件で排気ポンプ６１によって第一チャンバー１内を排気する。それから、Ｏ３ガスの導入開始後、約１〜５分（例えば３分）で、ガス供給管７８に設けられているバルブを閉じる。
つづいて、排気ポンプ６１の排気量を増やして、図示しない圧力計が１０〜１００Ｐａ（例えば７０Ｐａ）となる条件で第一チャンバー１内を排気する。
そして、ガス供給管７３に設けられているバルブを開き、第一チャンバー１内にＨＭＤＳＯガスを５０〜３００ｃｃ／ｍｉｎ（例えば７５ｃｃ／ｍｉｎ）の流量で導入する。この際、排気バルブ６２を開き、図示しない圧力計が１００〜８００Ｐａ（例えば３９９Ｐａ）となる条件で排気ポンプ６１によって第一チャンバー１内を排気する。それから、ＨＭＤＳＯガスの導入開始後、１〜５分（例えば３分）で、ガス供給管７３に設けられているバルブを閉じる。
つづいて、排気ポンプ６１の排気量を増やして、図示しない圧力計が１０〜１００Ｐａ（例えば７０Ｐａ）となる条件で第一チャンバー１内を排気する。
このように、Ｏ３ガスの導入、第一チャンバー１内の減圧、ＨＭＤＳＯガスの導入、第一チャンバー１内の減圧を１サイクルとして、例えば２０サイクルのデポジションを行った。この結果、ガラス基板には、約１００ｎｍの膜が形成された。この膜の屈折率は約１．４５であり、膜中にＣＨＸボンドが含まれていないことが分かった。
この膜に対して、同一温度で低圧Ｈｇランプなどを用い、ガラス基板上で照度１０Ｗ／ｃｍ２でという条件で紫外線を１分間程度照射した。この結果、膜厚が約４％減少し、屈折率は１．４６となった。その後、約３５０℃で４時間のアニール処理を行ったが、ウェハからのＮａ等の拡散が認められなかった。
なお、第一チャンバー１は、ガス供給管７７、ガス供給管８１、又は、ガス供給管８２に接続されているバルブを開けて、クリーニングガスであるＯ２ガス、Ａｒガス、又は、ＮＦ３ガスなどを導入して、リモートプラズマ装置１１で１０回成長、すなわち、２０サイクル分の処理を１０回繰り返し実行した後などに適宜、クリーニングすればよい。
また、ウェハ４１として、ＳＴＩを形成した１２インチの大きさのシリコン基板を用意することもできる。この場合には、Ｏ３ガスの導入時に併せて、水蒸気も導入する。この際、水蒸気はＯ３ガスの例えば半分から１／３程度の導入量とすればよい。また、ＨＭＤＳＯガスに代えて、ＤＭＴＭＤＳＯガスを導入する。導入量はＨＭＤＳＯガスのそれと同程度でよい。
こうすれば、ＳＴＩがシリコン基板に対してきれいに埋め込まれる。もちろん、希ＨＦ処理を行っても、トレンチ２０１内のＳｉＯ２膜２０２から洲２０３が消失することが確認できた。
（実施形態９）
図１５は、本発明の実施形態８に係る処理室及びこれに付帯する部分の模式的な構成図である。図１５に示す処理室は、図７に示した処理室を変形したものであり、かつ、当該処理室内には図８に示したようなウェハホルダー４０１が収容されている。
図１５には、図７等に示した部分のほかに、処理室外に、種々のガス用の配管３０６〜３０９と、配管３０６等に設けられたバルブ２０８及びマスフロー２０９と、バルブ２０８の開閉を制御する制御手段２０７と、ウェハホルダー４０１にウェハを搬送するロボットアーム２４１と、処理室を排気する排気ポンプ２３４と、排気ポンプ２３４と処理室とを結ぶ排気管２３１と、排気管２３１に接続される圧力計２３２と、排気管２３１に設けられているバルブ２３３とを示している。
配管３０１〜３０９によって処理室に導入されるガスは、Ｏ３ガス、水蒸気、ＤＭＴＭＤＳＯガス、ＨＭＤＳＯガス、（ＯＣＨ３）４（ＣＨ３）４（Ｓｉ−Ｏ）４ガス（ＴＭＴＭＣＴＳＯガス）、ＯＭＣＴＳガス、Ｎ２ガスである。なお、配管３０１〜３０２は、ノズル３２５に直結されている。したがって、Ｏ３ガス及び水蒸気は、ノズル３２５の孔３２６を通じて、内部石英管３２２内に導入される。一方、配管３０３〜３０９は、マニホールド３０５に直結されている。したがって、ＤＭＴＭＤＳＯガス等は、マニホールド３０５を通じて、内部石英管３２２内に導入される。
また、図１５には、図７等に示した部分のほかに、処理室内に、ウェハホルダー４０１の載置台２１６と、載置台２１６を昇降させる昇降手段２２２と、内部石英管３２２の上部に形成された開口部３２２Ａとを示している。ここで、内部石英管３２２の上部に形成された開口部３２２Ａが形成されていることから、内部石英管３２２内に導入された種々のガスは、内部石英管３２２から開口部３２２Ａを通じて、外部石英管３２１に向かう。そして、内部石英管３２２と外部石英管３２１との間を通じて、排気ポンプ２３４によって排気される。
図示しないヒーターによって１００〜３５０℃（例えば２５０℃）に加熱された処理室内に、ロボットアーム２４１を用いて、ウェハ４１であるところのＳＴＩを形成した１２インチの大きさのシリコン基板を搬送する。具体的には、処理室内のウェハホルダー４０１にシリコン基板を置く。
つぎに、制御手段２０７によって配管３０１に設けられているバルブ２０８を開き、処理室内にＯ３ガスを１５０〜５００ｃｃ／ｍｉｎ（例えば３００ｃｃ／ｍｉｎ）の流量で導入する。この際、バルブ２３３を開き、圧力計２３２が１００〜８００Ｐａ（例えば３９９Ｐａ）となる条件で排気ポンプ２３４によって処理室内を排気する。それから、Ｏ３ガスの導入開始後、約１〜５分（例えば３分）で、制御手段２０７によって配管３０１に設けられているバルブ２０８を閉じる。
つづいて、排気ポンプ２３４の排気量を増やして、圧力計２３２が１０〜１００Ｐａ（例えば７０Ｐａ）となる条件で、排気ポンプ２３４によって処理室内を排気する。
そして、制御手段２０７によって配管３０６に設けられているバルブ２０８を開き、処理室内にＨＭＤＳＯガスを１５０〜５００ｃｃ／ｍｉｎ（例えば３００ｃｃ／ｍｉｎ）の流量で導入する。この際、バルブ２３３を開き、圧力計２３２が１００〜８００Ｐａ（例えば３９９Ｐａ）となる条件で排気ポンプ２３４によって処理室内を排気する。それから、ＨＭＤＳＯガスの導入開始後、１〜５分（例えば３分）で、制御手段２０７によって配管３０６に設けられているバルブ２０８を閉じる。
つづいて、排気ポンプ２３４の排気量を増やして、圧力計２３２が１０〜１００Ｐａ（例えば７０Ｐａ）となる条件で、排気ポンプ２３４によって処理室内を排気する。
このように、Ｏ３ガスの導入、処理室内の減圧、ＨＭＤＳＯガスの導入、処理室内の減圧を１サイクルとして、例えば２０サイクルのデポジションを行った。この結果、ガラス基板には、約１００ｎｍの膜が形成された。この膜の屈折率は約１．４５であり、膜中にＣＨＸボンドが含まれていないことが分かった。そして、ＳＴＩがシリコン基板に対してきれいに埋め込まれていた。
この膜に対して、同一温度で低圧Ｈｇランプなどを用い、ガラス基板上で照度１０Ｗ／ｃｍ２でという条件で紫外線を１分間程度照射した。この結果、膜厚が約４％減少した。もちろん、希ＨＦ処理を行っても、トレンチ２０１内のＳｉＯ２膜２０２から洲２０３が消失していることが確認できた。なお、処理室は、実施形態８と同様の条件で、適宜クリーニングすればよい。
また、ＨＭＤＳＯガスに代えて、ＤＭＴＭＤＳＯガスを導入してもよい。この場合には、Ｏ３ガスの導入時に、制御手段２０７によって配管３０２に設けられているバルブ２０８も開き、併せて、水蒸気も導入する。この際、水蒸気は、Ｏ３ガスの例えば半分から１／３程度の導入量とすればよい。また、ヒーターの温度は、１００℃程度にまで下げてよい。
そして、ＤＭＴＭＤＳＯガスを導入する際には、排気圧力をＨＭＤＳＯガスの場合に比して１．５〜２倍程度に高め、かつ、その後の処理室内の減圧時の圧力も１．５〜２倍程度に高める。この条件下で１００ｎｍの膜厚を得るには、デポジションが１０サイクルで済んだ。
また、ウェハ４１として、高誘電率膜（Ｈｉｇｈ−ｋ膜）の形成対象の１２インチの大きさのシリコン基板を用意することもできる。この場合には、配管３０３に接続されるガスボンベをテトラキス（Ｎエチルメチルアミノ）ハフニュウムガスのボンベとし、配管３０６に接続されるガスボンベをテトラキス（ＮエチルＮメチルアミノ）ジルコニウムのボンベとし、配管３０７に接続されるガスボンベをトリス（ｉプロピルシクロペンタジニル）ランタンガスのボンベとし、配管３０８に接続されるガスボンベをトリメチルアルミニウムガスのボンベとする。
そして、Ｏ３ガスの導入に先立って、配管３０３に接続されているバルブを開けて、Ｈｉｇｈ−ｋ膜の材料であるテトラキス（Ｎエチルメチルアミノ）ハフニュウムガスを処理室内に導入する。流量はＯ３ガスの場合と同程度でよいが、導入時の圧力は１．５〜２倍程度に高める。また、その後の減圧時の圧力を１〜２Ｐａ（例えば１．３Ｐａ）とする。その後、既述の条件で、Ｏ３ガスを処理室内に導入する。
なお、テトラキス（Ｎエチルメチルアミノ）ハフニュウムガスに代えて、Ｎチャネル、Ｐチャネルトランジスタに応じて、テトラキス（ＮエチルＮメチルアミノ）ジルコニウム、トリス（ｉプロピルシクロペンタジニル）ランタンガス、又は、トリメチルアルミニウムガスを用いることもできる。
係る場合には、３サイクルのデポジションで、３ｎｍのＨｉｇｈ−ｋ膜が得られた。Ｈｉｇｈ−ｋ膜の誘電率を測定したところ約３０であった。また、Ｈｉｇｈ−ｋ膜中にＣＨＸボンドが含まれていないことも分かった。
さらに、上記手法で製造したＨｉｇｈ−ｋ膜を、ＤＲＡＭのゲート膜として利用してみたところ、良好なトランジスタ特性が得られた。
実施形態１等で説明した半導体製造装置を用いて製造した半導体デバイスは、液晶・プラズマ・ＥＬ（electroluminescence）などの表示装置に好適に用いることができる。この他にも、ディジタルカメラ・ディジタルスチルカメラなどの撮像装置、ファクシミリ、プリンタ、スキャナなどの画像形成装置、ＣＬＣ素子、発光型レーザ装置等の光学装置、携帯電話機などの通信装置、パーソナルコンピュータなどの情報処理装置に内蔵されている或いは着脱可能なメモリのように、電子部品の素子等を形成するためのガラス基板が用いられるものであれば、好適に用いることができる。
本発明の実施形態１の半導体製造装置の模式的な構成図である。 図１の第一チャンバー１の模式的な構成図である。 図１の第二チャンバー２の模式的な構成図である。 本発明の実施形態２に係るウェハ４１の断面図である。 本発明の実施形態３に係る第一チャンバー５の模式的な構成図である。 図５に示す第一チャンバー５によって処理されるウェハ４１の模式的な断面図である。 本発明の実施形態４の処理室の模式的な構成図である。 図７に示す減圧ＣＶＤチャンバー５内に収容されるウェハホルダー４０１の模式的な構成図である。 図８の一部の拡大図である。 図７に示す内部石英管３２２の変形例を示す図である。 図７に示すガス集合配管の代替例を示す図である。 高誘電率膜であるところのＨｆＯ２膜５０１が形成されたウェハ４１の模式的な断面図である。 本発明の実施形態６に係るＳｉＮ膜６０３に対するビアホール形成方法を示す図である。 本発明の実施形態７に係るウェハ４１の断面図である。 本発明の実施形態８に係る処理室及びこれに付帯する部分の模式的な構成図である。
符号の説明
１ 第一チャンバー
２ 第二チャンバー

Claims (20)

  1. 非励起状態の半導体ガスを処理室へ導入する第１導入手段と、
    励起状態の非半導体ガスを前記処理室へ導入する第２導入手段と、
    を備える半導体製造装置。
  2. 非励起状態の半導体ガスを処理室へ導入する第１導入手段と、
    減圧下で非励起状態の高濃度Ｏ３ガスを含む非半導体ガスを前記処理室へ導入する第２導入手段と、
    を備える半導体製造装置。
  3. 前記第１導入手段と前記第２導入手段とを交互にオン／オフする制御手段を備える請求項１記載の半導体製造装置。
  4. 前記第１導入手段は、前記半導体ガスが貯蓄されているボンベから、リモートプラズマ装置を経由することなく、前記処理室に向かう第１ガス供給管を有し、
    前記第２導入手段は、前記非半導体ガスが貯蓄されているボンベから、前記リモートプラズマ装置を経由して、前記処理室に向かう第２ガス供給管を有する
    請求項１記載の半導体製造装置。
  5. 前記第１及び第２導入手段は、
    前記半導体ガスが貯蓄されているボンベから、リモートプラズマ装置を経由することなく、前記処理室に向かう第１ガス供給管と、
    前記第１ガス供給管に設けられている第１バルブと、
    前記非半導体ガスが貯蓄されているボンベから、前記リモートプラズマ装置を経由して、前記処理室に向かう第２ガス供給管と、
    前記第２ガス供給管に設けられている第２バルブと、
    前記リモートプラズマ装置のオン／オフを切り替えると共に前記第１及び第２バルブの開閉を切り替える切換手段とを有する、
    請求項１記載の半導体製造装置。
  6. 前記励起後の非半導体ガスと前記半導体ガスとの各吐出位置が異なる、
    請求項１から４のいずれか記載の半導体製造装置。
  7. 前記励起後の非半導体ガスと前記半導体ガスとの各吐出位置が複数存在する、
    請求項１から４のいずれか記載の半導体製造装置。
  8. 前記非半導体ガスは、
    Ｎ２ガス，ＮＨ３ガスを含む窒素系ガス、
    Ｎ２Ｏガス，Ｏ２ガス，Ｏ３ガス，水蒸気を含む酸素系ガス、
    Ｈ２を含む水素系ガスのいずれかであり、
    前記半導体ガスは、Ｏ成分又はＨ成分を含むシリコン系ガスである、
    ゲルマニウム系ガス 、セレン系ガス、リン系ガス、アルミニウムアンチモン、ガリウム系ガス、アンチモン系ガス、インジウム系ガスのいずれかである、
    請求項１から６のいずれか記載の半導体製造装置。
  9. 前記処理室に導入されるガスは、不活性ガスとの混合ガスである、
    請求項１から８のいずれか記載の半導体製造装置。
  10. 前記処理室での処理後に、前記ウェハに対してアニール処理を行う手段を有する、
    請求項１から９のいずれか記載の半導体製造装置。
  11. 前記ウェハは、トレンチが形成される、
    請求項１から１０のいずれか記載の半導体製造装置。
  12. 前記トレンチ内の埋込物に対して炭素又は水素と他の元素との結合の切断に足りる波長の光を照射する照射手段と、
    前記リモートプラズマ装置によってエッチングを行うエッチング手段と、を備える、
    請求項１１記載の半導体製造装置。
  13. 前記ウェハにバイアスを印加する印加手段を備える、
    請求項１１記載の半導体製造装置。
  14. 前記処理室は、前記ウェハが収容される第１石英管と当該第１石英管を覆う第２石英管とを含む二重石英管を備え、
    減圧状況下で化学的気相成長処理を行う、
    請求項１又は２記載の半導体製造装置。
  15. 前記ウェハに形成された半導体膜に対して、ＰＨ３、Ｂ２Ｈ６、Ｐ又はＢを単一または両方含む化合物からＰ又はＢをドープする手段を備える、
    請求項１又は２記載の半導体製造装置。
  16. 前記ウェハは、ＨｆＯ２膜、ＨｆＯＸＮＹ膜、ＨｆＯＸＳｉＹ膜、ＨｆＯＸＮＹＳｉＺ膜、Ａｌ２Ｏ３膜、またはＩｒ膜、Ｃｏ膜、Ｔａ膜、Ｂａ膜を含む金属の高誘電率膜が形成される、
    請求項１又は２記載の半導体製造装置。
  17. 前記ウェハ上にレジストパターンを形成する手段と、
    前記励起状態の非半導体ガスとしてＯ２を含まない原料ガスを用いて前記レジストパターンのサイドウォールにレジストとして機能する半導体膜を形成する手段と、
    当該サイドウォール間に対応する領域をエッチングするエッチング手段とを備える、
    請求項１又は２記載の半導体製造装置。
  18. 前記レジストパターン内の結合を切断可能な波長の光を照射する照射手段と、
    前記照射手段によって光が照射された後又は照射中に前記レジストパターンをアッシングするアッシング手段とを備える、
    請求項１６記載の半導体製造装置。
  19. 請求項１から１８のいずれか記載の半導体製造装置によって製造された半導体素子を有する電子機器。
  20. 非励起状態の半導体ガスを処理室へ導入するステップと、
    励起状態の非半導体ガスまたは減圧下で非励起状態の高濃度Ｏ３ガスを含む非励起状態の非半導体ガスを前記処理室へ導入するステップと、
    を含む半導体製造方法。
JP2008549301A 2007-10-22 2008-09-29 半導体製造装置、半導体製造方法及び電子機器 Withdrawn JPWO2009054232A1 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2007274122 2007-10-22
JP2007274122 2007-10-22
JP2008175480 2008-07-04
JP2008175480 2008-07-04
PCT/JP2008/067664 WO2009054232A1 (ja) 2007-10-22 2008-09-29 半導体製造装置、半導体製造方法及び電子機器

Publications (1)

Publication Number Publication Date
JPWO2009054232A1 true JPWO2009054232A1 (ja) 2011-03-03

Family

ID=40579339

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008549301A Withdrawn JPWO2009054232A1 (ja) 2007-10-22 2008-09-29 半導体製造装置、半導体製造方法及び電子機器

Country Status (4)

Country Link
JP (1) JPWO2009054232A1 (ja)
KR (1) KR20100069629A (ja)
TW (1) TW200933787A (ja)
WO (1) WO2009054232A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7943531B2 (en) * 2007-10-22 2011-05-17 Applied Materials, Inc. Methods for forming a silicon oxide layer over a substrate
JP4847629B2 (ja) * 2009-06-18 2011-12-28 Ｈｏｙａ株式会社 転写用マスクの製造方法
KR101675106B1 (ko) * 2010-05-26 2016-11-11 주식회사 탑 엔지니어링 화학 기상 증착 장치 및 방법
TWI562204B (en) * 2010-10-26 2016-12-11 Hitachi Int Electric Inc Substrate processing apparatus, semiconductor device manufacturing method and computer-readable recording medium
JP2012248779A (ja) * 2011-05-31 2012-12-13 Spp Technologies Co Ltd 酸化シリコンのエッチング装置、そのエッチング方法、及びそのエッチングプログラム
CN103311109B (zh) * 2012-03-12 2016-02-10 上海华虹宏力半导体制造有限公司 侧墙的形成方法和用侧墙定义图形结构的方法
TWI588925B (zh) * 2015-04-16 2017-06-21 Ushio Electric Inc Light irradiation device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4695343B2 (ja) * 2002-04-11 2011-06-08 株式会社日立国際電気 縦型半導体製造装置
JP4140768B2 (ja) * 2003-04-24 2008-08-27 株式会社日立国際電気 半導体原料
JP4506677B2 (ja) * 2005-03-11 2010-07-21 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体

Also Published As

Publication number Publication date
KR20100069629A (ko) 2010-06-24
WO2009054232A1 (ja) 2009-04-30
TW200933787A (en) 2009-08-01

Similar Documents

Publication Publication Date Title
TWI492298B (zh) 雙重圖案化蝕刻製程
JP4917142B2 (ja) 電子デバイス材料の製造方法
JP4429300B2 (ja) 電子デバイス材料の製造方法
JP4659856B2 (ja) 微細パターンの形成方法
JP6192719B2 (ja) 気相化学曝露による低誘電率誘電体の損傷修復
TWI640040B (zh) 用於穩定蝕刻後界面以減少下一處理步驟前佇列時間問題的方法
JPWO2009054232A1 (ja) 半導体製造装置、半導体製造方法及び電子機器
JP2010103484A (ja) 半導体デバイス、その製造装置及び製造方法
JP2016528734A (ja) エピタキシャル成長に先立って基板表面を予洗浄するための方法及び装置
US7955948B2 (en) Manufacturing method of semiconductor device
JP2008277844A (ja) 絶縁膜の形成方法
JP4694108B2 (ja) 酸化膜形成方法、酸化膜形成装置および電子デバイス材料
US20100330773A1 (en) Substrate processing method and substrate processing apparatus
JP2010103495A (ja) 半導体デバイス、その製造装置及び製造方法
JPWO2010038887A1 (ja) 二酸化珪素膜およびその形成方法、コンピュータ読み取り可能な記憶媒体並びにプラズマｃｖｄ装置
CN1435865A (zh) 绝缘膜的制造装置
JP5508701B2 (ja) 半導体処理装置及び処理方法
JPH0982705A (ja) 半導体装置の製造方法および半導体装置の製造装置
JP2005252012A (ja) 成膜方法、半導体素子の形成方法、半導体装置、及び表示装置
JP2009033028A (ja) 半導体製造装置、半導体製造方法及び電子機器
WO2008018419A1 (en) Semiconductor manufacturing apparatus and semiconductor manufacturing method
JP4291193B2 (ja) 光処理装置及び処理装置
JP2005251870A (ja) 酸化シリコンのエッチング方法、基板処理方法、及びエッチング装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111014

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110929

A072 Dismissal of procedure [no reply to invitation to correct request for examination]

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20130212

A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20130305