TWI421907B - 半導體裝置的製造方法及半導體製造裝置 - Google Patents

半導體裝置的製造方法及半導體製造裝置 Download PDF

Info

Publication number
TWI421907B
TWI421907B TW097132467A TW97132467A TWI421907B TW I421907 B TWI421907 B TW I421907B TW 097132467 A TW097132467 A TW 097132467A TW 97132467 A TW97132467 A TW 97132467A TW I421907 B TWI421907 B TW I421907B
Authority
TW
Taiwan
Prior art keywords
film
raw material
photoresist
photoresist pattern
semiconductor device
Prior art date
Application number
TW097132467A
Other languages
English (en)
Other versions
TW200947515A (en
Inventor
Norikazu Mizuno
Kenji Kanayama
Kazuyuki Okuda
Yoshiro Hirose
Masayuki Asai
Original Assignee
Hitachi Int Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Int Electric Inc filed Critical Hitachi Int Electric Inc
Publication of TW200947515A publication Critical patent/TW200947515A/zh
Application granted granted Critical
Publication of TWI421907B publication Critical patent/TWI421907B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04—Coating on selected surface areas, e.g. using masks
    • C23C16/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0035—Multiple processes, e.g. applying a further resist layer on an already in a previously step, processed pattern or textured surface
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70—Microphotolithographic exposure; Apparatus therefor
    • G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
    • G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3141—Deposition using atomic layer deposition techniques [ALD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Drying Of Semiconductors (AREA)
  • Chemical Vapour Deposition (AREA)

Description

半導體裝置的製造方法及半導體製造裝置
本發明係關於半導體裝置的製造方法、半導體裝置及半導體製造裝置，例如，是關於使用雙重圖案化(double patterning)法之半導體裝置(半導體Device)的圖案形成方法。
近年來，要求快閃記憶體、DRAM(Dynamic Random Access Memory)、SRAM(Static Random Access Memory)等之記憶體裝置或邏輯裝置等之半導體裝置，有更高之積體化，因此，必須達到圖案之微細化。為了在狹小之面積內能集積大量的裝置，必須盡量小地形成個別裝置之尺寸，因此，必須縮小其間距(pitch)，此間距係欲形成之圖案的寬度及間隔的和。但是，在用以形成需要之圖案的光微影步驟，具有圖像解析界限，在形成具有微細間距之圖案方面有界限。
近年來，藉由在基板上形成微細圖案，並將此圖案作為遮罩進行蝕刻，而加工該圖案之下層的技術(圖案形成技術)，在半導體產業之IC製作等方面被廣泛地採用，進而受到極大的注目。在此，作為新提出之光微影技術之一，進行2次以上之圖案化而形成光阻圖案的雙重圖案化法，正被檢討中。根據此雙重圖案化法，可形成比一次之圖案化所形成的圖案更微細的圖案，作為其中之一，進行2次以上之曝光的技術正被檢討中。
在雙重圖案化法中，為了在形成第1光阻圖案的基礎上再形成第2光阻圖案，必須建構一製程，使得在第2光阻圖案形成時不會對第1光阻圖案產生任何損壞。
具體而言，需要開發出能克服以下(1)至(4)等之課題的製程技術，(1)隨著第2光阻圖案形成時之光阻中所含溶劑對第1光阻圖案的滲透而產生的光阻特性的劣化，(2)第2光阻處理中施加之熱處理所引起的第1光阻圖案之變形(在一般的樹脂系光阻材料中，當藉由150℃進行加熱時會產生變質)，(3)產生第2光阻圖案形成時之顯像處理中的第1光阻圖案的光阻尺寸偏差(實質上，顯像時間只有第2光阻處理的部分變長會使得與所需光阻尺寸產生偏差)，(4)在發生第2光阻處理之再生(rework)時，會對第1光阻產生損壞。
本發明之主要目的在於，提供一種半導體裝置的製造方法，在雙重圖案化技術中，第2光阻形成製程對第1光阻不會產生如上述(1)至(4)的副作用，可提供圖案化精度的穩定性。
根據本發明之一個態樣，提供一種半導體裝置的製造方法，其具備：第1步驟，係於基板上之一部分區域形成第1光阻圖案；第2步驟，係至少於該第1光阻圖案之表面形成薄膜；及第3步驟，係在未形成有該第1光阻圖案之部位，形成第2光阻圖案。
以在第1半導體裝置的製造方法中，採用基板處理裝置來形成該薄膜為較佳，其中該基板處理裝置具備：處理基板之處理室；原料供給單元，係將Si原料、氧化原料及催化劑供給於該處理室；及控制部，係控制至少該原料供給單元；該控制部係以將該Si原料及該催化劑、該氧化原料、及該催化劑交互地供給於該處理室的方式，控制該原料供給單元。
以在第1半導體裝置的製造方法中，採用基板處理裝置來形成該薄膜為較佳，其中該基板處理裝置具備：處理基板之處理室；第1原料供給系統，係將Si原料供給於該處理室內；第2原料供給系統，係將氧化原料供給於該處理室內；催化劑供給系統，係將催化劑供給於該處理室內；加熱該基板之加熱單元；及控制部，係控制至少該原料供給單元及該加熱單元，該控制部係以成為比該第1光阻之變質溫度還低的處理溫度之方式持續加熱該基板；並以將該Si原料及該催化劑、該氧化原料、及該催化劑交互地供給於該處理室，且反複地進行多次該交互之供給的方式，控制該加熱單元及該原料供給單元。
根據本發明之另一個態樣，提供一種光阻圖案形成方法，其具備：第1步驟，係於基板上之一部分區域形成第1光阻圖案；第2步驟，係至少於該第1光阻圖案之表面形成薄膜；及第3步驟，係在未形成有該第1光阻圖案之部位，形成第2光阻圖案。
較佳為，提供一種半導體裝置，係將採用上述光阻圖案形成方法所形成的第1光阻圖案及第2光阻圖案作為遮罩進行蝕刻，並對第1光阻圖案及第2光阻圖案之下層進行加工，於基板進行所需處理而製造完成。
根據本發明之另一個態樣，提供一種半導體製造裝置，其具備：光阻處理裝置，係於施以規定處理之基板上之一部分區域形成光阻圖案；及基板處理裝置，係至少於該光阻圖案之表面形成薄膜。
較佳為，在該半導體製造裝置中，該基板處理裝置具備：處理基板之處理室；第1原料供給系統，係將Si原料供給於該處理室內；第2原料供給系統，係將氧化原料供給於該處理室內；催化劑供給系統，係將催化劑供給於該處理室內；加熱該基板之加熱單元；及控制部，係控制至少該原料供給單元及該加熱單元， 該控制部係以成為比該第1光阻之變質溫度還低的處理溫度之方式持續加熱該基板，並以將該Si原料及該催化劑、該氧化原料、及該催化劑交互地供給於該處理室，且反複地進行多次該交互之供給的方式，控制該加熱單元及該原料供給單元。
根據本發明之一個態樣的第1半導體裝置的製造方法，藉由在第1光阻圖案上形成薄膜(例如，SiO2 膜)，可保護第1光阻圖案，在塗布第2光阻溶劑時，可防止第2光阻溶劑對第1光阻圖案的滲透。又，以比形成第1光阻圖案之第1光阻的變質溫度還低的低溫，實施光阻之保護，藉此，可防止第1光阻圖案之變質，同時可形成用以保護第1光阻的薄膜。
另外，根據本發明之一個態樣的第1半導體裝置的製造方法，藉由在第1光阻圖案上形成薄膜，在第2光阻圖案形成時，可提高第1光阻圖案的機械強度。
又，根據本發明之一個態樣的第1半導體裝置的製造方法，SiO2 膜的濕式蝕刻速度快，所以，可採用SiO2 膜作為保護第1光阻的薄膜，藉此，在需要除去此薄膜的情況，可容易除去。
另外，根據本發明之一個態樣的第1半導體裝置的製造方法，藉由在第1光阻圖案上形成薄膜(例如，SiO2 膜)，在第2光阻圖案之再生時，可保護第1光阻圖案。
又，根據本發明之一個態樣的半導體製造裝置，藉由 在第1光阻圖案上形成薄膜(例如，SiO2 膜)，可保護第1光阻圖案，在塗布第2光阻溶劑時，可防止第2光阻溶劑對第1光阻圖案的滲透。又，以比形成第1光阻圖案之第1光阻的變質溫度還低的極低溫度來形成薄膜，藉此，可防止第1光阻圖案之變質，同時可形成用以保護第1光阻的薄膜。
另外，根據本發明之一個態樣的半導體製造裝置，具有形成光阻圖案之光阻處理裝置，及形成薄膜之基板處理裝置，藉此，可一貫地進行光阻圖案之形成及薄膜形成的處理。
另外，根據本發明之一個態樣的半導體製造裝置，藉由在第1光阻圖案上形成薄膜(例如，SiO2 膜)，在第2光阻圖案之再生時，可保護第1光阻圖案。
以下，參照圖面說明本發明之較佳實施例。
本實施例之基板處理裝置，係作為使用於半導體裝置(IC(Integrated Circuits)之製造的半導體製造裝置的一例而構成者。
在下述說明中，作為基板處理裝置之一例，針對使用對基板進行成膜處理等之縱型裝置的情況進行說明。但是，本發明並非以使用縱型裝置為前提者，例如亦可使用單片式裝置。另外，成膜之構成亦不限定於組合Si原料、氧化原料、催化劑所形成的SiO2 膜，例如，亦可應用使用光能之成膜技術等可低溫成膜的技術。
如第1圖所示，在基板處理裝置101中，使用收納作為基板之一例的晶圓200的晶圓匣110，晶圓200係由矽等之材料所構成。基板處理裝置101具備框體111，在框體111之內部設置匣台114。晶圓匣110係在匣台114上藉由步驟內搬運裝置(省略圖示)搬入或從匣台114上搬出。
匣台114係藉由步驟內搬運裝置進行載置，而使晶圓匣110內之晶圓200保持為垂直姿勢且晶圓匣110之晶圓出入口朝向上方。匣台114係構成為能以將晶圓匣110朝框體111之後方繞右側縱方向旋轉90度，而使晶圓匣110內之晶圓200成為水平姿勢，且晶圓匣110之晶圓出入口朝向框體111的後方之方式動作。
在框體111內之前後方向的大致中央部設置有匣櫃105，匣櫃105係構成為複數段複數列而用以保管複數個晶圓匣110。在匣櫃105設有移載櫃123，用以收納成為晶圓移載機構125之搬運對象的晶圓匣110。
在匣台114之上方設有預備匣櫃107，其構成為用以預備性地保管晶圓匣110。
在匣台114與匣櫃105之間設有晶圓匣搬運裝置118。晶圓匣搬運裝置118係由可在保持晶圓匣110的狀態下進行升降的晶圓匣升降機118a、及作為搬運機構之晶圓匣搬運機構118b所構成。晶圓匣搬運裝置118係構成為藉由晶圓匣升降機118a及晶圓匣搬運機構118b之連續動作，可在匣台114、匣櫃105及預備匣櫃107之間搬運晶圓匣110。
在匣櫃105之後方設有晶圓移載機構125。晶圓移載 機構125係由可使晶圓200於水平方向旋轉並直行的晶圓移載裝置125a、及用以使晶圓移載裝置125a進行升降的晶圓移載裝置升降機125b所構成。在晶圓移載裝置125a設有用以提取晶圓200的鉗子(tweezers)125c。晶圓移載機構125係構成為藉由晶圓移載裝置125a及晶圓移載裝置升降機125b之連續動作，可將鉗子125c作為晶圓200之載置部，將晶圓200對晶舟217進行裝填(charging)，或是從晶舟217脫裝(discharging)。
在框體111之後部上方設有對晶圓200進行熱處理用之處理爐202，處理爐202之下端部係構成為可藉由爐口閘門147進行開閉。
在處理爐202之下方設有晶舟升降機115，其可使晶舟217對處理爐202進行升降。在晶舟升降機115之升降台上連接有臂128，在臂128上水平地安裝有密封蓋219。密封蓋219係構成為可垂直地支撐晶舟217，並可閉塞處理爐202之下端部。
晶舟217具備複數個保持構件，其構成為可在使複數片(例如，約50~150片)晶圓200之中心一致而於垂直方向整齊地排列的狀態下，分別水平地保持。
在匣櫃105之上方設有淨化單元134a，用以供給作為已被淨化之環境氣體的淨化氣體。淨化單元134a係由供給風扇及防塵過濾器所構成，且構成為可使淨化氣體流通於框體111之內部。
在框體111之左側端部設有供給淨化氣體用之淨化單 元134b。淨化單元134b亦係由供給風扇及防塵過濾器所構成，且構成為可使淨化氣體流通於晶圓移載裝置125a及晶舟217等的附近。該淨化氣體係成為在流通於晶圓移載裝置125a及晶舟217等的附近之後，被排出至框體111的外部。
接著，說明基板處理裝置101之主要動作。
當藉由步驟內搬運裝置(省略圖示)將晶圓匣110搬入匣台114上時，晶圓匣110被載置成使晶圓200在匣台114上保持為垂直姿勢且晶圓匣110之晶圓出入口朝向上方。然後，晶圓匣110被藉由匣台114而朝框體111之後方繞右側縱方向旋轉90度，而使晶圓匣110內之晶圓200成為水平姿勢，且晶圓匣110之晶圓出入口朝向框體111的後方。
然後，晶圓匣110被藉由晶圓匣搬運裝置118而自動地搬運並交付於匣櫃105及預備匣櫃107的指定櫃位置，在進行暫時保管之後，藉由晶圓匣搬運裝置118而從匣櫃105及預備匣櫃107移載至移載櫃123或是直接搬運至移載櫃123。
當將晶圓匣110移載至移載櫃123時，晶圓200係從晶圓匣110藉由晶圓移載裝置125a之鉗子125c並通過晶圓出入口而被提取，並裝填(charging)於晶舟217內。將晶圓200交付給晶舟217後之晶圓移載裝置125a，返回晶圓匣110，將後續之晶圓200裝填於晶舟217。
當預定片數之晶圓200被裝填於晶舟217時，將關閉 了處理爐202之下端部的爐口閘門147打開，而開放處理爐202之下端部。然後，藉由晶舟升降機115之上升動作將保持有晶圓200群的晶舟217搬入(loading)處理爐202內，並藉由密封蓋219閉塞處理爐202之下端部。
在裝填之後，在處理爐202內對晶圓200實施任意之處理。處理完之後，以上述之相反順序，將晶圓200及晶圓匣110搬出至框體111的外部。
如第2及3圖所示，在處理爐202內設置加熱晶圓200用之加熱器207。加熱器207具備上方被閉塞之圓筒形的隔熱構件及複數根加熱線，具有相對於隔熱構件設置加熱線的單元構成。在加熱器207之內側設有處理晶圓200用的石英製反應管203。
在反應管203之下端，透過作為氣密構件之O型環220設置由不鏽鋼等所構成的歧管209。歧管209之下端開口係透過O型環220而由作為蓋體之密封蓋219所氣密性地閉塞。在處理爐202中，至少由反應管203、歧管209及密封蓋219形成處理室201。
在密封蓋219設有支撐晶舟217之晶舟支撐台218。如第1圖所示，晶舟217具有固定於晶舟支撐台218上之底板210及配置於其上方的頂板211，並具有在底板210及頂板211之間架設複數根支柱212的構成。在晶舟217內保持有複數片晶圓200。複數片晶圓200係在相互隔開一定間隔並保持為水平姿勢的狀態下，由晶舟217之支柱212所支撐。
在以上之處理爐202中，在成批(batch)處理之複數片晶圓200被多段地積層於晶舟217之狀態下，晶舟217一面由晶舟支撐台218所支撐一面插入處理室201，而加熱器207則將插入處理室201內之晶圓200加熱為預定溫度。
如第2及3圖所示，在處理室201連結有用以供給原料氣體之2根原料氣體供給管310、320，及用以供給催化劑之催化劑供給管330。
在原料氣體供給管310設有主流量控制器312及閥314。噴嘴410與原料氣體供給管310之前端部連結。噴嘴410係在構成處理室201之反應管203的內壁與晶圓200之間的圓弧狀空間，朝沿反應管203內壁的上下方向延伸存在。在噴嘴410之側面設有供給原料氣體的多個氣體供給孔410a。氣體供給孔410a係從下部橫亙至上部分別具有相同或大小漸次變化的開口面積，並以相同之開口間距所設置。
又，在原料氣體供給管310上連接著用以供給運載氣體(carrier gas)之運載氣體供給管510。在運載氣體供給管510設有主流量控制器512及閥514。
在原料氣體供給管320設有主流量控制器322及閥324。噴嘴420與原料氣體供給管320之前端部連結。噴嘴420亦與噴嘴410相同，係在構成處理室201之反應管203的內壁與晶圓200之間的圓弧狀空間，朝沿反應管203內壁的上下方向延伸存在。在噴嘴420之側面設有供給原料 氣體的多個氣體供給孔420a。氣體供給孔420a亦與氣體供給孔410a相同，從下部橫亙至上部分別具有相同或大小漸次變化的開口面積，並以相同之開口間距所設置。
又，在原料氣體供給管320上連接著用以供給運載氣體之運載氣體供給管520。在運載氣體供給管520設有主流量控制器522及閥524。
在催化劑供給管330設有主流量控制器332及閥334。噴嘴430與催化劑供給管330之前端部連結。噴嘴430亦與噴嘴410相同，係在構成處理室201之反應管203的內壁與晶圓200之間的圓弧狀空間，朝沿反應管203內壁的上下方向延伸存在。在噴嘴430之側面設有供給催化劑的多個催化劑供給孔430a。催化劑供給孔430a亦與氣體供給孔410a相同，從下部橫亙至上部分別具有相同或大小漸次變化的開口面積，並以相同之開口間距所設置。
又，在催化劑供給管330上連接著用以供給運載氣體之運載氣體供給管530。在運載氣體供給管530設有主流量控制器532及閥534。
作為上述構成之一例，在原料氣體供給管310內導入作為原料氣體之一例的Si原料(TDMAS：三(二甲胺)矽烷(TDMAS：SiH(N(CH3 )2 )3 )、DCS：二氯矽烷(SiH2 Cl2 )、HCD：六氯二矽烷(Si2 Cl6 )、三氯矽烷(SiCl4 )等)。在原料氣體供給管320內導入作為氧化原料之一例的H2 O、H2 O2 等。在催化劑供給管330導入作為催化劑之一例的吡啶(C5 H5 N)、嘧啶、喹啉等。
在處理室201透過閥243e連接有用以對處理室201內進行排氣之排氣管231。在排氣管231上連接有真空泵246，利用真空泵246之動作可對處理室201內進行真空排氣。閥243e係藉由開閉動作而可進行處理室201之真空排氣的起動及其停止，並且因其閥的開啟度係可調節，所以亦是可調整處理室201內部之壓力的開閉閥。
在反應管203內之中央部設有晶舟217。晶舟217係藉由晶舟升降機115而可相對於反應管203作升降動作(出入動作)。為了提高處理之均一性，在支撐晶舟217之晶舟支撐台218的下端部，設有使晶舟217旋轉用的晶舟旋轉機構267。藉由驅動晶舟旋轉機構267，以使被支撐於晶舟支撐台218之晶舟217旋轉。
以上之主流量控制器312、322、332、512、522、532、閥314、324、334、514、524、534、閥243e、加熱器207、真空泵246、晶舟旋轉機構267、晶舟升降機115等之各構件，係連接於控制器280。控制器280係控制基板處理裝置101整體之動作的控制部之一例，其分別用以控制主流量控制器312、322、332、512、522、532之流量調整、閥314、324、334、514、524、534之開閉動作、閥243e之開閉及壓力調整動作、加熱器207之溫度調整、真空泵246之起動及停止、晶舟旋轉機構267之旋轉速度調節、晶舟升降機115之升降動作等。
其次，作為半導體裝置(半導體Device)之製造方法的一例，針對在製造大規模積體電路(Large Scale Integration： LSI)時，應用本發明之例子進行說明。
LSI係在進行了對矽晶圓上實施處理之晶圓製程之後，經過組裝步驟、試驗步驟、可靠度試驗步驟而被製造。晶圓製程被區分為在矽晶圓實施氧化、擴散等之加工的基板步驟、及在其表面形成配線之配線步驟，並以光微影步驟為中心反複地進行洗淨、熱處理、膜形成等。在光微影步驟中，藉由形成光阻圖案，並以該圖案作為遮罩進行蝕刻，對該圖案之下層進行加工。
在此，參照第4圖，同時說明在晶圓200上形成光阻圖案之製程順序的一例。
在製程順序中，依序實施以下之步驟：在晶圓200上形成第1光阻圖案603a的第1光阻圖案形成步驟；在第1光阻圖案603a上形成作為第1光阻保護膜之薄膜的第1光阻保護膜形成步驟；及在薄膜上形成第2光阻圖案603b的第2光阻圖案形成步驟。以下，針對各步驟加以說明。
<第1光阻圖案形成步驟>
在第1光阻圖案形成步驟中，在形成於晶圓200上之硬遮罩601上形成第1光阻圖案603a。
最初，在形成於晶圓200上之硬遮罩601上塗布第1光阻溶劑602a(第4a圖)。其次，進行烘烤、藉由ArF激光(excimer)光源(193nm)或KrF激光光源(248nm)等光源之使用遮罩圖案等的選擇性曝光、顯像等，藉以形成第1光阻圖案603a(第4b圖)。
<第1光阻保護膜形成步驟>
在第1光阻保護膜形成步驟中，在利用第1光阻圖案形成步驟所形成之第1光阻圖案603a上及未形成有第1光阻圖案603a之部分，形成作為保護材之薄膜。藉以防止第1光阻圖案603a之形狀變化及膜質變化，並用以保護而不受後述之第2光阻溶劑602b的損壞。以下，針對使用基板處理裝置101並藉由ALD法以極低溫形成作為保護膜之SiO2 膜604的例子進行說明。
ALD(原子層沈積：Atomic Layer Deposition)法係CVD(化學氣相沈積：Chemical Vapor Deposition)法之一種，其指在某種成膜條件(溫度、時間等)之下，將用於成膜之至少2種類的作為原料之原料氣體，每次一種類交互地供給於基板上，並以一原子單位吸附於基板上，利用表面反應進行成膜之方法。此時，膜厚之控制係利用供給原料氣體之循環(cycle)數所進行(例如，當成膜速度為1埃/循環時，形成20埃的膜之情況，進行20個循環)。
在本實施例中，針對使用HCD作為Si原料氣體、使用H2 O作為氧化原料、使用吡啶作為催化劑、使用N2 作為運載氣體的情況，並使用第1、2及5圖進行說明。
在成膜製程中，控制器280係如下述來控制基板處理裝置101。亦即，控制加熱器207，並將處理室201內的溫度保持為比光阻膜之變質溫度還低的溫度、例如150℃以下，且以保持為100℃以下為較佳，並以保持為75℃為更佳。然後，將複數片之晶圓200裝填於晶舟217內，並將晶舟217搬入處理室201內。然後，藉由晶舟驅動機構267 而使晶舟217旋轉，以使晶圓200旋轉。然後使真空泵246動作，並開啟閥243e，對處理室201內進行抽真空，在晶圓200之溫度達到75℃而使溫度等穩定之後，在將處理室201內之溫度保持為75℃之狀態下，依序執行後述之4個步驟。
(步驟1)
在原料氣體供給管310內導入(流入)HCD、原料氣體供給管320內導入(流入)H2 O、催化劑供給管330內導入(流入)催化劑、運載氣體供給管510、520、530內導入(流入)N2 之狀態下，適宜地開啟閥314、334、514、524、534。但閥324依舊為關閉之狀態。
其結果如第5圖所示，HCD一面與N2 混合一面流通於原料氣體供給管310，並於噴嘴410流出，從氣體供給孔410a供給於處理室201。另外，催化劑亦一面與N2 混合一面流通於催化劑供給管330，並於噴嘴430流出，從催化劑供給孔430a供給於處理室201。又，N2 流通於運載氣體供給管520，並於噴嘴420流出，從氣體供給孔420a供給於處理室201。供給於處理室201之HCD、催化劑，通過晶圓200之表面上，並從排氣管231被排出。
在步驟1中，控制閥314、334而將供給HCD、催化劑之時間設成最適宜的時間(例如，10秒)。又，以HCD與催化劑之供給量的比成為一定比例(例如，1：1)的方式，控制閥314、334。同時，適宜地調整閥243e，將處理室201內之壓力設成一定範圍內之最適值(例如，3Torr)。在以上 之步驟1中，利用將HCD、催化劑供給於處理室201內，使Si吸附於形成於晶圓200上之第1光阻圖案603a及硬遮罩601上。
(步驟2)
關閉閥314、334，而停止HCD、催化劑之供給，同時如第5圖所示，將N2 從運載氣體供給管510、520、530持續供給於處理室201，由N2 來清淨(purge)處理室201內。清淨時間例如為15秒。另外，亦可在15秒內進行清淨及抽真空的2個步驟。其結果，將殘留於處理室201內之HCD、催化劑從處理室201內排除。
(步驟3)
在開啟閥514、524、534之狀態下，適宜地開啟閥324、334。閥314依舊保持關閉狀態。其結果，如第5圖所示，H2 O一面與N2 混合一面流通於原料氣體供給管320，並於噴嘴420流出，從氣體供給孔420a供給於處理室201。另外，催化劑亦一面與N2 混合一面流通於催化劑供給管330，並於噴嘴430流出，從催化劑供給孔430a供給於處理室201。又，N2 流通於運載氣體供給管510並於噴嘴410流出，從氣體供給孔410a供給於處理室201。供給於處理室201之H2 O、催化劑，通過晶圓200之表面上而從排氣管231被排出。
在步驟3中，控制閥324、334而將供給H2 O、催化劑之時間設成最適宜的時間(例如，20秒)。又，以H2 O與催化劑之供給量的比成為一定比例(例如，1：1)的方式，控 制閥314、334。同時，適宜地調整閥243e，將處理室201內之壓力設成一定範圍內之最適值(例如，7Torr)。在以上之步驟3中，利用將H2 O、催化劑供給於處理室201內，使SiO2 膜形成於晶圓200上所形成之第1光阻圖案603a及硬遮罩601上。又，H2 O及催化劑之供給濃度，係以相同濃度為較佳。
又，在步驟3所供給之氧化原料(相當於H2 O之原料)所需要的特性，係在其分子中含有電負度高之原子，並具有極性。其理由是因為催化劑之電負度高，所以原料氣體之活性化能量下降而促進反應的緣故。因此，作為在步驟3所供給之原料氣體，以具有OH鍵之H2 O或H2 O2 等較為適合，如O2 或O3 之非極性分子則不適用。
(步驟4)
關閉閥324、334，而停止H2 O、催化劑之供給，同時如第5圖，將N2 從運載氣體供給管510、520、530持續供給於處理室201，以N2 來清淨處理室201內。清淨時間例如設為15秒。另外，亦可在15秒內進行清淨及抽真空的2個步驟。其結果，將殘留於處理室201內之H2 O、催化劑從處理室201內排除。
此後，以步驟1~4作為一個循環而多次地重複此循環，在形成於晶圓200上之第1光阻圖案603a及硬遮罩601上形成規定膜厚之SiO2 膜。在此情況時，在各循環中，如上述，在成膜時，注意不要使在步驟1中由Si原料與催化劑所構成的環境氣體、及在步驟3中由氧化原料與催化 劑所構成之環境氣體的各環境氣體，在處理室201內混合。藉此，在第1光阻圖案603a及硬遮罩601上形成作為第1光阻保護膜之SiO2 膜604(第4c及7圖)。
然後，對處理室201內進行抽真空將殘留於處理室201內之HCD、H2 O及催化劑排出，並控制閥243e，而使處理室201內成為大氣壓，從處理室201內搬出晶舟217。藉此，結束一次之成膜處理(成批處理)。
又，作為SiO2 膜604之膜厚，需要將半間距(Hp)(光微影之極限圖像解析度)之5%程度，作為第1光阻保護膜。藉此，例如，相對於Hp30nm，若有5~25埃之膜厚的話即可，較佳為15埃。
<第2光阻圖案形成步驟>
在第2光阻圖案形成步驟中，在利用第1光阻保護膜形成步驟而形成於第1光阻上之SiO2 膜604上，在與形成有第1光阻圖案603a之位置相異的位置，形成第2光阻圖案603b。
在本步驟中，進行與第1光阻圖案形成步驟相同之處理。
最初，在屬於第1光阻之保護膜的SiO2 膜604上塗布第2光阻溶劑602b(第4d圖)。其次，進行烘烤、藉由ArF激光光源(193nm)或KrF激光光源(248nm)等進行曝光、顯像等，藉以以形成第2光阻圖案603b(第4e圖)。
如上述，藉由實施第1光阻圖案形成步驟、第1光阻保護膜形成步驟、第2光阻圖案形成步驟，可形成微細之 光阻圖案。第6圖為顯示藉由ALD法形成SiO2 膜時之圖。
又，在上述中，第1光阻圖案603a係形成於晶圓200上所形成之硬遮罩601上，但亦可無硬遮罩601。
另外，在第2光阻圖案形成後，在實施規定之處理(例如、尺寸檢查、對準檢查、再生處理等)後，為了依需要除去SiO2 膜604，亦可實施如下之第1光阻保護膜除去步驟。
<第1光阻保護膜除去步驟>
在第1光阻保護膜除去步驟中，將作為在第1光阻保護膜形成步驟所形成之第1光阻保護膜的SiO2 膜604除去。
除去方式有濕式蝕刻方式及乾式蝕刻方式的2種。作為在藉由濕式蝕刻而除去SiO2 膜604之情況時的蝕刻液，例如，係氫氟酸(HF)液，可舉出稀薄之HF水溶液等。又，藉由ALD法所形成之SiO2 膜，其濕式蝕刻速度快。第7圖為分別比較作為其特性而藉由不同之方法所形成的SiO2 膜之蝕刻速度的圖。從第7圖可知，在以熱氧化膜之濕式蝕刻速度為基準的情況，在藉由CVD法所形成之SiO2 膜中為5倍，而在藉由ALD法所形成之SiO2 膜中為15倍，藉由ALD法所形成之S1O2 膜的蝕刻速度較快速。
另外，在藉由乾式蝕刻方式除去SiO2 膜604之情況，例如，可使用氧電漿等。
另外，在上述中，雖說明了形成2次光阻圖案之步驟，但光阻圖案亦可形成3次以上，在此情況時，依指定次數重複地進行光阻圖案形成步驟及光阻保護膜形成步驟。
另外，在形成3次以上光阻圖案之情況，亦可依需要 而以第1光阻圖案形成步驟→第1光阻保護膜形成步驟→第2光阻圖案形成步驟→第1光阻保護膜除去→第3光阻圖案形成步驟→第2光阻保護膜形成步驟→第4光阻圖案形成步驟→第2光阻保護膜除去→第5光阻圖案形成步驟→...的方式，各一次地除去保護膜。
作為Si原料，例如、係使用三(二甲胺)矽烷(TDMAS：SiH(N(CH3 )2 )3 )、二氯矽烷(SiH2 Cl2 )、六氯二矽烷(Si2 Cl6 )、三氯矽烷(SiCl4 )，作為氧化原料，例如係使用H2 O、H2 O2 、O2 、O3 等，並藉由ALD法交互地供給Si原料及氧化原料，利用多次反複地進行此交互之供給，可形成所需膜厚之SiO2 膜。藉此，能以低溫形成作為第1光阻保護材的SiO2 膜604。
如上述，藉由在第1光阻圖案之表面形成薄膜，可保護第1光阻圖案，在塗布第2光阻溶劑時，可防止第2光阻溶劑對第1光阻圖案之滲透。
另外，如上述，為了能防止第2光阻溶劑對第1光阻圖案之滲透，可在未形成有第1光阻圖案之部分形成第2光阻圖案，可形成第1光阻圖案與第2光阻圖案之最小間隔為50nm以下的微細光阻圖案。
又，藉由在第1光阻圖案之表面形成薄膜，在第2光阻圖案形成步驟中，可提高第1光阻圖案之機械強度。
又，作為第1光阻保護膜，例如，以使用催化劑進行成膜之極低溫(催化劑)SiO2 膜的方式，應用能以極低溫實施製程的薄膜，藉此，能以比光阻進行變質之溫度還低的 低溫來形成薄膜，所以，在薄膜第1光阻保護膜形成步驟中，可防止第1光阻圖案之變質。
又，因SiO2 膜之濕式蝕刻速度快，所以，在需要除去此SiO2 膜之情況，可容易地除去。
另外，在光阻處理中，通常多有發生與下層之位置對準上的偏差及大小之偏差等的不良，在此情況時，雖可利用氧電漿等之灰化處理來除去暫時形成之光阻圖案，並進行從最初重新進行光阻圖案形成步驟之再生處理(re－work)，但在第2光阻圖案之再生處理時，會有第1光阻圖案受到氧電漿等之損壞的問題。但如上述，藉由在第1光阻圖案上形成對氧電漿等之灰化處理具有抵抗性的SiO2 膜等之薄膜，在第2光阻圖案之再生處理時，可保護第1光阻圖案。
另外，在形成第2光圖案時，需要檢測為了與下層圖案進行位置對準而形成於晶圓上之對準標記。因此，要求作為第1光阻保護膜之薄膜具有透過性。
又，在上述實施形態中，作為第1光阻保護膜，雖敘述了藉由ALD法並使用Si原料、氧化原料、催化劑所形成之薄膜的極低溫SiO2 膜，但若能以可防止第1光阻圖案之變質的溫度來成膜的話，並不限定於此，亦可應用其他之成膜方法及其他之膜種。例如，亦可為對原料氣體照射紫外線等而引起預定反應之成膜方法等使用光能的成膜技術等。
又，在上述實施形態中，在第1光阻保護膜形成步驟形成薄膜時，雖說明了使用縱型基板處理裝置之例子，但 本發明同樣可應用於單片式基板處理裝置。
另外，在上述實施形態中，作為半導體製造裝置，使用形成薄膜之基板處理裝置進行了說明，但半導體製造裝置除基板處理裝置外，亦可具備形成光阻圖案之光阻處理裝置。藉此，可一貫性地進行光阻圖案之形成及薄膜形成的處理。
101‧‧‧基板處理裝置
105‧‧‧匣櫃
107‧‧‧預備匣櫃
110‧‧‧晶圓匣
111‧‧‧框體
114‧‧‧匣台
115‧‧‧晶舟升降機
118‧‧‧晶圓匣搬運裝置
118a‧‧‧晶圓匣升降機
118b‧‧‧晶圓匣搬運機構
123‧‧‧移載櫃
125‧‧‧晶圓移載機構
125a‧‧‧晶圓移載裝置
125b‧‧‧晶圓移載裝置升降機
125c‧‧‧鉗子
128‧‧‧臂
134a,134b‧‧‧淨化單元
147‧‧‧爐口閘門
200‧‧‧晶圓
201‧‧‧處理室
202‧‧‧處理爐
203‧‧‧反應管
207‧‧‧加熱器
209‧‧‧歧管
210‧‧‧底板
211‧‧‧頂板
212‧‧‧支柱
217‧‧‧晶舟
218‧‧‧晶舟支撐台
219‧‧‧密封蓋
220‧‧‧O型環
231‧‧‧排氣管
243e‧‧‧閥
246‧‧‧真空泵
267‧‧‧晶舟旋轉機構
280‧‧‧控制器
310,320‧‧‧原料氣體供給管
330‧‧‧催化劑供給管
312,322,332‧‧‧主流量控制器
314,324,334‧‧‧閥
410,420,430‧‧‧噴嘴
410a,420a‧‧‧氣體供給孔
430a‧‧‧催化劑供給孔
510,520,530‧‧‧運載氣體供給管
512,522,532‧‧‧主流量控制器
514,524,534‧‧‧閥
601‧‧‧硬遮罩(HM)
602a‧‧‧第1光阻溶劑
602b‧‧‧第2光阻溶劑
603a‧‧‧第1光阻圖案
603b‧‧‧第2光阻圖案
604‧‧‧SiO2 膜
第1圖為顯示本發明之較佳實施例的基板處理裝置之概略構成的立體圖。
第2圖為在本發明之較佳實施例所使用的縱型處理爐與隨附構件之概略構成圖，尤其以縱截面顯示處理爐部分。
第3圖為沿第2圖中之A－A線所作的剖視圖。
第4圖為概略地顯示本發明之較佳實施例中，於用作基板之晶圓上形成光阻圖案的狀態之示意圖。
第5圖為顯示本發明之較佳實施例中，在藉由ALD法形成SiO2 膜時之概略的主要氣體供給順序的圖。
第6圖為本發明之較佳實施例中，在藉由ALD法形成SiO2 膜時之圖。
第7圖為顯示本發明之較佳實施例中，SiO2 膜之濕式蝕刻特性的示意圖。
200‧‧‧晶圓
601‧‧‧硬遮罩(HM)
602a‧‧‧第1光阻溶劑
602b‧‧‧第2光阻溶劑
603a‧‧‧第1光阻圖案
603b‧‧‧第2光阻圖案
604‧‧‧SiO2 膜

Claims (25)

  1. 一種半導體裝置的製造方法，其具備：第1步驟，係於基板上之一部分區域形成第1光阻圖案；第2步驟，係至少於該第1光阻圖案之表面形成薄膜；及第3步驟，係在未形成有該第1光阻圖案之部位，形成第2光阻圖案，其中該第2步驟係在比形成該第1光阻圖案之第1光阻的變質溫度還低的處理溫度下進行。
  2. 如申請專利範圍第1項之半導體裝置的製造方法，其中該第2步驟係在該基板上的該第1光阻圖案表面、及未形成有該第1光阻圖案之部位的表面，形成該薄膜。
  3. 如申請專利範圍第1項之半導體裝置的製造方法，其中該第1步驟係在基板上之一部分區域形成複數個第1光阻圖案，該第2步驟係至少在該複數個第1光阻圖案之上面及側面形成該薄膜，並以形成於該側面之薄膜表面的相互對向之部分的最小間隔比該第2光阻圖案之寬度還大的方式形成該薄膜。
  4. 如申請專利範圍第3項之半導體裝置的製造方法，其中該第3步驟係以與該第1光阻圖案之最小間隔成為50nm 以下的方式，形成該第2光阻圖案。
  5. 如申請專利範圍第1項之半導體裝置的製造方法，其中該薄膜係在150℃以下之處理溫度所形成。
  6. 如申請專利範圍第5項之半導體裝置的製造方法，其中該薄膜係在100℃以下之處理溫度所形成。
  7. 如申請專利範圍第6項之半導體裝置的製造方法，其中該薄膜係在75℃之處理溫度所形成。
  8. 如申請專利範圍第1項之半導體裝置的製造方法，其中該薄膜係對可視光具有透光性。
  9. 如申請專利範圍第8項之半導體裝置的製造方法，其中該薄膜係SiO2 膜。
  10. 如申請專利範圍第9項之半導體裝置的製造方法，其中該SiO2 膜係使用Si原料、氧化原料、催化劑所形成。
  11. 如申請專利範圍第10項之半導體裝置的製造方法，其中該Si原料係三(二甲胺)矽烷(SiH(N(CH3 )2 )3 )、二氯矽烷(SiH2 Cl2 )、六氯二矽烷(Si2 Cl6 )、三氯矽烷(SiCl4 )當中任一方。
  12. 如申請專利範圍第10項之半導體裝置的製造方法，其中該氧化原料係包含在分子中電負度相異之複數個原子。
  13. 如申請專利範圍第12項之半導體裝置的製造方法，其中該氧化原料係H2 O、H2 O2 當中任一方。
  14. 如申請專利範圍第10項之半導體裝置的製造方法，其中該催化劑的分解溫度係比該氧化原料之氣化溫度還高。
  15. 如申請專利範圍第10項之半導體裝置的製造方法，其中 該催化劑係吡啶、嘧啶、喹啉當中任一方。
  16. 如申請專利範圍第1項之半導體裝置的製造方法，其中具有第4步驟，係藉由採用氧電漿之灰化處理來除去該第2光阻圖案，該薄膜具備對該氧電漿具有抵抗性之組成。
  17. 如申請專利範圍第1項之半導體裝置的製造方法，其中採用基板處理裝置來形成該薄膜，該基板處理裝置具備：處理基板之處理室；原料供給單元，係將Si原料、氧化原料及催化劑供給於該處理室；及控制部，係至少用以控制該原料供給單元，該控制部係以將該Si原料及催化劑與該氧化原料及該催化劑交互地供給於該處理室的方式，控制該原料供給單元。
  18. 如申請專利範圍第1項之半導體裝置的製造方法，其中採用基板處理裝置來形成該薄膜，該基板處理裝置具備：處理基板之處理室；第1原料供給系統，係將Si原料供給於該處理室內；第2原料供給系統，係將氧化原料供給於該處理室內；催化劑供給系統，係將催化劑供給於該處理室內；加熱該基板之加熱單元；及 控制部，係至少用以控制該原料供給單元及該加熱單元，該控制部係以該基板之加熱溫度成為比形成該第1光阻圖案的第1光阻之變質溫度還低的處理溫度之方式，控制該加熱單元；並以將該Si原料及催化劑與該氧化原料及該催化劑交互地供給於該處理室，且反複地進行多次該交互之供給的方式，控制該原料供給單元。
  19. 如申請專利範圍第1項之半導體裝置的製造方法，其中具有在形成第2光阻圖案之後，除去該薄膜之第5步驟。
  20. 如申請專利範圍第19項之半導體裝置的製造方法，其中該薄膜具有容易被除去之組成。
  21. 如申請專利範圍第19項之半導體裝置的製造方法，其中該薄膜係利用乾式蝕刻法除去。
  22. 如申請專利範圍第19項之半導體裝置的製造方法，其中該薄膜係SiO2 膜，並採用稀薄之HF水溶液，以濕式蝕刻法除去。
  23. 如申請專利範圍第1項之半導體裝置的製造方法，其中在該第3步驟中，該第2光阻圖案係經塗布第2光阻溶劑而形成，該薄膜具有可防止該第2光阻溶劑之液滲透的組成。
  24. 一種半導體製造裝置，其具備：光阻處理裝置，係於施以規定處理之基板上之一部分區域形成光阻圖案；及 基板處理裝置，係至少於該光阻圖案之表面形成薄膜，其中該光阻處理裝置具備第1光阻處理裝置，係於施以規定處理之基板上之一部分區域形成第1光阻圖案；及第2光阻處理裝置，係在未形成有該第1光阻圖案之部位，形成第2光阻圖案，其中該基板處理裝置具備：處理基板之處理室；第1原料供給系統，係將Si原料供給於該處理室內；第2原料供給系統，係將氧化原料供給於該處理室內；催化劑供給系統，係將催化劑供給於該處理室內；加熱該基板之加熱單元；及控制部，係至少用以控制該原料供給單元及該加熱單元，該控制部係以成為比該第1光阻之變質溫度還低的處理溫度之方式持續加熱該基板，並以將該Si原料及該催化劑與該氧化原料及該催化劑交互地供給於該處理室，且反複地進行多次該交互之供給的方式，控制該加熱單元及該原料供給單元。
  25. 如申請專利範圍第1項之半導體裝置的製造方法，其中該第3步驟具備：光阻溶劑塗布步驟，係於形成有該第1光阻圖案及該薄膜之該基板上，塗布光阻溶劑而形成光阻膜；曝光步驟，係採用規定之遮罩圖案對該基板進行曝 光，選擇性地對該光阻膜進行感光，而轉印所需圖案；及顯像步驟，係將該曝光後之基板浸泡於顯像液中，除去多餘部分之該光阻膜。
TW097132467A 2008-05-09 2008-08-26 半導體裝置的製造方法及半導體製造裝置 TWI421907B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008123738A JP5384852B2 (ja) 2008-05-09 2008-05-09 半導体装置の製造方法及び半導体製造装置

Publications (2)

Publication Number Publication Date
TW200947515A TW200947515A (en) 2009-11-16
TWI421907B true TWI421907B (zh) 2014-01-01

Family

ID=41265830

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097132467A TWI421907B (zh) 2008-05-09 2008-08-26 半導體裝置的製造方法及半導體製造裝置

Country Status (4)

Country Link
US (3) US8093159B2 (zh)
JP (1) JP5384852B2 (zh)
KR (3) KR101002259B1 (zh)
TW (1) TWI421907B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006087893A1 (ja) * 2005-02-17 2006-08-24 Hitachi Kokusai Electric Inc. 基板処理方法および基板処理装置
JP5384852B2 (ja) 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置
JP4985987B2 (ja) * 2008-10-15 2012-07-25 信越化学工業株式会社 パターン形成方法
JP5136439B2 (ja) * 2008-11-28 2013-02-06 Ｊｓｒ株式会社 多層レジストプロセス用シリコン含有膜形成用組成物及びシリコン含有膜並びにパターン形成方法
KR101552937B1 (ko) * 2009-01-29 2015-09-15 삼성전자주식회사 반도체 기판의 수분 제거 방법 및 이를 이용한 원자층 증착방법
JP5329265B2 (ja) * 2009-03-09 2013-10-30 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
JP2011176177A (ja) * 2010-02-25 2011-09-08 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法、半導体デバイスおよび基板処理装置
US7994070B1 (en) 2010-09-30 2011-08-09 Tokyo Electron Limited Low-temperature dielectric film formation by chemical vapor deposition
JP5722008B2 (ja) 2010-11-24 2015-05-20 株式会社日立国際電気 半導体デバイスの製造方法、半導体デバイス及び基板処理装置
JP6080253B2 (ja) * 2011-12-26 2017-02-15 株式会社日立国際電気 基板処理装置、半導体装置の製造方法およびプログラム
JP5519059B2 (ja) * 2013-05-23 2014-06-11 株式会社日立国際電気 半導体デバイスの製造方法および基板処理装置
JP5998101B2 (ja) * 2013-05-24 2016-09-28 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
JP5788448B2 (ja) 2013-09-09 2015-09-30 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及びプログラム
KR20160091164A (ko) 2015-01-23 2016-08-02 삼성전자주식회사 미세 패턴 형성 방법 및 이를 이용한 반도체 장치 제조 방법
JP5957128B2 (ja) * 2015-07-29 2016-07-27 株式会社日立国際電気 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体
JP6630237B2 (ja) 2016-06-06 2020-01-15 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置及びプログラム
JP2022049828A (ja) 2020-09-17 2022-03-30 キオクシア株式会社 パターン形成方法および半導体装置の製造方法
US20240242971A1 (en) * 2022-12-30 2024-07-18 American Air Liquide, Inc. Nitrogen-containing aromatic or ring structure molecules for plasma etch and deposition

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593077B2 (en) * 1999-03-22 2003-07-15 Special Materials Research And Technology, Inc. Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20070287101A1 (en) * 2006-06-08 2007-12-13 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08339950A (ja) 1995-06-09 1996-12-24 Sony Corp フォトレジストパターン形成方法及びフォトレジスト処理装置
KR100206597B1 (ko) * 1995-12-29 1999-07-01 김영환 반도체 장치의 미세패턴 제조방법
KR100476299B1 (ko) * 2002-05-03 2005-03-16 주식회사 무한 반도체 소자 제조용 원자층 증착장치 및 원자층 증착 방법
KR100505668B1 (ko) * 2002-07-08 2005-08-03 삼성전자주식회사 원자층 증착 방법에 의한 실리콘 산화막 형성 방법
TWI262960B (en) * 2003-02-27 2006-10-01 Samsung Electronics Co Ltd Method for forming silicon dioxide film using siloxane
JP3913723B2 (ja) 2003-08-15 2007-05-09 株式会社日立国際電気 基板処理装置及び半導体デバイスの製造方法
US7355384B2 (en) * 2004-04-08 2008-04-08 International Business Machines Corporation Apparatus, method, and computer program product for monitoring and controlling a microcomputer using a single existing pin
JP2006286716A (ja) * 2005-03-31 2006-10-19 Hitachi Kokusai Electric Inc 半導体デバイスの製造方法
KR100674967B1 (ko) 2005-04-06 2007-01-26 삼성전자주식회사 더블 패터닝 방식을 이용한 미세 피치를 갖는 포토레지스트패턴 형성방법
US8057603B2 (en) * 2006-02-13 2011-11-15 Tokyo Electron Limited Method of cleaning substrate processing chamber, storage medium, and substrate processing chamber
JP4772618B2 (ja) * 2006-07-31 2011-09-14 東京応化工業株式会社 パターン形成方法、金属酸化物膜形成用材料およびその使用方法
JP5295768B2 (ja) * 2006-08-11 2013-09-18 株式会社日立国際電気 基板処理装置、基板処理方法及び半導体装置の製造方法
US7914974B2 (en) * 2006-08-18 2011-03-29 Brewer Science Inc. Anti-reflective imaging layer for multiple patterning process
JP2008078448A (ja) * 2006-09-22 2008-04-03 Hitachi Kokusai Electric Inc 基板処理装置
JP5138916B2 (ja) * 2006-09-28 2013-02-06 東京応化工業株式会社 パターン形成方法
JP5000250B2 (ja) * 2006-09-29 2012-08-15 東京応化工業株式会社 パターン形成方法
JPWO2008050596A1 (ja) * 2006-10-25 2010-02-25 パナソニック株式会社 プラズマドーピング方法及びプラズマドーピング装置
JP5293186B2 (ja) * 2006-11-10 2013-09-18 住友電気工業株式会社 Ｓｉ−Ｏ含有水素化炭素膜とそれを含む光学デバイスおよびそれらの製造方法
CN101542390A (zh) * 2006-11-14 2009-09-23 Nxp股份有限公司 用以增大特征空间密度的两次形成图案的光刻技术
KR100876783B1 (ko) * 2007-01-05 2009-01-09 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US8236592B2 (en) * 2007-01-12 2012-08-07 Globalfoundries Inc. Method of forming semiconductor device
US7821637B1 (en) * 2007-02-22 2010-10-26 J.A. Woollam Co., Inc. System for controlling intensity of a beam of electromagnetic radiation and method for investigating materials with low specular reflectance and/or are depolarizing
JP4871783B2 (ja) * 2007-05-09 2012-02-08 東京応化工業株式会社 パターン形成方法
JP4871786B2 (ja) * 2007-05-11 2012-02-08 東京応化工業株式会社 パターン形成方法
KR101073858B1 (ko) * 2007-06-08 2011-10-14 도쿄엘렉트론가부시키가이샤 패터닝 방법
JP4973876B2 (ja) * 2007-08-22 2012-07-11 信越化学工業株式会社 パターン形成方法及びこれに用いるパターン表面コート材
JP2009053546A (ja) * 2007-08-28 2009-03-12 Tokyo Ohka Kogyo Co Ltd パターン形成方法及び被覆膜形成用材料
KR101439394B1 (ko) * 2008-05-02 2014-09-15 삼성전자주식회사 산 확산을 이용하는 더블 패터닝 공정에 의한 반도체소자의 미세 패턴 형성 방법
JP5384852B2 (ja) 2008-05-09 2014-01-08 株式会社日立国際電気 半導体装置の製造方法及び半導体製造装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6593077B2 (en) * 1999-03-22 2003-07-15 Special Materials Research And Technology, Inc. Method of making thin films dielectrics using a process for room temperature wet chemical growth of SiO based oxides on a substrate
US20050221020A1 (en) * 2004-03-30 2005-10-06 Tokyo Electron Limited Method of improving the wafer to wafer uniformity and defectivity of a deposited dielectric film
US20070287101A1 (en) * 2006-06-08 2007-12-13 Advanced Micro Devices, Inc. Double exposure technology using high etching selectivity

Also Published As

Publication number Publication date
JP2009272558A (ja) 2009-11-19
US8093159B2 (en) 2012-01-10
TW200947515A (en) 2009-11-16
JP5384852B2 (ja) 2014-01-08
US20090278235A1 (en) 2009-11-12
US20120073751A1 (en) 2012-03-29
US8535479B2 (en) 2013-09-17
KR101167506B1 (ko) 2012-07-23
KR101089337B1 (ko) 2011-12-02
KR101002259B1 (ko) 2010-12-20
US20090277382A1 (en) 2009-11-12
KR20090117579A (ko) 2009-11-12
KR20090117603A (ko) 2009-11-12
KR20110025193A (ko) 2011-03-09

Similar Documents

Publication Publication Date Title
TWI421907B (zh) 半導體裝置的製造方法及半導體製造裝置
JP5329265B2 (ja) 半導体装置の製造方法および基板処理装置
KR101073858B1 (ko) 패터닝 방법
TWI545625B (zh) 半導體裝置的製造方法，基板處理裝置及記錄媒體
TWI720540B (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
US20110076789A1 (en) Manufacturing method of semiconductor device and substrate processing apparatus
JP4836761B2 (ja) 半導体デバイスの製造方法
JP5519059B2 (ja) 半導体デバイスの製造方法および基板処理装置
JP5385001B2 (ja) 半導体装置の製造方法、基板処理装置
KR101812900B1 (ko) 패턴 형성 방법
JP2009267111A (ja) 半導体デバイスの製造方法、製造装置、コンピュータプログラム、及びコンピュータ可読記憶媒体
KR102709877B1 (ko) 금속 함유 레지스트의 건식 현상 성능을 개선하기 위한 다단계 노출-후 처리
KR102676684B1 (ko) 금속 함유 포토레지스트로부터 금속성 (metallic) 오염의 제어
JP2011035191A (ja) 基板処理装置
JP2005064538A (ja) 基板処理装置及び半導体デバイスの製造方法
JP2008227259A (ja) 基板処理装置