JP2009206500A - 薄膜形成方法、薄膜形成装置及びプログラム - Google Patents

薄膜形成方法、薄膜形成装置及びプログラム Download PDF

Info

Publication number
JP2009206500A
JP2009206500A JP2009002550A JP2009002550A JP2009206500A JP 2009206500 A JP2009206500 A JP 2009206500A JP 2009002550 A JP2009002550 A JP 2009002550A JP 2009002550 A JP2009002550 A JP 2009002550A JP 2009206500 A JP2009206500 A JP 2009206500A
Authority
JP
Japan
Prior art keywords
silicon
reaction chamber
thin film
film forming
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009002550A
Other languages
English (en)
Other versions
JP4959733B2 (ja
Inventor
Kazuhide Hasebe
一秀 長谷部
Shigeru Nakajima
滋 中島
Atsushi Ogawa
淳 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2009002550A priority Critical patent/JP4959733B2/ja
Priority to TW098102852A priority patent/TWI456659B/zh
Priority to US12/320,535 priority patent/US7923378B2/en
Priority to KR1020090007354A priority patent/KR101247828B1/ko
Priority to CN2009101267574A priority patent/CN101497993B/zh
Publication of JP2009206500A publication Critical patent/JP2009206500A/ja
Priority to US13/040,565 priority patent/US8357619B2/en
Application granted granted Critical
Publication of JP4959733B2 publication Critical patent/JP4959733B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract


【課題】低温下で、良質な薄膜を形成することができる薄膜形成方法、薄膜形成装置及びプログラムを提供する。
【解決手段】まず、室温下の反応管２内にジイソプロピルアミノシランを供給し、半導体ウエハＷの表面にＳｉを吸着させる。続いて、室温下の反応管２内に酸素ラジカルを供給して、吸着したＳｉを酸化させ、半導体ウエハＷにシリコン酸化膜を形成する。そして、この処理を複数回繰り返す。これにより、半導体ウエハＷに所望厚のシリコン酸化膜が形成される。
【選択図】図１

Description

本発明は、薄膜形成方法、薄膜形成装置及びプログラムに関する。
近年、被処理体としての半導体ウエハに薄膜、例えば、シリコン酸化膜を形成する場合、低温下で処理を行うことが求められており、例えば、プラズマを用いて半導体ウエハにシリコン酸化膜を形成する方法が検討されている。しかし、このような方法でシリコン酸化膜を形成すると、ステップカバレッジが悪くなってしまうという問題があり、低温下で、ステップカバレッジのよい薄膜を形成できる、ＡＬＤ（Atomic Layer Deposition）法が採用され始めている。
このようなＡＬＤ法を用いた薄膜の成形については様々な方法が提案されている。例えば、特許文献１には、３００℃〜６００℃の低温で薄膜を形成する方法が開示されている。
特開２００４−２８１８５３号公報
ところで、シリコン酸化膜の形成においては、さらに低温下で成膜を行うことが求められている。また、形成されるシリコン酸化膜のさらなる膜質の向上が求められている。このため、さらに低温下で、さらに良質なシリコン酸化膜を形成することができる方法が求められている。
本発明は、上記問題に鑑みてなされたものであり、低温下で、良質な薄膜を形成することができる薄膜形成方法、薄膜形成装置及びプログラムを提供することを目的とする。
上記目的を達成するため、本発明の第１の観点に係る薄膜形成方法は、
被処理体が収容された反応室内に、ジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させる吸着ステップと、
前記吸着ステップで吸着されたシリコン含有物質に、活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する膜形成ステップと、を備え、
前記吸着ステップと、前記膜形成ステップとを、複数回繰り返す、ことを特徴とする。
前記吸着ステップでは、前記反応室内を、例えば、−３２℃〜２００℃に設定する。
前記吸着ステップでは、前記反応室内を、例えば、室温〜２００℃に設定する。
前記吸着ステップにおける反応室内の温度と前記膜形成ステップにおける反応室内の温度とを同一温度に設定するが好ましい。
前記膜形成ステップでは、前記酸化ガスに、例えば、酸素、オゾン、または、水蒸気を用いる。
前記膜形成ステップでは、前記窒化ガスに、例えば、アンモニア、一酸化二窒素、一酸化窒素、または、窒素を用いる。
前記反応室内には、例えば、複数の被処理体が収容されている。この場合、前記吸着ステップでは、前記複数の被処理体にシリコン含有物質を吸着させ、前記膜形成ステップでは、前記吸着ステップで吸着されたシリコン含有物質を酸化または窒化させ、前記複数の被処理体にシリコン酸化膜またはシリコン窒化膜を形成する。
前記吸着ステップでは、例えば、前記反応室内を０．１３３Ｐａ〜１３．３ｋＰａに設定する。
前記吸着ステップでは、例えば、前記反応室内に前記ジイソプロピルアミノシランを１０ｓｃｃｍ〜１０ｓｌｍ供給する。
前記膜形成ステップでは、例えば、前記反応室内を０．１３３Ｐａ〜１３．３ｋＰａに設定する。
前記膜形成ステップでは、例えば、前記反応室に酸化ガスまたは窒化ガスを１ｓｃｃｍ〜１０ｓｌｍ供給する。
前記膜形成ステップでは、例えば、プラズマ、触媒、ＵＶ、熱、または、磁力により酸化ガスまたは窒化ガスを活性化し、活性化した酸化ガスまたは窒化ガスを前記反応室内に供給する。
本発明の第２の観点に係る薄膜形成装置は、
被処理体を収容する反応室と、
前記反応室内に、ジイソプロピルアミノシランを供給する第１の供給手段と、
前記被処理体に活性化された酸化ガスまたは窒化ガスを供給する第２の供給手段と、
装置の各部を制御する制御手段と、を備え、
前記制御手段は、
前記第１の供給手段を制御して、前記反応室内にジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させ、
前記第２の供給手段を制御して、前記吸着されたシリコン含有物質に活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する、
処理を複数回繰り返す、ことを特徴とする。
本発明の第３の観点に係るプログラムは、
コンピュータを、
被処理体を収容する反応室内に、ジイソプロピルアミノシランを供給する第１の供給手段、
前記被処理体に活性化された酸化ガスまたは窒化ガスを供給する第２の供給手段、
前記第１の供給手段を制御して、前記反応室内にジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させ、前記第２の供給手段を制御して、前記吸着されたシリコン含有物質に活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する、処理を複数回繰り返す制御手段、
として機能させることを特徴とする。
本発明によれば、低温下で、良質な薄膜を形成することができる。
本発明の実施の形態の処理装置を示す図である。 図１の処理装置の断面構成を示す図である。 図１の制御部の構成を示す図である。 シリコン酸化膜の形成方法を説明する図である。 反応管内の温度とサイクルレートとの関係を示す図である。 反応管内の温度と面間均一性との関係を示す図である。 半導体ウエハ表面の反応を説明するための図である。
以下、本発明の実施の形態に係る薄膜形成方法、薄膜形成装置及びプログラムについて説明する。本実施の形態では、ＭＬＤ（Molecular Layer Deposition）法を用いて、シリコン酸化膜を形成する場合を例に説明する。また、本発明の薄膜形成装置として、バッチ式の縦型処理装置を用いる場合を例に説明する。図１に本実施の形態の処理装置の構成を示す。また、図２に本実施の形態の処理装置の断面構成を示す。
図１に示すように、処理装置１は、長手方向が垂直方向に向けられた、有天井で略円筒状の反応管２を備えている。反応管２は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。
反応管２の一側方には、反応管２内のガスを排気するための排気部３が配置されている。排気部３は、反応管２に沿って上方に延びるように形成され、図示しない反応管２の側壁に設けられた開口を介して、反応管２と連通する。排気部３の上端は、反応管２の上部に配置された排気口４に接続されている。この排気口４には図示しない排気管が接続され、排気管には図示しないバルブや後述する真空ポンプ１２７などの圧力調整機構が設けられている。この圧力調整機構により、反応管２内のガスが、開口、排気部３、排気口４を介して、排気管に排気され、反応管２内が所望の圧力（真空度）に制御される。
反応管２の下方には、蓋体５が配置されている。蓋体５は、耐熱及び耐腐食性に優れた材料、例えば、石英により形成されている。また、蓋体５は、後述するボートエレベータ１２８により上下動可能に構成されている。そして、ボートエレベータ１２８により蓋体５が上昇すると、反応管２の下方側（炉口部分）が閉鎖され、ボートエレベータ１２８により蓋体５が下降すると、反応管２の下方側（炉口部分）が開口される。
蓋体５の上には、ウエハボート６が載置されている。ウエハボート６は、例えば、石英により形成されている。ウエハボート６は、半導体ウエハＷが垂直方向に所定の間隔をおいて複数枚、収容可能に構成されている。なお、蓋体５の上部に、反応管２の炉口部分から反応管２内の温度が低下することを防止する保温筒や、半導体ウエハＷを収容するウエハボート６を回転可能に載置する回転テーブルを設け、これらの上にウエハボート６を載置してもよい。これらの場合、ウエハボート６に収容された半導体ウエハＷを均一な温度に制御しやすくなる。
反応管２の周囲には、反応管２を取り囲むように、温度調整機構、例えば、抵抗発熱体からなる昇温用ヒータ７が設けられている。この昇温用ヒータ７により反応管２の内部が所定の温度に設定され、この結果、反応管２の内部に収容された半導体ウエハＷが所定の温度になる。
反応管２の下端近傍の側面には、反応管２内に処理ガスを供給する、処理ガス供給管８、９が挿通されている。本実施の形態では、半導体ウエハＷにシリコン酸化膜を形成しているので、処理ガスには、ソースガス、酸化ガス、希釈ガス等が用いられている。ソースガスは、半導体ウエハＷにソース（Ｓｉ）を吸着させるガスであり、ジイソプロピルアミノシラン（ＤＩＰＡＳ）が用いられている。ソースガスは、後述する吸着ステップで用いられる。酸化ガスは、吸着されたソース（Ｓｉ）を酸化するガスであり、本例では、酸素（Ｏ２）が用いられている。酸化ガスは、後述する酸化ステップで用いられる。希釈ガスは、処理ガスを希釈するガスであり、本例では、窒素（Ｎ２）が用いられている。
これらの処理ガスのうち、酸化ガスが処理ガス供給管８を介して反応管２内に供給される。この処理ガス供給管８は、後述するプラズマ発生部１０に挿通されている。このため、処理ガス供給管８から供給された酸化ガスは、プラズマ励起（活性化）される。ソースガスと希釈ガスとは、処理ガス供給管９を介して反応管２内に供給される。また、パージガス（例えば、窒素（Ｎ２））も処理ガス供給管９を介して反応管２内に供給される。なお、パージガスは、別途、パージガス供給管を介して反応管２内に供給してもよい。処理ガス供給管９は、図２に示すように、反応管２の内壁に配置されている。このため、処理ガス供給管９から供給されたソースガス及びパージガスは、プラズマ励起（活性化）されない。処理ガス供給管９としては、例えば、分散インジェクタが用いられる。
各処理ガス供給管８、９には、垂直方向の所定間隔ごとに供給孔が設けられており、供給孔から反応管２内に処理ガスが供給される。このため、図１に矢印で示すように、処理ガスが垂直方向の複数箇所から反応管２内に供給される。また、各処理ガス供給管８、９は、後述するマスフローコントローラ（ＭＦＣ）１２５を介して、図示しない処理ガス供給源に接続されている。なお、図１では、後述するプラズマ処理を行う処理ガスを供給する処理ガス供給管８（本実施の形態では、酸化ガスを供給する処理ガス供給管）のみを図示している。また、図２では、酸化ガスを供給する処理ガス供給管８と、後述するプラズマ処理を行わない処理ガスを供給する処理ガス供給管９（本実施の形態では、ソースガスやパージガスを供給する処理ガス供給管）と、を図示している。
反応管２の他側方、すなわち、排気部３が配置されている反応管２の一側方の反対側には、プラズマ発生部１０が設けられている。プラズマ発生部１０は、一対の電極１１等を備えている。一対の電極１１間には、処理ガス供給管８が挿通されている。一対の電極１１は、図示しない高周波電源、整合器等に接続されている。そして、一対の電極１１間に高周波電源から整合器を介して高周波電力を印加することにより、一対の電極１１間に供給された処理ガスをプラズマ励起（活性化）させ、例えば、酸素ラジカル（Ｏ２ ＊）を生成する。このように生成された酸素ラジカル（Ｏ２ ＊）等がプラズマ発生部１０から反応管２内に供給される。
また、反応管２内には、反応管２内の温度を測定する、例えば、熱電対からなる温度センサ１２２、及び、反応管２内の圧力を測定する圧力計１２３が複数本配置されている。
また、処理装置１は、装置各部の制御を行う制御部１００を備えている。図３に制御部１００の構成を示す。図３に示すように、制御部１００には、操作パネル１２１、温度センサ（群）１２２、圧力計（群）１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８、プラズマ制御部１２９等が接続されている。
操作パネル１２１は、表示画面と操作ボタンとを備え、オペレータの操作指示を制御部１００に伝え、また、制御部１００からの様々な情報を表示画面に表示する。
温度センサ（群）１２２は、反応管２内及び排気管内などの各部の温度を測定し、その測定値を制御部１００に通知する。
圧力計（群）１２３は、反応管２内及び排気管内などの各部の圧力を測定し、その測定値を制御部１００に通知する。
ヒータコントローラ１２４は、昇温用ヒータ７を個別に制御するためのものであり、制御部１００からの指示に応答して、昇温用ヒータ７に通電してこれらを加熱し、また、昇温用ヒータ７の消費電力を個別に測定して、制御部１００に通知する。
ＭＦＣ１２５は、処理ガス供給管８、９等の各配管に配置され、各配管を流れるガスの流量を制御部１００から指示された量に制御するとともに、実際に流れたガスの流量を測定して、制御部１００に通知する。
バルブ制御部１２６は、各配管に配置され、各配管に配置された弁の開度を制御部１００から指示された値に制御する。
真空ポンプ１２７は、排気管に接続され、反応管２内のガスを排気する。
ボートエレベータ１２８は、蓋体５を上昇させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内にロードし、蓋体５を下降させることにより、ウエハボート６（半導体ウエハＷ）を反応管２内からアンロードする。
プラズマ制御部１２９は、プラズマ発生部１０を制御するためのものであり、制御部１００からの指示に応答して、プラズマ発生部１０を制御し、プラズマ発生部１０内に供給された、例えば、酸素を活性化し、酸素ラジカル（Ｏ２ ＊）等を生成させる。
制御部１００は、レシピ記憶部１１１と、ＲＯＭ１１２と、ＲＡＭ１１３と、Ｉ／Ｏポート１１４と、ＣＰＵ１１５と、これらを相互に接続するバス１１６とから構成されている。
レシピ記憶部１１１には、セットアップ用レシピと複数のプロセス用レシピとが記憶されている。処理装置１の製造当初は、セットアップ用レシピのみが格納される。セットアップ用レシピは、各処理装置に応じた熱モデル等を生成する際に実行されるものである。プロセス用レシピは、ユーザが実際に行う熱処理（プロセス）毎に用意されるレシピであり、反応管２への半導体ウエハＷのロードから、処理済みの半導体ウエハＷをアンロードするまでの、各部の温度の変化、反応管２内の圧力変化、処理ガスの供給の開始及び停止のタイミングと供給量などを規定する。
ＲＯＭ１１２は、ＥＥＰＲＯＭ、フラッシュメモリ、ハードディスクなどから構成され、ＣＰＵ１１５の動作プログラム等を記憶する記録媒体である。
ＲＡＭ１１３は、ＣＰＵ１１５のワークエリアなどとして機能する。
Ｉ／Ｏポート１１４は、操作パネル１２１、温度センサ１２２、圧力計１２３、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７、ボートエレベータ１２８、プラズマ制御部１２９等に接続され、データや信号の入出力を制御する。
ＣＰＵ（Central Processing Unit)１１５は、制御部１００の中枢を構成し、ＲＯＭ１１２に記憶された制御プログラムを実行する。また、ＣＰＵ１１５は、操作パネル１２１からの指示に従って、レシピ記憶部１１１に記憶されているレシピ（プロセス用レシピ）に沿って、処理装置１の動作を制御する。すなわち、ＣＰＵ１１５は、温度センサ（群）１２２、圧力計（群）１２３、ＭＦＣ１２５等に反応管２内及び排気管内などの各部の温度、圧力、流量等を測定させ、この測定データに基づいて、ヒータコントローラ１２４、ＭＦＣ１２５、バルブ制御部１２６、真空ポンプ１２７等に制御信号等を出力し、上記各部がプロセス用レシピに従うように制御する。
バス１１６は、各部の間で情報を伝達する。
次に、以上のように構成された処理装置１を用いた薄膜形成方法について、図４に示すレシピ（タイムシーケンス）を参照して説明する。本実施の形態の薄膜形成方法では、ＭＬＤ（Molecular Layer Deposition）法により、半導体ウエハＷ上にシリコン酸化膜を形成する。
図４に示すように、本実施の形態では、半導体ウエハＷの表面にシリコン（Ｓｉ）を含むシリコン含有物質（以下、「シリコン、または、Ｓｉ」という）を吸着する吸着ステップと、吸着されたＳｉを酸化する酸化ステップとを備えており、これらのステップがＭＬＤ法の１サイクルを示している。また、図４に示すように、本実施の形態では、ソースガスとしてＤＩＰＡＳ、酸化ガスとして酸素、希釈ガスとして窒素を用いている。この図４のレシピに示すサイクルを複数回、例えば、１００サイクル実行する（繰り返す）ことにより、半導体ウエハＷ上に所望のシリコン酸化膜が形成される。
なお、以下の説明において、処理装置１を構成する各部の動作は、制御部１００（ＣＰＵ１１５）により制御されている。また、各処理における反応管２内の温度、圧力、ガスの流量等は、前述のように、制御部１００（ＣＰＵ１１５）がヒータコントローラ１２４（昇温用ヒータ７）、ＭＦＣ１２５（処理ガス供給管８、９）、バルブ制御部１２６、真空ポンプ１２７、プラズマ制御部１２９（プラズマ発生部１０）等を制御することにより、図４に示すレシピに従った条件に設定される。
まず、被処理体としての半導体ウエハＷを反応管２内に収容（ロード）する。具体的には、昇温用ヒータ７により反応管２内を所定のロード温度に維持し、反応管２内に所定量の窒素を供給する。また、半導体ウエハＷを収容したウエハボート６を蓋体５上に載置する。そして、ボートエレベータ１２８により蓋体５を上昇させ、半導体ウエハＷ（ウエハボート６）を反応管２内にロードする。
次に、半導体ウエハＷの表面にＳｉを吸着させる吸着ステップを実行する。吸着ステップは、半導体ウエハＷにソースガスを供給して、その表面にＳｉを吸着させる工程である。本実施の形態では、半導体ウエハＷにＤＩＰＡＳを供給することにより半導体ウエハＷにＳｉを吸着させている。
吸着ステップでは、まず、反応管２内を所定の温度、例えば、図４（ａ）に示すように、室温（例えば、２５℃）に設定する。なお、本例では、反応管２内を室温に設定することから、反応管２内を昇温用ヒータ７により加熱していない。また、処理ガス供給管９から反応管２内に所定量の窒素を供給するとともに、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図４（ｂ）に示すように、６６．５Ｐａ（０．５Ｔｏｒｒ）に設定する。そして、処理ガス供給管９からＤＩＰＡＳを所定量、例えば、図４（ｄ）に示すように、０．３ｓｌｍと、図４（ｃ）に示すように、所定量の窒素を反応管２内に供給する（フロー工程）。
シリコン酸化膜の形成方法においては、成膜シーケンス上、反応管２内の温度を変化させないことが好ましい。このため、本実施の形態では、後述するように、酸化ステップにおいても反応管２内の温度を変化させず、室温（２５℃）に設定している。
ここで、反応管２内の温度は、−３２℃〜７００℃にすることが好ましい。反応管２内の温度が−３２℃より低くなると、ソースガスであるＤＩＰＡＳが供給できなくなるおそれが生じるためである。これは、図示しないＤＩＰＡＳの処理ガス供給源から処理ガス供給管９、ＭＦＣ１２５などの圧損を考慮した実用的蒸気圧が得られる下限温度が−３２℃であり、−３２℃がＤＩＰＡＳの供給限界と考えられるためである。また、反応管２内の温度が７００℃より高くなると、形成されるシリコン酸化膜の膜質や膜厚均一性等が悪化してしまうおそれが生じるためである。
反応管２内の温度は、室温〜５００℃とすることがより好ましく、室温〜４００℃にすることがさらに好ましく、室温〜３００℃にすることが特に好ましい。従来よりもさらに低温下で薄膜を形成できるという本発明の特徴（機能）を発揮することができるためである。
反応管２内の好ましい温度を確認するため、反応管２内の温度を変化させて半導体ウエハＷにシリコン酸化膜を形成した場合のサイクルレート、及び、面間均一性を測定した。図５に、反応管２内の温度を室温（２５℃）、７５℃、１００℃、２００℃、及び、３００℃に設定し、半導体ウエハＷにシリコン酸化膜を形成した場合のサイクルレートを示し、図６に面間均一性（±％）を示す。なお、図５のサイクルレートの値は、各温度における１サイクル当たりの厚み（Å／Cycle）について、反応管２内の温度が２５℃のときのサイクルレート（１サイクル当たりの厚み）を「１」とした場合の比で示している。
図５に示すように、反応管２内の温度を室温（２５℃）〜２００℃に設定することにより、面間均一性を著しく改善することができる。具体的には、面間均一性を、反応管２内の温度を３００℃に設定した場合の面間均一性の１／２〜１／５に減少させることができる。さらに、図６に示すように、反応管２内の温度を室温（２５℃）〜２００℃に設定することにより、サイクルレートを向上させることができる。具体的には、サイクルレートを、反応管２内の温度を３００℃に設定した場合のサイクルレートの１．１〜１．３倍にすることができる。このため、反応管２内の温度を室温〜２００℃にすることが最も好ましい。
ＤＩＰＡＳの供給量は、１０ｓｃｃｍ〜１０ｓｌｍにすることが好ましい。１０ｓｃｃｍより少ないと半導体ウエハＷの表面に十分なＤＩＰＡＳが供給されないおそれが生じ、１０ｓｌｍより多いと反応に寄与しないＤＩＰＡＳが多くなってしまうおそれが生じるためである。ＤＩＰＡＳの供給量は、０．０５ｓｌｍ〜３ｓｌｍにすることがさらに好ましい。かかる範囲にすることにより、半導体ウエハＷの表面とＤＩＰＡＳとの反応が促進されるためである。
反応管２内の圧力は、０．１３３Ｐａ（０，００１）〜１３．３ｋＰａ（１００Ｔｏｒｒ）にすることが好ましい。かかる範囲の圧力にすることにより、半導体ウエハＷの表面とＤＩＰＡＳとの反応を促進することができるためである。
図７に半導体ウエハＷ表面の反応を模式的に示す。反応管２内にＤＩＰＡＳが供給されると、図７（ａ）に示す状態から図７（ｂ）に示すように、供給されたＤＩＰＡＳが半導体ウエハＷの表面と反応し、半導体ウエハＷの表面にＳｉが吸着する。
ここで、ソースガスに、ＤＩＰＡＳという１価のアミノシランを用いているので、吸着工程で吸着された吸着物中に窒素（Ｎ）が含まれにくくなり、本発明の方法で成膜されるシリコン酸化膜中に窒素が含まれにくくなる。このため、良質なシリコン酸化膜を形成することができる。
また、ソースガスに、ＤＩＰＡＳという１価のアミノシランを用いているので、Ｓｉ吸着の際に構造障害が発生しにくく、他の分子の吸着を妨げにくくなる。このため、吸着速度が遅くならず、生産性が低下しなくなる。
さらに、ソースガスにＤＩＰＡＳを用いているので、熱安定性に優れ、流量制御が容易となる。また、従来のソース供給方式の装置を使用することができ、汎用性を有している。
吸着ステップのフロー工程を、１〜３秒（ｓｅｃ）、例えば、図４（ｈ）に示すように、２秒間実施し、半導体ウエハＷの表面に所定量のＳｉが吸着すると、処理ガス供給管９からのＤＩＰＡＳ及び窒素の供給を停止する。そして、反応管２内のガスを排出するとともに、例えば、処理ガス供給管９から反応管２内に所定量の窒素を供給して反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
続いて、半導体ウエハＷの表面を酸化する酸化ステップを実行する。酸化ステップは、Ｓｉが吸着された半導体ウエハＷ上に酸化ガスを供給して、吸着されたＳｉを酸化する工程である。本実施の形態では、半導体ウエハＷ上に酸素（酸素ラジカル）を供給することにより吸着されたＳｉを酸化している。
酸化ステップでは、反応管２内を所定の温度、例えば、図４（ａ）に示すように、室温（２５℃）に設定する。また、処理ガス供給管９から反応管２内に所定量の窒素を供給するとともに、反応管２内のガスを排出し、反応管２を所定の圧力、例えば、図４（ｂ）に示すように、６６．５Ｐａ（０．５Ｔｏｒｒ）に設定する。そして、電極１１間に図示しない高周波電源から整合器を介して高周波電力を、例えば、図４（ｇ）に示すように、５００Ｗ印加する。また、処理ガス供給管８から酸素を所定量、例えば、図４（ｅ）に示すように、１ｓｌｍを一対の電極１１間（プラズマ発生部１０内）に供給する。一対の電極１１間に供給された酸素はプラズマ励起（活性化）され、酸素ラジカル（Ｏ＊）を生成する。このように生成された酸素ラジカルがプラズマ発生部１０から反応管２内に供給される。また、図４（ｃ）に示すように、処理ガス供給管９から希釈ガスとしての所定量の窒素を反応管２内に供給する（フロー工程）。
ここで、酸素の供給量は、０．１ｓｃｃｍ〜１０ｓｌｍにすることが好ましい。かかる範囲にすることにより、プラズマを問題なく発生できるとともにシリコン酸化膜を形成するのに十分な酸素ラジカルを供給できるためである。酸素の供給量は、０．５ｓｌｍ〜５ｓｌｍにすることがさらに好ましい。かかる範囲にすることにより、プラズマを安定して発生させることができるためである。
ＲＦパワーは、１０Ｗ〜１５００Ｗにすることが好ましい。１０Ｗより少ないと、酸素ラジカルが生成しにくくなり、１５００Ｗを超えると、プラズマ発生部１０を構成する石英壁がダメージを受けるおそれが生じるためである。ＲＦパワーは、５０Ｗ〜５００Ｗとすることがさらに好ましい。かかる範囲にすることにより、酸素ラジカルを効率的に生成することができるためである。
反応管２内の圧力は、０．１３３Ｐａ（０．００１Ｔｏｒｒ）〜１３．３ｋＰａ（１００Ｔｏｒｒ）にすることが好ましい。かかる範囲の圧力にすることにより、酸素ラジカルが発生しやすく、かつ、半導体ウエハＷが置かれた空間における酸素ラジカルの平均自由行程が大きくなるためである。反応管２内の圧力は、４０Ｐａ（０．３Ｔｏｒｒ）〜４００Ｐａ（３Ｔｏｒｒ）にすることがさらに好ましい。かかる範囲の圧力にすることにより、反応管２内の圧力制御が容易になるためである。
また、プラズマ発生部１０内の圧力は、０．１３３Ｐａ（０．００１Ｔｏｒｒ）〜１３．３ｋＰａ（１００Ｔｏｒｒ）にすることが好ましく、７０Ｐａ（０．５３Ｔｏｒｒ）〜４００Ｐａ（３Ｔｏｒｒ）にすることがさらに好ましい。かかる範囲の圧力にすることにより、プラズマを問題なく発生できるとともにシリコン酸化膜を形成するのに十分な酸素ラジカルを供給できるためである。
反応管２内に酸素ラジカルが供給されると、図７（ｃ）に示す状態から、半導体ウエハＷ上に吸着されたＳｉが酸化され、図７（ｄ）に示すように、半導体ウエハＷ上にシリコン酸化膜が形成される。
酸化ステップのフロー工程を、５〜３０秒、例えば、図４（ｈ）に示すように、８秒間実施し、半導体ウエハＷ上に所望のシリコン酸化膜が形成されると、処理ガス供給管８から酸素の供給を停止するとともに、図示しない高周波電源からの高周波電力の印加を停止する。また、処理ガス供給管９からの窒素の供給を停止する。そして、反応管２内のガスを排出するとともに、図４（ｃ）に示すように、処理ガス供給管９から反応管２内に所定量の窒素を供給して反応管２内のガスを反応管２外に排出する（パージ、Vacuum工程）。
これにより、吸着ステップと、酸化ステップとからなる、ＭＬＤ法の１サイクルが終了する。
続いて、再び、吸着ステップから始まるＭＬＤ法の１サイクルを開始する。そして、このサイクルを所定回数繰り返す。これにより、図７（ｅ）に示すように、半導体ウエハＷの表面にＤＩＰＡＳが供給され、図７（ｆ）に示すようにＳｉを吸着させ、吸着されたＳｉを酸化することにより、さらにシリコン酸化膜が形成される。この結果、半導体ウエハＷ上に所望厚のシリコン酸化膜が形成される。
半導体ウエハＷ上に所望厚のシリコン酸化膜が形成されると、半導体ウエハＷをアンロードする。具体的には、処理ガス供給管９から反応管２内に所定量の窒素を供給して、反応管２内の圧力を常圧に戻すとともに、昇温用ヒータ７により反応管２内を所定温度に維持する。そして、ボートエレベータ１２８により蓋体５を下降させることにより、半導体ウエハＷがアンロードされる。
次に、この方法により形成されたシリコン酸化膜について、Ｘ線光電子分光装置（ＸＰＳ：X-ray Photoelectron Spectrometer）を用い、その組成の確認を行った。この結果、シリコン酸化膜中には窒素が含まれていないことが確認できた。また、この方法により形成されたシリコン酸化膜について、原子間力顕微鏡（ＡＦＭ）を用いて表面粗さの画像解析を行った。この結果、形成されたシリコン酸化膜の表面状態は良好であることが確認できた。このため、室温という低温下で、良質なシリコン酸化膜が形成されていることが確認できた。
また、この方法により形成されるシリコン酸化膜の１分当たり成膜レート（デポレート）を求めたところ、１．５ｎｍ／ｍｉｎであり、室温下であっても、吸着速度が遅くならず、生産性が低下していないことが確認できた。これは、ソースガスにＤＩＰＡＳを用いているので、吸着ステップでのＳｉ吸着の際に構造障害が発生しにくく、他の分子の吸着を妨げにくくなるためと考えられる。
なお、ソースガスとして、２価、及び、３価のアミノシラン、例えば、ＢＴＢＡＳ（ＳｉＨ２（ＮＨＣ（ＣＨ３）３）２）、３ＤＭＡＳ（ＳｉＨ（Ｎ（ＣＨ３）２）３）を用い、室温下で良質なシリコン酸化膜を形成することができるか否かについて確認したところ、室温下では良質なシリコン酸化膜を形成することができなかった。
また、ソースガスに１価のアミノシランであるＳｉＨ３（Ｎ（ＣＨ３）２）を用い、室温下でシリコン酸化膜を形成することができるか否かについて確認したところ、ＳｉＨ３（Ｎ（ＣＨ３）２）の熱安定性が悪く、流量制御が困難であった。このため、図１に示すようなバッチ式の処理装置では、ソースガスにＳｉＨ３（Ｎ（ＣＨ３）２）を用いることは好ましくなく、熱安定性に優れ、流量制御が容易となるＤＩＰＡＳを用いることが好ましいことが確認できた。
以上説明したように、本実施の形態によれば、ＤＩＰＡＳを用いてＳｉを吸着させる吸着ステップと、この吸着したＳｉを酸化させる酸化ステップとからなるサイクルを複数回繰り返すことにより、半導体ウエハＷにシリコン酸化膜を形成しているので、低温下で、良質なシリコン酸化膜を形成することができる。
また、本実施の形態によれば、ソースガスにＤＩＰＡＳを用いているので、吸着速度が遅くならず、生産性が低下しなくなる。さらに、熱安定性に優れ、流量制御が容易となる。加えて、従来のソース供給方式の装置を使用することができ、汎用性を有している。
なお、本発明は、上記の実施の形態に限られず、種々の変形、応用が可能である。以下、本発明に適用可能な他の実施の形態について説明する。
上記実施の形態では、半導体ウエハＷ上にシリコン酸化膜を形成する場合を例に本発明を説明したが、本発明により形成される薄膜はシリコン酸化膜に限定されるものではなく、例えば、シリコン窒化膜であってもよい。この場合、例えば、ＤＩＰＡＳを用いてＳｉを吸着させる吸着ステップと、この吸着したＳｉを窒化ガスを用いて窒化させる窒化ステップとからなるサイクルを複数回繰り返すことにより、半導体ウエハＷ上にシリコン窒化膜を形成することができる。窒化ガスとしては、例えば、アンモニア（ＮＨ３）、一酸化二窒素（Ｎ２Ｏ）、一酸化窒素（ＮＯ）、窒素（Ｎ２）などがある。
上記実施の形態では、吸着ステップ及び酸化ステップのフロー工程後にパージ、Vacuum工程を実施した場合を例に本発明を説明したが、例えば、パージすることなく反応管２内のガスを排気するVacuum工程を実施してもよい。
上記実施の形態では、酸化ガスとして酸素を用いた場合を例に本発明を説明したが、酸化ガスは、半導体ウエハＷ上に吸着されたＳｉを酸化できるものであればよく、例えば、オゾン（Ｏ３）、水蒸気（Ｈ２Ｏ）等であってもよい。例えば、酸化ガスとしてオゾンを用いる場合には、反応管２内の温度を−３２℃〜６００℃、圧力を６５５Ｐａ（５Ｔｏｒｒ）とし、酸素（Ｏ２）を１０ｓｌｍ、オゾンを２５０ｇ／Ｎｍ３程度とすることが好ましい。
上記実施の形態では、吸着ステップにおける反応管２内の温度と酸化ステップにおける反応管２内の温度とを同一温度（室温）に設定した場合を例に本発明を説明したが、例えば、吸着ステップにおける反応管２内の温度を室温とし、酸化ステップにおける反応管２内の温度を１００℃とするように、吸着ステップにおける反応管２内の温度と酸化ステップにおける反応管２内の温度とを異なる温度にしてもよい。
上記実施の形態では、プラズマにより酸素ラジカルを発生させた場合を例に本発明を説明したが、本発明は、酸化ガスを活性化させることができるものであればよく、例えば、触媒、ＵＶ、熱、磁力などを用いてもよい。例えば、オゾンはオゾン発生器から反応管２内に供給されるが、反応管２内の熱、または、反応管２外に設けられた加熱器の熱により活性化してもよい。
上記実施の形態では、１００サイクル実行することにより、半導体ウエハＷ上にシリコン酸化膜を形成した場合を例に本発明を説明したが、例えば、５０サイクルのように、サイクル数を少なくしてもよい。また、２００サイクルのように、サイクル数を多くしてもよい。この場合にも、サイクル数に応じて、例えば、ＤＩＰＡＳ及び酸素の供給量、ＲＦパワー等を調整することにより、所望の厚さのシリコン酸化膜の形成が可能である。
上記実施の形態では、ＤＩＰＡＳ等の処理ガス供給時に希釈ガスとしての窒素を供給する場合を例に本発明を説明したが、処理ガス供給時に窒素を供給しなくてもよい。ただし、窒素を希釈ガスとして含ませることにより処理時間の設定等が容易になることから、希釈ガスを含ませることが好ましい。希釈ガスとしては、不活性ガスであることが好ましく、窒素の他に、例えば、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）が適用できる。
上記実施の形態では、プラズマ処理を行う処理ガスを供給する処理ガス供給管８と、プラズマ処理を行わない処理ガスを供給する処理ガス供給管９が設けられている場合を例に本発明を説明したが、例えば、処理ガスの種類毎に処理ガス供給管が設けられていてもよい。また、複数本から同じガスが供給されるように、反応管２の下端近傍の側面に、複数本の処理ガス供給管８、９が挿通されていてもよい。この場合、複数本の処理ガス供給管８、９から反応管２内に処理ガスが供給され、反応管２内に処理ガスをより均一に供給することができる。
本実施の形態では、処理装置１として、単管構造のバッチ式の処理装置の場合を例に本発明を説明したが、例えば、反応管２が内管と外管とから構成された二重管構造のバッチ式の縦型処理装置に本発明を適用することも可能である。また、バッチ式の横型処理装置や枚葉式の処理装置に本発明を適用することも可能である。また、被処理体は半導体ウエハＷに限定されるものではなく、例えば、ＬＣＤ用のガラス基板であってもよい。
本発明の実施の形態にかかる制御部１００は、専用のシステムによらず、通常のコンピュータシステムを用いて実現可能である。例えば、汎用コンピュータに、上述の処理を実行するためのプログラムを格納した記録媒体（フレキシブルディスク、ＣＤ−ＲＯＭなど）から当該プログラムをインストールすることにより、上述の処理を実行する制御部１００を構成することができる。
そして、これらのプログラムを供給するための手段は任意である。上述のように所定の記録媒体を介して供給できる他、例えば、通信回線、通信ネットワーク、通信システムなどを介して供給してもよい。この場合、例えば、通信ネットワークの掲示板（ＢＢＳ）に当該プログラムを掲示し、これをネットワークを介して搬送波に重畳して提供してもよい。そして、このように提供されたプログラムを起動し、ＯＳの制御下で、他のアプリケーションプログラムと同様に実行することにより、上述の処理を実行することができる。
本発明は、低温下での良質な薄膜の形成に有用である。
１ 処理装置
２ 反応管
３ 排気部
４ 排気口
５ 蓋体
６ ウエハボート
７ 昇温用ヒータ
８、９ 処理ガス供給管
１０ プラズマ発生部
１１ 電極
１００ 制御部
１１１ レシピ記憶部
１１２ ＲＯＭ
１１３ ＲＡＭ
１１４ Ｉ／Ｏポート
１１５ ＣＰＵ
１１６ バス
１２１ 操作パネル
１２２ 温度センサ
１２３ 圧力計
１２４ ヒータコントローラ
１２５ ＭＦＣ
１２６ バルブ制御部
１２７ 真空ポンプ
１２８ ボートエレベータ
１２９ プラズマ制御部
Ｗ 半導体ウエハ

Claims (14)

  1. 被処理体が収容された反応室内に、ジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させる吸着ステップと、
    前記吸着ステップで吸着されたシリコン含有物質に、活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する膜形成ステップと、を備え、
    前記吸着ステップと、前記膜形成ステップとを、複数回繰り返す、ことを特徴とする薄膜形成方法。
  2. 前記吸着ステップでは、前記反応室内を−３２℃〜３００℃に設定する、ことを特徴とする請求項１に記載の薄膜形成方法。
  3. 前記吸着ステップでは、前記反応室内を室温〜２００℃に設定する、ことを特徴とする請求項１に記載の薄膜形成方法。
  4. 前記吸着ステップにおける反応室内の温度と前記膜形成ステップにおける反応室内の温度とを同一温度に設定する、ことを特徴とする請求項１乃至３のいずれか１項に記載の薄膜形成方法。
  5. 前記膜形成ステップでは、前記酸化ガスに、酸素、オゾン、または、水蒸気を用いる、ことを特徴とする請求項１乃至４のいずれか１項に記載の薄膜形成方法。
  6. 前記膜形成ステップでは、前記窒化ガスにアンモニア、一酸化二窒素、一酸化窒素、または、窒素を用いる、ことを特徴とする請求項１乃至４のいずれか１項に記載の薄膜形成方法。
  7. 前記反応室内には、複数の被処理体が収容され、
    前記吸着ステップでは、前記複数の被処理体にシリコン含有物質を吸着させ、
    前記膜形成ステップでは、前記吸着ステップで吸着されたシリコン含有物質を酸化または窒化させ、前記複数の被処理体にシリコン酸化膜またはシリコン窒化膜を形成する、ことを特徴とする請求項１乃至６のいずれか１項に記載の薄膜形成方法。
  8. 前記吸着ステップでは、前記反応室内を０．１３３Ｐａ〜１３．３ｋＰａに設定する、ことを特徴とする請求項１乃至７のいずれか１項に記載の薄膜形成方法。
  9. 前記吸着ステップでは、前記反応室内に前記ジイソプロピルアミノシランを１０ｓｃｃｍ〜１０ｓｌｍ供給する、ことを特徴とする請求項１乃至８のいずれか１項に記載の薄膜形成方法。
  10. 前記膜形成ステップでは、前記反応室内を０．１３３Ｐａ〜１３．３ｋＰａに設定する、ことを特徴とする請求項１乃至９のいずれか１項に記載の薄膜形成方法。
  11. 前記膜形成ステップでは、前記反応室に酸化ガスまたは窒化ガスを１ｓｃｃｍ〜１０ｓｌｍ供給する、ことを特徴とする請求項１乃至１０のいずれか１項に記載の薄膜形成方法。
  12. 前記膜形成ステップでは、プラズマ、触媒、ＵＶ、熱、または、磁力により酸化ガスまたは窒化ガスを活性化し、活性化した酸化ガスまたは窒化ガスを前記反応室内に供給する、ことを特徴とする請求項１乃至１１のいずれか１項に記載の薄膜形成方法。
  13. 被処理体を収容する反応室と、
    前記反応室内に、ジイソプロピルアミノシランを供給する第１の供給手段と、
    前記被処理体に活性化された酸化ガスまたは窒化ガスを供給する第２の供給手段と、
    装置の各部を制御する制御手段と、を備え、
    前記制御手段は、
    前記第１の供給手段を制御して、前記反応室内にジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させ、
    前記第２の供給手段を制御して、前記吸着されたシリコン含有物質に活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する、
    処理を複数回繰り返す、ことを特徴とする薄膜形成装置。
  14. コンピュータを、
    被処理体を収容する反応室内に、ジイソプロピルアミノシランを供給する第１の供給手段、
    前記被処理体に活性化された酸化ガスまたは窒化ガスを供給する第２の供給手段、
    前記第１の供給手段を制御して、前記反応室内にジイソプロピルアミノシランを供給し、前記被処理体にシリコンを含むシリコン含有物質を吸着させ、前記第２の供給手段を制御して、前記吸着されたシリコン含有物質に活性化された酸化ガスまたは窒化ガスを供給し、当該シリコン含有物質を酸化または窒化させ、前記被処理体にシリコン酸化膜またはシリコン窒化膜を形成する、処理を複数回繰り返す制御手段、
    として機能させるためのプログラム。
JP2009002550A 2008-02-01 2009-01-08 薄膜形成方法、薄膜形成装置及びプログラム Active JP4959733B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009002550A JP4959733B2 (ja) 2008-02-01 2009-01-08 薄膜形成方法、薄膜形成装置及びプログラム
TW098102852A TWI456659B (zh) 2008-02-01 2009-01-23 含矽絕緣膜之膜形成方法與設備
US12/320,535 US7923378B2 (en) 2008-02-01 2009-01-28 Film formation method and apparatus for forming silicon-containing insulating film
KR1020090007354A KR101247828B1 (ko) 2008-02-01 2009-01-30 반도체 처리용 성막 방법 및 성막 장치와, 컴퓨터로 판독 가능한 매체
CN2009101267574A CN101497993B (zh) 2008-02-01 2009-02-01 薄膜形成方法和用于形成含硅绝缘膜的装置
US13/040,565 US8357619B2 (en) 2008-02-01 2011-03-04 Film formation method for forming silicon-containing insulating film

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008022279 2008-02-01
JP2008022279 2008-02-01
JP2009002550A JP4959733B2 (ja) 2008-02-01 2009-01-08 薄膜形成方法、薄膜形成装置及びプログラム

Publications (2)

Publication Number Publication Date
JP2009206500A true JP2009206500A (ja) 2009-09-10
JP4959733B2 JP4959733B2 (ja) 2012-06-27

Family

ID=40939256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009002550A Active JP4959733B2 (ja) 2008-02-01 2009-01-08 薄膜形成方法、薄膜形成装置及びプログラム

Country Status (5)

Country Link
US (2) US7923378B2 (ja)
JP (1) JP4959733B2 (ja)
KR (1) KR101247828B1 (ja)
CN (1) CN101497993B (ja)
TW (1) TWI456659B (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2011181903A (ja) * 2010-02-05 2011-09-15 Tokyo Electron Ltd アモルファスカーボン膜を含む積層構造を形成する方法及び装置
JP2011187934A (ja) * 2010-02-15 2011-09-22 Tokyo Electron Ltd 成膜方法、成膜装置、および成膜装置の使用方法
JP2011209025A (ja) * 2010-03-29 2011-10-20 Tokyo Electron Ltd 粒子検出方法及び粒子検出装置
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
JP2012146955A (ja) * 2010-12-21 2012-08-02 Tokyo Electron Ltd 窒化シリコン膜の成膜方法及び成膜装置
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
JP2014146828A (ja) * 2010-02-15 2014-08-14 Tokyo Electron Ltd 成膜方法、成膜装置、および成膜装置の使用方法
JP2014175509A (ja) * 2013-03-11 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
KR20220086483A (ko) 2020-12-16 2022-06-23 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
KR20230007289A (ko) * 2016-12-13 2023-01-12 도쿄엘렉트론가부시키가이샤 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
US11637025B2 (en) 2016-12-13 2023-04-25 Tokyo Electron Limited Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5616591B2 (ja) * 2008-06-20 2014-10-29 株式会社日立国際電気 半導体装置の製造方法及び基板処理装置
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US8637411B2 (en) * 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8476099B2 (en) 2010-07-22 2013-07-02 International Business Machines Corporation Methods for improved adhesion of protective layers of imager microlens structures by forming an interfacial region
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
EP2484803B1 (en) * 2011-02-07 2017-03-29 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of deposition of Al2O3/SiO2 stacks, from aluminium and silicon precursors
EP2484801B1 (en) * 2011-02-07 2017-08-23 L'air Liquide, Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of deposition of Al2O3/SiO2 stacks, from TMA or TEA and silicon precursors
EP2484802B1 (en) * 2011-02-07 2017-03-29 L'Air Liquide Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Method of deposition of Al2O3/SiO2 stacks from DMAI and silicon precursors
CN103476965B (zh) * 2011-02-07 2016-03-23 乔治洛德方法研究和开发液化空气有限公司 由铝和硅前体沉积Al2O3/SiO2叠层的方法
JP5886531B2 (ja) * 2011-02-24 2016-03-16 東京エレクトロン株式会社 成膜方法および成膜装置
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
JP6199292B2 (ja) * 2011-09-23 2017-09-20 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ活性化されるコンフォーマル誘電体膜
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
KR102207992B1 (ko) 2012-10-23 2021-01-26 램 리써치 코포레이션 서브-포화된 원자층 증착 및 등각막 증착
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
JP2014209558A (ja) * 2013-03-27 2014-11-06 東京エレクトロン株式会社 シリコン酸化膜の形成方法、及び、シリコン酸化膜の形成装置
US20140319488A1 (en) * 2013-04-25 2014-10-30 Veeco Ald Inc. Thin film formation for device sensitive to environment
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
CN104911565B (zh) * 2014-03-11 2017-12-22 中微半导体设备(上海)有限公司 一种化学气相沉积装置
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
WO2016143025A1 (ja) * 2015-03-09 2016-09-15 東芝三菱電機産業システム株式会社 太陽電池の製造方法
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
JP6540571B2 (ja) * 2016-03-24 2019-07-10 豊田合成株式会社 半導体装置の製造方法及び半導体装置
KR102306570B1 (ko) * 2016-06-01 2021-09-30 어플라이드 머티어리얼스, 인코포레이티드 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10354923B2 (en) 2017-05-31 2019-07-16 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method for atomic layer deposition of a dielectric over a substrate
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
JP7203588B2 (ja) * 2018-12-17 2023-01-13 東京エレクトロン株式会社 熱処理装置
JP7097809B2 (ja) * 2018-12-28 2022-07-08 東京エレクトロン株式会社 ガス導入構造、処理装置及び処理方法
US11643724B2 (en) * 2019-07-18 2023-05-09 Asm Ip Holding B.V. Method of forming structures using a neutral beam

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007038050A2 (en) * 2005-09-21 2007-04-05 Applied Materials, Inc. Treatment processes for a batch ald reactor
JP2007318142A (ja) * 2006-05-23 2007-12-06 Air Products & Chemicals Inc 有機アミノシラン前駆体から酸化ケイ素膜を製造するための方法
WO2009039251A1 (en) * 2007-09-18 2009-03-26 L'air Liquide - Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming silicon-containing films

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4904621A (en) * 1987-07-16 1990-02-27 Texas Instruments Incorporated Remote plasma generation process using a two-stage showerhead
US5248636A (en) * 1987-07-16 1993-09-28 Texas Instruments Incorporated Processing method using both a remotely generated plasma and an in-situ plasma with UV irradiation
US4872938A (en) * 1987-07-16 1989-10-10 Texas Instruments Incorporated Processing apparatus
US4837113A (en) * 1987-07-16 1989-06-06 Texas Instruments Incorporated Method for depositing compound from group II-VI
US5812403A (en) * 1996-11-13 1998-09-22 Applied Materials, Inc. Methods and apparatus for cleaning surfaces in a substrate processing system
US5935334A (en) * 1996-11-13 1999-08-10 Applied Materials, Inc. Substrate processing apparatus with bottom-mounted remote plasma system
AU2003256559A1 (en) 2002-07-19 2004-02-09 Aviza Technology, Inc. Low temperature dielectric deposition using aminosilane and ozone
JP5005170B2 (ja) * 2002-07-19 2012-08-22 エーエスエム アメリカ インコーポレイテッド 超高品質シリコン含有化合物層の形成方法
KR20050018641A (ko) * 2002-07-19 2005-02-23 에비자 테크놀로지, 인크. 아미노실란 및 오존을 이용한 저온 유전체 증착
US6774040B2 (en) * 2002-09-12 2004-08-10 Applied Materials, Inc. Apparatus and method for surface finishing a silicon film
JP4382750B2 (ja) * 2003-01-24 2009-12-16 東京エレクトロン株式会社 被処理基板上にシリコン窒化膜を形成するｃｖｄ方法
JP2004281853A (ja) 2003-03-18 2004-10-07 Hitachi Kokusai Electric Inc 基板処理装置
JP4279176B2 (ja) * 2004-03-02 2009-06-17 株式会社アルバック シリコン窒化膜の形成方法
US7651955B2 (en) * 2005-06-21 2010-01-26 Applied Materials, Inc. Method for forming silicon-containing materials during a photoexcitation deposition process
US7678422B2 (en) * 2006-12-13 2010-03-16 Air Products And Chemicals, Inc. Cyclic chemical vapor deposition of metal-silicon containing films
US20080207007A1 (en) * 2007-02-27 2008-08-28 Air Products And Chemicals, Inc. Plasma Enhanced Cyclic Chemical Vapor Deposition of Silicon-Containing Films
KR101417728B1 (ko) * 2008-03-12 2014-07-11 삼성전자주식회사 지르코늄 유기산질화막 형성방법 및 이를 이용하는 반도체장치 및 그 제조방법
JP2010183069A (ja) * 2009-01-07 2010-08-19 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP5044579B2 (ja) * 2009-01-27 2012-10-10 東京エレクトロン株式会社 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5514129B2 (ja) * 2010-02-15 2014-06-04 東京エレクトロン株式会社 成膜方法、成膜装置、および成膜装置の使用方法
US8912353B2 (en) * 2010-06-02 2014-12-16 Air Products And Chemicals, Inc. Organoaminosilane precursors and methods for depositing films comprising same
JP5573772B2 (ja) * 2010-06-22 2014-08-20 東京エレクトロン株式会社 成膜方法及び成膜装置
JP5692850B2 (ja) * 2010-12-28 2015-04-01 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007038050A2 (en) * 2005-09-21 2007-04-05 Applied Materials, Inc. Treatment processes for a batch ald reactor
JP2007318142A (ja) * 2006-05-23 2007-12-06 Air Products & Chemicals Inc 有機アミノシラン前駆体から酸化ケイ素膜を製造するための方法
WO2009039251A1 (en) * 2007-09-18 2009-03-26 L'air Liquide - Societe Anonyme Pour L'etude Et L'exploitation Des Procedes Georges Claude Method of forming silicon-containing films

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011091362A (ja) * 2009-09-28 2011-05-06 Hitachi Kokusai Electric Inc 半導体装置の製造方法及び基板処理装置
JP2011181903A (ja) * 2010-02-05 2011-09-15 Tokyo Electron Ltd アモルファスカーボン膜を含む積層構造を形成する方法及び装置
JP2014146828A (ja) * 2010-02-15 2014-08-14 Tokyo Electron Ltd 成膜方法、成膜装置、および成膜装置の使用方法
JP2011187934A (ja) * 2010-02-15 2011-09-22 Tokyo Electron Ltd 成膜方法、成膜装置、および成膜装置の使用方法
TWI460792B (zh) * 2010-02-15 2014-11-11 Tokyo Electron Ltd 膜形成方法、膜形成設備及膜形成設備之使用方法
JP2011209025A (ja) * 2010-03-29 2011-10-20 Tokyo Electron Ltd 粒子検出方法及び粒子検出装置
JP2011243620A (ja) * 2010-05-14 2011-12-01 Tokyo Electron Ltd 成膜方法および成膜装置
JP2012146955A (ja) * 2010-12-21 2012-08-02 Tokyo Electron Ltd 窒化シリコン膜の成膜方法及び成膜装置
JP2014175509A (ja) * 2013-03-11 2014-09-22 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法、基板処理装置およびプログラム
JP2014064039A (ja) * 2013-12-25 2014-04-10 Tokyo Electron Ltd 成膜方法および成膜装置
KR20230007289A (ko) * 2016-12-13 2023-01-12 도쿄엘렉트론가부시키가이샤 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
US11637025B2 (en) 2016-12-13 2023-04-25 Tokyo Electron Limited Apparatus for selectively etching first region made of silicon nitride against second region made of silicon oxide
KR102617192B1 (ko) * 2016-12-13 2023-12-27 도쿄엘렉트론가부시키가이샤 질화 실리콘으로 형성된 제 1 영역을 산화 실리콘으로 형성된 제 2 영역에 대하여 선택적으로 에칭하는 방법
KR20220086483A (ko) 2020-12-16 2022-06-23 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
CN101497993B (zh) 2012-09-05
US7923378B2 (en) 2011-04-12
CN101497993A (zh) 2009-08-05
TW200941577A (en) 2009-10-01
KR101247828B1 (ko) 2013-03-26
US20090203227A1 (en) 2009-08-13
TWI456659B (zh) 2014-10-11
JP4959733B2 (ja) 2012-06-27
KR20090084737A (ko) 2009-08-05
US8357619B2 (en) 2013-01-22
US20110151679A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
JP4959733B2 (ja) 薄膜形成方法、薄膜形成装置及びプログラム
JP5008957B2 (ja) シリコン窒化膜の形成方法、形成装置、形成装置の処理方法及びプログラム
JP4456533B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
JP4607637B2 (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP4916257B2 (ja) 酸化膜の形成方法、酸化膜の形成装置及びプログラム
JP5044579B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR101174953B1 (ko) 반도체 처리용 성막 장치 및 그 사용 방법과, 컴퓨터로 판독 가능한 매체
JP2007019145A (ja) シリコン酸窒化膜の形成方法、シリコン酸窒化膜の形成装置及びプログラム
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5193527B2 (ja) シリコン酸化膜の形成方法、シリコン酸化膜の形成装置及びプログラム
KR101577964B1 (ko) 질화 티탄막의 형성 방법, 질화 티탄막의 형성 장치 및 프로그램을 기록한 기록 매체
JP4918453B2 (ja) ガス供給装置及び薄膜形成装置
JP5692850B2 (ja) 薄膜形成方法、薄膜形成装置及びプログラム
US20140295675A1 (en) Silicon oxide film forming method and silicon oxide film forming apparatus
JP2010283385A (ja) シリコン窒化膜の形成方法、シリコン窒化膜の形成装置及びプログラム
JP5710033B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5250141B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
KR20150098195A (ko) 실리콘 산화막의 형성 방법 및 실리콘 산화막의 형성 장치
KR20150110358A (ko) 실리콘 산화막 형성 장치의 세정 방법, 실리콘 산화막의 형성 방법, 및 실리콘 산화막 형성 장치
JP7101283B2 (ja) クリーニング方法、半導体装置の製造方法、基板処理装置、およびプログラム
US20160276147A1 (en) Silicon Nitride Film Forming Method and Silicon Nitride Film Forming Apparatus
JP2018166190A (ja) 洗浄副生成物の付着抑制方法及びこれを用いた反応室内のクリーニング方法、並びに室温成膜装置
JP6340332B2 (ja) 薄膜形成方法、および、薄膜形成装置
JP5465802B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
US20150243492A1 (en) Apparatus and method of forming silicon nitride film

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110915

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110920

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111121

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120221

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120321

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150330

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4959733

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250