KR102306570B1 - 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화 - Google Patents

3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화 Download PDF

Info

Publication number
KR102306570B1
KR102306570B1 KR1020207033510A KR20207033510A KR102306570B1 KR 102306570 B1 KR102306570 B1 KR 102306570B1 KR 1020207033510 A KR1020207033510 A KR 1020207033510A KR 20207033510 A KR20207033510 A KR 20207033510A KR 102306570 B1 KR102306570 B1 KR 102306570B1
Authority
KR
South Korea
Prior art keywords
quartz envelope
oxide layer
chamber
interior volume
interior
Prior art date
Application number
KR1020207033510A
Other languages
English (en)
Other versions
KR20200133830A (ko
Inventor
크리스토퍼 에스. 올센
Original Assignee
어플라이드 머티어리얼스, 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 어플라이드 머티어리얼스, 인코포레이티드 filed Critical 어플라이드 머티어리얼스, 인코포레이티드
Publication of KR20200133830A publication Critical patent/KR20200133830A/ko
Application granted granted Critical
Publication of KR102306570B1 publication Critical patent/KR102306570B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

본원에 개시된 실시예들은 일반적으로, 반도체 구조를 형성하기 위한 시스템에 관한 것이다. 처리 챔버는 챔버 본체, 기판 지지 장치, 석영 엔벨로프, 하나 이상의 가열 장치, 가스 주입 조립체 및 펌프 장치를 포함한다. 챔버 본체는 내부 체적을 한정한다. 기판 지지 장치는 처리 동안 하나 이상의 기판을 지지하도록 구성된다. 석영 엔벨로프는 처리 챔버에 배치된다. 석영 엔벨로프는 기판 지지 장치를 수납하도록 구성된다. 가열 장치들은 석영 엔벨로프 주위에 배치된다. 가스 주입 조립체는 처리 챔버에 결합된다. 가스 주입 조립체는 NH3 가스를 처리 챔버의 내부 체적에 제공하도록 구성된다. 펌프 장치는 처리 챔버에 결합된다. 펌프 장치는 처리 챔버를 적어도 10 atm의 압력으로 유지하도록 구성된다.

Description

3D 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화{HIGH PRESSURE AMMONIA NITRIDATION OF TUNNEL OXIDE FOR 3DNAND APPLICATIONS}
본원에 개시된 실시예들은 일반적으로, 반도체 구조를 형성하기 위한 시스템, 및 그를 수행하는 방법에 관한 것이다.
집적 회로(IC) 디바이스들의 구조 크기가 서브-쿼터 미크론 치수들로 축소되기 때문에, 전기 저항, 및 전류 밀도들이 관심 및 개선을 위한 영역이 되었다. 다중레벨 인터커넥트 기술은 IC 디바이스 전반에 걸쳐 전도성 경로들을 제공하고, 접촉부들, 플러그들, 비아들, 라인들, 와이어들 및 다른 피처들을 포함하는 고 종횡비 피처들로 형성된다. 기판 상에 인터커넥트를 형성하기 위한 전형적인 방법은, 하나 이상의 층을 증착시키는 단계, 하나 이상의 피처를 형성하기 위해 층(들) 중 적어도 하나를 식각하는 단계, 피처(들)에 장벽 층을 증착시키는 단계, 및 피처를 채우기 위해 하나 이상의 층을 증착시키는 단계를 포함한다. 전형적으로, 피처(또는 비아)는, 기판 상에 배치된 산화물 물질에 형성된다.
플라즈마 질화는 산화물 층을 질화시키는(즉, 질소를 산화물 층 내에 혼입시키는) 데에 사용되어 왔다. 이러한 기법은 산화물 층의 표면 상에 높은 질소 농도를 초래한다. 더 높은 종횡비들에 대한 요구가 증가함에 따라, 산화물 층을 질화시키는 것이 점점 더 어려워진다. 이는, 통상적인 질화 프로세스들에서 사용되는 질소 화합물들의 평균 수명과, 더 높은 종횡비들에서의 피처들의 깊이의 조합에 기인한다. 통상적인 프로세스들은 산화물 층에 형성된 전체 피처를 적절하게 질화시킬 수 없다.
따라서, 반도체 구조를 형성하기 위한 개선된 처리 챔버 및 방법이 필요하다.
본원에 개시된 실시예들은 일반적으로, 반도체 구조를 형성하기 위한 시스템에 관한 것이다. 처리 챔버는 챔버 본체, 기판 지지 장치, 석영 엔벨로프, 하나 이상의 가열 장치, 가스 주입 조립체 및 펌프 장치를 포함한다. 챔버 본체는 내부 체적을 한정한다. 기판 지지 장치는 처리 동안 하나 이상의 기판을 지지하도록 구성된다. 석영 엔벨로프는 처리 챔버에 배치된다. 석영 엔벨로프는 기판 지지 장치를 수납하도록 구성된다. 가열 장치들은 석영 엔벨로프 주위에 배치된다. 가스 주입 조립체는 처리 챔버에 결합된다. 가스 주입 조립체는 NH3 가스를 처리 챔버의 내부 체적에 제공하도록 구성된다. 펌프 장치는 처리 챔버에 결합된다. 펌프 장치는 처리 챔버를 적어도 10 atm의 압력으로 유지하도록 구성된다.
또 다른 실시예에서, 반도체 구조를 형성하기 위한 시스템이 본원에 개시된다. 시스템은 이송 챔버 및 복수의 처리 챔버들을 포함한다. 복수의 처리 챔버들은 이송 챔버에 결합된다. 복수의 처리 챔버들 중 적어도 하나는 챔버 본체, 기판 지지 장치, 석영 엔벨로프, 하나 이상의 가열 장치, 가스 주입 조립체 및 펌프 장치를 포함한다. 챔버 본체는 내부 체적을 한정한다. 기판 지지 장치는 처리 동안 하나 이상의 기판을 지지하도록 구성된다. 석영 엔벨로프는 처리 챔버에 배치된다. 석영 엔벨로프는 기판 지지 장치를 수납하도록 구성된다. 가열 장치들은 석영 엔벨로프 주위에 배치된다. 가스 주입 조립체는 처리 챔버에 결합된다. 가스 주입 조립체는 NH3 가스를 처리 챔버의 내부 체적에 제공하도록 구성된다. 펌프 장치는 처리 챔버에 결합된다. 펌프 장치는 처리 챔버를 적어도 10 atm의 압력으로 유지하도록 구성된다.
또 다른 실시예에서, 기판 상에 반도체 구조를 형성하는 방법이 본원에서 형성된다. 산화물 층이 기판의 표면 상에 형성된다. 비아는 산화물 층에 형성된다. 비아는 적어도 부분적으로 산화물 층 내로 연장된다. 산화물 층은 NH3에 노출된다. 챔버 압력은, 산화물 층이 NH3에 노출되는 동안 적어도 10 atm의 압력으로 유지된다.
본 개시내용의 위에서 언급된 특징들이 상세히 이해될 수 있도록, 위에 간략히 요약된 본 개시내용의 더 구체적인 설명이 실시예들을 참조하여 이루어질 수 있으며, 이들 중 일부는 첨부 도면들에 예시되어 있다. 그러나, 본 개시내용은 동등한 효과의 다른 실시예들을 허용할 수 있으므로, 첨부 도면들은 본 개시내용의 전형적인 실시예들만을 예시하며, 따라서 그것의 범위를 제한하는 것으로 간주되어서는 안 된다는 점에 주목해야 한다.
도 1은, 본 개시내용의 실시예들이 실시될 수 있는, 반도체 기판들을 처리하기 위한 통합 툴(100)의 개략도이다.
도 2는, 일 실시예에 따른, 플라즈마 질화 챔버의 단면도이다.
도 3은, 일 실시예에 따른, 반도체 디바이스를 형성하는 방법을 예시하는 흐름도이다.
도 4a-4c는, 도 3의 방법의 상이한 스테이지들에서의 기판의 단면도들을 예시한다.
명확성을 위해, 적용가능한 경우에, 도면들 간에 공통된 동일한 요소들을 지시하는 데에 동일한 참조 번호들이 사용되었다. 추가적으로, 일 실시예의 요소들은 본원에 설명된 다른 실시예들에서의 활용을 위해 유리하게 적응될 수 있다.
도 1은, 본 개시내용의 실시예들이 실시될 수 있는, 반도체 기판들을 처리하기 위한 통합 툴(100)의 개략도이다. 적합한 통합 툴들의 예들은, 모두 캘리포니아주 산타 클라라 소재의 어플라이드 머티어리얼스 인코포레이티드(Applied Materials, Inc.)로부터 입수가능한, 센츄라®(CENTURA®) 및 엔듀라®(ENDURA®) 통합 툴들을 포함한다. 본원에 설명된 방법들은, 다른 제조업체들로부터의 툴들을 포함하여, 필수적인 프로세스 챔버들이 결합된 다른 툴들에서 실시될 수 있다.
통합 처리 툴(100)은 진공-밀폐 처리 플랫폼(101), 팩토리 인터페이스(104) 및 시스템 제어기(102)를 포함한다. 플랫폼(101)은 진공 기판 이송 챔버(103)에 결합된 복수의 처리 챔버들(114A-114D) 및 로드록 챔버들(106A-106B)을 갖는다. 팩토리 인터페이스(104)는 로드록 챔버들(106A-106B)에 의해 이송 챔버(103)에 결합된다.
일 실시예에서, 팩토리 인터페이스(104)는 적어도 하나의 도킹 스테이션(107) 및 적어도 하나의 팩토리 인터페이스 로봇(138)을 포함한다. 도킹 스테이션(107)은 하나 이상의 전방 개구부 통합 포드(front opening unified pod; FOUP)를 수용하도록 구성된다. 4개의 FOUP들(105A-105D)이 도 1의 실시예에 도시된다. 팩토리 인터페이스 로봇(138)은 팩토리 인터페이스(104) 내의 기판을 FOUP들(105A-105D)과 로드록 챔버들(106A-106B) 간에 이송하도록 구성된다.
로드록 챔버들(106A-106B)은 팩토리 인터페이스(104)에 결합된 제1 포트 및 이송 챔버(103)에 결합된 제2 포트를 갖는다. 로드록 챔버들(106A-106B)은, 이송 챔버(103)의 진공 환경과 팩토리 인터페이스의 실질적으로 주위(예를 들어, 대기) 환경 간에 기판을 통과시키는 것을 용이하게 하기 위해 챔버들(106A-106B)을 펌프 다운하고 통기시키는 압력 제어 시스템(도시되지 않음)에 결합된다.
이송 챔버(103)는 내부에 배치된 진공 로봇(113)을 갖는다. 진공 로봇(113)은 기판들(121)을 로드록 챔버(106A-106B)와 처리 챔버들(114A-114D) 간에 이송할 수 있다.
일 실시예에서, 이송 챔버(103)에 결합된 처리 챔버들은 화학 기상 증착(CVD) 챔버(114D), 플라즈마 질화 챔버(114C), 급속 열 처리(RTP) 챔버(114B), 또는 원자 층 증착(ALD) 챔버(114A)일 수 있다. 이송 챔버(103)에 결합된 도시된 특정 챔버들은, 이송 챔버(103)에 결합될 수 있는 챔버들의 예들이다. 대안적으로, ALD, CVD, 금속 유기 화학 기상 증착(MOCVD), 물리 기상 증착(PVD), 플라즈마 질화, 또는 RTP 챔버들 중 적어도 하나를 포함하는 상이한 처리 챔버들이, 프로세스 요건들에 따라 통합 처리 툴(100) 내에 상호교환가능하게 통합될 수 있다.
시스템 제어기(102)는 통합 처리 툴(100)에 결합된다. 시스템 제어기(102)는 통합 처리 툴(100)의 처리 챔버들(114A-114D)의 직접 제어에 의해, 또는 대안적으로, 통합 처리 툴(100)의 처리 챔버들(114A-114D)과 연관된 컴퓨터들(또는 제어기들)을 제어함으로써 통합 처리 툴(100)의 작동을 제어한다. 작동 시에, 시스템 제어기(102)는, 통합 처리 툴(100)의 성능을 최적화하기 위해, 각각의 챔버들 및 시스템으로부터의 데이터 수집 및 피드백을 가능하게 한다.
시스템 제어기(102)는 일반적으로, 중앙 처리 유닛(CPU)(130), 메모리(136) 및 지원 회로(132)를 포함한다. CPU(130)는 산업 현장에서 사용될 수 있는 임의의 형태의 범용 컴퓨터 프로세서 중 하나일 수 있다. 지원 회로(132)는 통상적으로, CPU(130)에 결합되고, 캐시, 클럭 회로들, 입력/출력 하위시스템들, 전원들 등을 포함할 수 있다. 소프트웨어 루틴들은, CPU(130)에 의해 실행될 때, CPU를 특정 목적 컴퓨터(제어기)로 변환하고, 프로세스들, 예컨대, 도 3과 함께 설명된 방법이 통합 처리 툴(100) 상에서 수행될 수 있게 한다. 소프트웨어 루틴들은 또한, 통합 처리 툴(100)로부터 원격에 위치되는 제2 제어기(도시되지 않음)에 의해 저장되고/거나 실행될 수 있다.
도 2는, 일 실시예에 따른, 플라즈마 질화 챔버(114C)의 단면도이다. 플라즈마 질화 챔버(114C)는 내부 체적(204)을 한정하는 챔버 본체(202)를 포함한다. 플라즈마 질화 챔버(114C)는 석영 엔벨로프(206)를 더 포함한다. 석영 엔벨로프(206)는 기판 지지 장치(208)를 수납하도록 구성된다. 기판 지지 장치(208)는 플라즈마 질화 챔버(114C)에 있는 하나 이상의 기판(201)을 지지하도록 구성된다. 도 2에 도시된 실시예에서, 기판 지지 장치(208)는 하나 이상의 기판(201)을 석영 엔벨로프(206)에서 수직 배향으로 지지하도록 구성된다.
플라즈마 질화 챔버(114C)는 복수의 가열 요소들(210)을 더 포함한다. 복수의 가열 요소들(210)은 석영 엔벨로프(206) 주위에 위치된다. 복수의 가열 요소들(210)은 석영 엔벨로프(206)를 원하는 온도로 가열하도록 구성된다. 예를 들어, 복수의 가열 요소들(210)은 석영 엔벨로프(206)를 600 ℃ 내지 1,200 ℃의 온도로 가열할 수 있다.
플라즈마 질화 챔버(114C)는 가스 공급원(216)에 결합된 가스 주입 조립체(212), 펌프 장치(214) 및 배출 조립체(218)를 더 포함할 수 있다. 가스 주입 조립체(212)는 챔버(114C)의 내부 체적(204)에 가스를 제공하도록 구성된다. 일 실시예에서, 가스 공급원(216)은, 하나 이상의 기판(201)의 질화 속도가 증가되도록, 내부 체적(204)에 그리고 석영 엔벨로프(206) 내부에 NH3 가스를 제공하도록 구성된다. NH3 가스는, 순수한(즉, 100%), 농축된(즉, 50% 내지 최대 100%), 또는 희석된(즉, <50%) 형태로, 1 sLm 내지 20 sLm, 예를 들어 10 sLm의 유량으로 제공될 수 있다. 펌프 장치(214)는 질화 챔버(114C)에 결합되어 내부 체적(204)과 연통한다. 펌프 장치(214)는 챔버(114C)의 내부 체적(204)의 압력을 제어하도록 구성된다. 예를 들어, 펌프 장치(214)는 가스 주입 조립체(212)가 NH3 가스를 내부 체적(204)에 제공하는 동안 10-20 기압(atm) 사이의 압력을 유지하도록 구성된다. 배출 조립체(218)는 가스 주입 조립체(212)로부터 챔버(114C)의 반대 측 상에 배치될 수 있다. 배출 조립체(218)는 챔버(114C)로부터 NH3 가스를 제거하도록 구성된다.
플라즈마 질화 챔버(114C)는 온도 제어 장치(220)를 더 포함할 수 있다. 온도 제어 장치(220)는 처리 동안 챔버(114C)의 챔버 본체(202)의 온도를 제어하도록 구성된다. 일 실시예에서, 온도 제어 장치는 챔버 본체(202)에 결합된 열 차폐 판들의 형태일 수 있다. 도 1에 예시된 실시예에서, 온도 제어 장치(220)는 챔버 본체(202)에 형성된 냉각 채널(222)의 형태이다. 냉각 채널(222)은, 처리 동안 챔버 본체(202)의 온도를 제어하기 위해, 열 전달 유체를 챔버 본체(202)를 통해 유동시키도록 구성된다.
도 3은, 일 실시예에 따른, 반도체 디바이스(400)를 형성하는 방법(300)을 예시하는 흐름도이다. 도 4a-4d는, 도 3의 방법(300)의 상이한 스테이지들에서의 기판(401)의 단면도들을 예시한다. 도 4a는, 기판 상에 어떤 층도 증착되지 않은 기판(401)을 도시한다. 방법(300)은 블록(302)에서 시작한다. 블록(302)에서, 산화물 층(402)이 기판(401) 상에 형성된다. 일 실시예에서, 산화물 층(402)은 SiO2로 형성될 수 있다. 산화물 층(402)은 프로세스 챔버, 예컨대, 도 1의 처리 챔버들(114A-114D) 중 하나에서 기판(401) 상에 형성될 수 있다. 예를 들어, 산화물 층(402)은 어플라이드 머티어리얼스 인코포레이티드로부터 입수가능한 레이디언스®(RADIANCE®) 시스템에서 형성될 수 있다. 산화물 층(402)은, CVD, 급속 열-CVD(RT-CVD), 플라즈마 강화-CVD(PECVD), 물리 기상 증착(PVD), ALD, 또는 이들의 조합을 통해 기판(401) 상에 증착될 수 있다. 일 실시예에서, 산화물 층(402)은 약 1.5 nm 내지 약 3 nm의 두께를 가질 수 있다.
블록(304)에서, 도 4c에 도시된 바와 같이, 비아(404)가 산화물 층(402)에 형성된다. 비아(404)는 산화물(402) 층의 최상부 표면(406)으로부터 산화물 층 내로 부분적으로 연장될 수 있다.
블록(306)에서, 산화물 층(402)이 상부에 증착된 기판(401)이, 질화 프로세스를 받기 위해, 플라즈마 질화 챔버, 예컨대, 플라즈마 질화 챔버(114C)로 이송된다. 질화 프로세스 동안, 산화물 층(402)의 표면 상의 산소는 질소로 대체된다. 일 실시예에서, 산화물 층(402)의 산소의 약 40%가 질소로 대체된다. 통상적으로, NH2 및 NH가 질화 프로세스들에 사용되어 왔다. 질소에 비해 산소의 더 높은 전기음성도로 인해, 고도로 반응성인 종들이 전형적으로, 그러한 프로세스들에서 산소를 대체하는 데에 사용된다. 그러나, N*, NH2 및 NH는, 산화물 층의 고 종횡비 피처들 아래로 이동하여 피처를 등각 질화시킬만큼 충분히 오래 지속되기에는 너무 불안정한 것으로 입증되었다. 등각 질화를 지원하는 농도들로 그러한 피처들의 바닥부에 침투하기 위해, 질화 종들은 점착, 반응 또는 소멸 없이 하나 이상의 벽 접촉 경우를 견뎌낼 필요가 있다. 감소된 반응성 종들, 또는 더 낮은 점착 계수를 갖는 종들이 필요하다. NH2 및 NH는, 이들이 산화물과 반응할 때 N2 및 H2로 다시 신속히 이완되어, 비아(404)에서 짧은 체류 시간을 초래할 수 있다. 예를 들어, NH2 및 NH의 평균 수명은 약 10 ms일 수 있다. 추가적으로, 반응성을 낮추지만, 산화물을 질화시키기에 충분한 에너지를 여전히 갖는 것은 어렵다. NH 및 NH2를 NH3로 치환함으로써, 고온 NH3을 이용한 등각 질화 프로세스는 NH3의 분압에 의해 구동되고, 질화 프로세스를 증진시킨다. 처리 온도 및 처리 시간의 증가가 NH3에서의 질소 원자들의 수를 증분적으로 증가시키는 반면, 처리 동안 NH3의 압력의 증가, 특히 분압의 증가는 질소 원자들의 수를 더 큰 속도로 증가시킨다는 것이 밝혀졌다.
블록(306)에서, 기판은 도 4d에 도시된 바와 같이 NH3에 노출된다. NH3와 SiO2의 반응은 다음을 산출한다:
Figure 112020124885611-pat00001
반응을 진행시키는 데에 필요한 온도는 적어도 600 ℃이다. 일 실시예에서, 온도는 약 1000 ℃이다. NH3는 약 1 sLm 내지 20 sLm, 예를 들어, 10 sLm의 유량으로 기판에 제공된다. 위에서 언급된 바와 같이, NH3는 순수한, 농축된 또는 희석된 형태로 제공될 수 있다. NH3는 비아(404)의 바닥부(408)로 이동하도록 구성된다.
블록(308)에서, 처리 챔버는 기판이 NH3에 노출되는 동안 적어도 10 atm의 압력으로 유지된다. 일 실시예에서, 처리 챔버의 압력은 10 atm 내지 20 atm의 압력으로 유지된다.
전술한 내용은 특정 실시예들에 관한 것이지만, 다른 그리고 추가적인 실시예들은 그의 기본 범위로부터 벗어나지 않고 안출될 수 있으며, 그의 범위는 후속하는 청구항들에 의해 결정된다.

Claims (15)

  1. 반도체 구조를 형성하는 방법으로서,
    기판의 표면 상에 1.5nm 내지 3nm의 두께로 산화물 층을 형성하는 단계;
    상기 산화물 층 내에 비아를 형성하는 단계 - 상기 비아는 상기 산화물 층 내에 적어도 부분적으로 연장됨 -;
    상기 산화물 층 상에 플라즈마 질화 프로세스를 수행하기 위해 상기 산화물 층을 NH3에 노출시키는 단계; 및
    상기 플라즈마 질화 프로세스 중에 상기 산화물 층을 NH3에 노출시키는 동안 적어도 10 atm의 챔버 압력을 유지하는 단계
    를 포함하는, 반도체 구조를 형성하는 방법.
  2. 제1항에 있어서,
    적어도 섭씨 600도로 챔버 온도를 유지하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.
  3. 제2항에 있어서,
    상기 챔버 온도는 섭씨 1000도인, 반도체 구조를 형성하는 방법.
  4. 제1항에 있어서,
    상기 챔버 압력은 10 atm 내지 20 atm으로 유지되는, 반도체 구조를 형성하는 방법.
  5. 제1항에 있어서,
    상기 NH3는 1 slm 내지 20 slm의 유량으로 상기 기판을 포함하는 챔버로 제공되는, 반도체 구조를 형성하는 방법.
  6. 제1항에 있어서,
    상기 산화물 층은 실리콘 산화물을 포함하는, 반도체 구조를 형성하는 방법.
  7. 제1항에 있어서,
    상기 산화물 층은 화학 기상 증착(CVD), 급속 열-CVD(RT-CVD), 플라즈마 강화-CVD(PECVD), 물리 기상 증착(PVD), 원자 층 증착(ALD) 중 적어도 하나에 의해 상기 기판 상에 증착되는, 반도체 구조를 형성하는 방법.
  8. 제1항에 있어서,
    상기 산화물 층 내의 산소 중 40%는 질소로 대체되는, 반도체 구조를 형성하는 방법.
  9. 반도체 구조를 형성하는 방법으로서,
    챔버의 내부 체적 내에 배치된 석영 엔벨로프에 복수의 기판들을 위치시키는 단계 - 상기 복수의 기판들 각각은 표면과 그 표면 상에 형성된 산화물 층을 갖고, 상기 산화물 층은 그 내부로 적어도 부분적으로 연정하는 비아를 가짐 -; 및
    상기 석영 엔벨로프의 내부로 NH3의 유동을 도입하는 단계 - 상기 석영 엔벨로프의 내부로 상기 NH3의 유동을 도입하는 단계는:
    상기 챔버의 상기 내부 체적 내에 배치된 가스 주입 조립체로 NH3를 제공하는 단계,
    유량으로 상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 단계,
    상기 복수의 기판들 상에 플라즈마 질화 프로세스를 수행하기 위해, 상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 동안, 상기 내부 체적 내의 압력을 적어도 10 atm으로 유지하는 단계를 포함함 -
    를 포함하는, 반도체 구조를 형성하는 방법.
  10. 제9항에 있어서,
    상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 동안, 상기 내부 체적 내의 온도를 적어도 섭씨 600도로 유지하는 단계를 더 포함하는, 반도체 구조를 형성하는 방법.
  11. 제10항에 있어서,
    상기 온도는 섭씨 1000도인, 반도체 구조를 형성하는 방법.
  12. 제9항에 있어서,
    상기 압력은 10 atm 내지 20 atm으로 유지되는, 반도체 구조를 형성하는 방법.
  13. 제9항에 있어서,
    상기 유량은 1 slm 내지 20 slm인, 반도체 구조를 형성하는 방법.
  14. 제9항에 있어서,
    상기 산화물 층은 실리콘 산화물을 포함하는, 반도체 구조를 형성하는 방법.
  15. 반도체 구조를 형성하는 방법으로서,
    챔버의 내부 체적 내에 배치된 석영 엔벨로프에 기판 지지 장치와 접하여 복수의 기판들을 위치시키는 단계 - 상기 복수의 기판들 각각은 표면과 그 표면 상에 형성된 산화물 층을 갖고, 상기 산화물 층은 상기 산화물 층 내부로 적어도 부분적으로 연정하는 비아를 가짐 -;
    상기 챔버의 상기 내부 체적 내에 그리고 상기 석영 엔벨로프의 외부에 위치된 가열 장치로 상기 복수의 기판들을 가열하는 단계; 및
    상기 석영 엔벨로프의 내부로 NH3의 유동을 도입하는 단계 - 상기 석영 엔벨로프의 내부로 상기 NH3의 유동을 도입하는 단계는:
    상기 챔버의 상기 내부 체적 내에 배치된 가스 주입 조립체로 NH3를 제공하는 단계,
    유량으로 상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 단계,
    상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 동안, 상기 내부 체적 내의 온도를 적어도 섭씨 600도로 유지하는 단계, 및
    상기 복수의 기판들 상에 플라즈마 질화 프로세스를 수행하기 위해, 상기 석영 엔벨로프의 외부의 상기 내부 체적으로 상기 NH3를 유동시킨 다음 상기 석영 엔벨로프의 상기 내부로 상기 NH3를 유동시키는 동안, 상기 내부 체적 내의 압력을 적어도 10 atm으로 유지하는 단계를 포함함 -
    를 포함하는, 반도체 구조를 형성하는 방법.
KR1020207033510A 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화 KR102306570B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662343919P 2016-06-01 2016-06-01
US62/343,919 2016-06-01
PCT/US2017/035151 WO2017210263A1 (en) 2016-06-01 2017-05-31 High pressure ammonia nitridation of tunnel oxide for 3dnand applications
KR1020187038055A KR102228219B1 (ko) 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020187038055A Division KR102228219B1 (ko) 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화

Publications (2)

Publication Number Publication Date
KR20200133830A KR20200133830A (ko) 2020-11-30
KR102306570B1 true KR102306570B1 (ko) 2021-09-30

Family

ID=60477859

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020207033510A KR102306570B1 (ko) 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화
KR1020187038055A KR102228219B1 (ko) 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020187038055A KR102228219B1 (ko) 2016-06-01 2017-05-31 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화

Country Status (5)

Country Link
US (2) US20170349996A1 (ko)
JP (1) JP6759366B2 (ko)
KR (2) KR102306570B1 (ko)
CN (1) CN109196621B (ko)
WO (1) WO2017210263A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN109576636B (zh) * 2019-01-23 2020-12-01 南京六创科技发展有限公司 一种金属工件渗氮处理装置
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
KR20240041664A (ko) * 2022-09-23 2024-04-01 주식회사 에이치피에스피 반도체 소자의 제조 방법
WO2024063588A1 (ko) * 2022-09-23 2024-03-28 주식회사 에이치피에스피 반도체 소자의 제조 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748371B1 (ko) * 2000-02-01 2007-08-10 어플라이드 머티어리얼스, 인코포레이티드 금속질화물/금속 스택의 처리 방법
JP2009539231A (ja) * 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518054A (en) * 1978-07-25 1980-02-07 Nec Corp Fabricating method of semiconductor device
JPS5710242A (en) * 1980-06-20 1982-01-19 Mitsubishi Electric Corp Manufacture of semiconductor device
US6251720B1 (en) * 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6494998B1 (en) * 2000-08-30 2002-12-17 Tokyo Electron Limited Process apparatus and method for improving plasma distribution and performance in an inductively coupled plasma using an internal inductive element
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
JP3768480B2 (ja) * 2002-02-14 2006-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
KR20050019129A (ko) * 2002-06-13 2005-02-28 비오씨 에드워즈 인코포레이티드 기판 처리 장치 및 기판 처리 방법
US6846380B2 (en) 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
JP2005019802A (ja) * 2003-06-27 2005-01-20 Fujitsu Ltd 半導体装置の製造方法およびウェーハ構造体
KR20050056391A (ko) 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005277196A (ja) 2004-03-25 2005-10-06 Elpida Memory Inc 半導体装置の製造方法
US7491964B2 (en) 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
CN101273671A (zh) * 2005-09-26 2008-09-24 大见忠弘 等离子处理方法及等离子处理装置
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
KR20080074501A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
CN100555692C (zh) * 2007-09-11 2009-10-28 南京大学 提高掺氧硅基氮化物薄膜电致发光器件发光效率的方法
CN101447447B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 用于沟槽隔离的本征吸杂的方法
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20100244206A1 (en) * 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
US9008602B2 (en) * 2012-05-04 2015-04-14 Qualcomm Incorporated Radio frequency switch for diversity receiver
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
CN104532207B (zh) * 2014-12-23 2017-01-25 国家纳米科学中心 一种氮氧化硅膜材料及其制备方法和用途

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100748371B1 (ko) * 2000-02-01 2007-08-10 어플라이드 머티어리얼스, 인코포레이티드 금속질화물/금속 스택의 처리 방법
JP2009539231A (ja) * 2006-02-10 2009-11-12 プンサン マイクロテック カンパニー リミティッド 高圧ガスアニーリング装置及び方法

Also Published As

Publication number Publication date
KR20190004362A (ko) 2019-01-11
WO2017210263A1 (en) 2017-12-07
US20170349996A1 (en) 2017-12-07
CN109196621A (zh) 2019-01-11
JP2019518333A (ja) 2019-06-27
JP6759366B2 (ja) 2020-09-23
KR20200133830A (ko) 2020-11-30
CN109196621B (zh) 2023-09-05
US10870911B2 (en) 2020-12-22
KR102228219B1 (ko) 2021-03-17
US20190203332A1 (en) 2019-07-04

Similar Documents

Publication Publication Date Title
KR102306570B1 (ko) 3d 낸드 응용들을 위한 터널 산화물의 고압 암모니아 질화
US10529722B2 (en) Tungsten for wordline applications
KR102466639B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US9653352B2 (en) Methods for forming metal organic tungsten for middle of the line (MOL) applications
KR102127530B1 (ko) 삼성분 텅스텐 붕소화 질화물 필름 및 형성 방법
KR20150128615A (ko) 텅스텐 클로라이드 전구체를 사용하여 텅스텐 박막 및 텅스텐 나이트라이드 박막을 준비하는 방법들
US10707122B2 (en) Methods for depositing dielectric barrier layers and aluminum containing etch stop layers
JP2008311631A (ja) 化学気相堆積プロセスを用いて高ｋ誘電物質を堆積させる方法
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
KR20210110886A (ko) 금속 막들의 증착
US20120201959A1 (en) In-Situ Hydroxylation System
WO2020236749A1 (en) Nucleation-free tungsten deposition
KR101817833B1 (ko) 텅스텐막의 성막 방법
US8163343B2 (en) Method of forming an aluminum oxide layer
US20130087099A1 (en) In-Situ Hydroxylation Apparatus
CN115104176A (zh) 用于可流动间隙填充膜的多步骤处理
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
TW202407133A (zh) 整合的清潔及選擇性鉬沉積製程

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right