JP6759366B2 - ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化 - Google Patents

３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化 Download PDF

Info

Publication number
JP6759366B2
JP6759366B2 JP2018562292A JP2018562292A JP6759366B2 JP 6759366 B2 JP6759366 B2 JP 6759366B2 JP 2018562292 A JP2018562292 A JP 2018562292A JP 2018562292 A JP2018562292 A JP 2018562292A JP 6759366 B2 JP6759366 B2 JP 6759366B2
Authority
JP
Japan
Prior art keywords
quartz envelope
chamber
substrate
interior space
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018562292A
Other languages
English (en)
Other versions
JP2019518333A (ja
Inventor
クリストファー エス． オルセン，
クリストファー エス． オルセン，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019518333A publication Critical patent/JP2019518333A/ja
Application granted granted Critical
Publication of JP6759366B2 publication Critical patent/JP6759366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00—Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02—Pretreatment of the material to be coated
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/3115—Doping the insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本書に開示の実施形態は、概して半導体構造を形成するシステム、及びその方法に関する。
集積回路（ＩＣ）装置の構造的サイズがサブクォータミクロン規模に縮小するのにつれて、電気抵抗及び電流密度が懸念及び改善の対象となってきた。マルチレベルの配線技術によって、ＩＣ装置全体にわたって導電パスが設けられ、導電パスは、コンタクト、プラグ、ビア、ライン、ワイヤ、及びその他の特徴を含む、高アスペクト比の特徴内に形成される。基板上で配線を形成する典型的な方法は、１つ以上の層を堆積することと、層のうちの少なくとも１つをエッチングして、１つ以上の特徴を形成することと、特徴内にバリア層を堆積することと、１つ以上の層を堆積して、特徴を充填することとを含む。典型的には、特徴（またはビア）は、基板上に配置された酸化物材料内に形成される。
酸化物層を窒化する（即ち窒素を組み入れる）ために、プラズマ窒化が使用されてきた。この技法によって、酸化物の表面上の窒素濃度が上昇する結果となった。より高いアスペクト比への需要が高まるのにつれて、酸化物層を窒化するのはますますより困難になる。これは、従来型の窒化処理に使用される窒素化合物の平均寿命と、より高いアスペクト比における特徴の深さとの組み合わせによるものである。従来型の処理では、酸化物層内に形成された特徴全体を十分に窒化することは不可能である。
したがって、半導体構造を形成するための、改良された処理チャンバ及び方法が必要になっている。
本書で開示する実施形態は、概して半導体構造を形成するシステムに関する。処理チャンバは、チャンバ本体と、基板支持装置と、石英エンベロープと、１つ以上の加熱装置と、ガス射出アセンブリと、ポンプ装置を含む。チャンバ本体は、処理空間を画定している。基板支持装置は、基板処理中に１つ以上の基板を支持するように構成されている。石英エンベロープは、処理チャンバ内に配置されている。石英エンベロープは、基板支持装置を収納するように構成されている。加熱装置は、石英エンベロープの周囲に配置されている。ガス射出アセンブリは、処理チャンバに連結されている。ガス射出アセンブリは、処理チャンバの内部空間にＮＨ３ガスを供給するように構成されている。ポンプ装置は、処理チャンバに連結されている。ポンプ装置は、処理チャンバを少なくとも１０ａｔｍの圧力に維持するように構成されている。
別の実施形態では、本書で開示する半導体構造を形成するためのシステムが開示される。このシステムは、移送チャンバ、及び複数の処理チャンバを含む。複数の処理チャンバは、移送チャンバに連結されている。複数の処理チャンバのうちの少なくとも１つは、チャンバ本体と、基板支持装置と、石英エンベロープと、１つ以上の加熱装置と、ガス射出アセンブリと、ポンプ装置を備える。チャンバ本体は、処理空間を画定している。基板支持装置は、基板処理中に１つ以上の基板を支持するように構成されている。石英エンベロープは、処理チャンバ内に配置されている。石英エンベロープは、基板支持装置を収納するように構成されている。加熱装置は、石英エンベロープの周囲に配置されている。ガス射出アセンブリは、処理チャンバに連結されている。ガス射出アセンブリは、処理チャンバの内部空間にＮＨ３ガスを供給するように構成されている。ポンプ装置は、処理チャンバに連結されている。ポンプ装置は、処理チャンバを少なくとも１０ａｔｍの圧力に維持するように構成されている。
別の実施形態では、基板上に半導体構造を形成する方法が本書で形成される。基板表面に、酸化物層が形成される。酸化物層上に、ビアが形成される。ビアは、少なくとも部分的に酸化物層内に延びる。酸化物層は、ＮＨ３に曝露される。酸化物層がＮＨ３に曝露されている間、チャンバの圧力は、少なくとも１０ａｔｍの圧力に維持される。
先に記載した本開示の特徴を詳しく理解することができるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られてよい。実施形態の一部は、付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面がこの開示の典型的な実施形態のみを例示していて、したがって本開示の範囲を限定するというようには見なすべきでないことに、留意されたい。
本開示の実施形態が実行され得る、半導体基板を処理するための一体型ツール１００の概略図である。 一実施形態による、プラズマ窒化チャンバの断面図である。 一実施形態による、半導体装置を形成する方法を示すフロー図である。 図４Ａ−図４Ｃは、図３の方法の種々の段階における基板の断面図を示す。
明確にするために、可能な場合には、図面に共通する同一の要素を示すのに同一の参照番号を使用した。加えて、一実施形態中の諸要素を、本書に記載された他の実施形態で利用するために、有利に適合させてもよい。
図１は、本開示の実施形態が実行され得る、半導体基板を処理するための一体型ツール１００の概略図である。適切な一体型ツールの例は、ＣＥＮＴＵＲＡ（登録商標）及びＥＮＤＵＲＡ（登録商標）一体型ツールであり、どちらもカリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。本書に記載の方法は、他社製のものを含め、必要な処理チャンバが連結されている他のツール内において実施されてよいと考えられている。
一体型処理ツール１００は、真空気密の処理プラットフォーム１０１、ファクトリインターフェース１０４、及びシステムコントローラ１０２を含む。プラットフォーム１０１は、真空基板移送チャンバ１０３に連結された、複数の処理チャンバ１１４Ａ−１１４Ｄ、及びロードロックチャンバ１０６Ａ−１０６Ｂを有する。ファクトリインターフェース１０４は、ロードロックチャンバ１０６Ａ−１０６Ｂによって、移送チャンバ１０３に接続されている。
一実施形態では、ファクトリインターフェース１０４は、少なくとも１つのドッキングステーション１０７と、少なくとも１つのファクトリインターフェースロボット１３８を含む。ドッキングステーション１０７は、１つ以上の前方開口型統一ポッド（ＦＯＵＰ）を受容するように構成されている。図１の実施形態では、４つのＦＯＵＰ１０５Ａ−１０５Ｄが示されている。ファクトリインターフェースロボット１３８は、ファクトリインターフェース１０４内にあって、ＦＯＵＰ１０５Ａ−１０５Ｄとロードロックチャンバ１０６Ａ−１０６Ｂの間で基板を移送するように構成されている。
ロードロックチャンバ１０６Ａ−１０６Ｂは、ファクトリインターフェース１０４に連結されている第１のポートと、移送チャンバ１０３に連結されている第２のポートとを有する。ロードロックチャンバ１０６Ａ−１０６Ｂは、移送チャンバ１０３の真空環境とファクトリインターフェースの実質的な周囲環境（例えば大気環境）との間における基板の通過を容易にするため、チャンバ１０６Ａ−１０６Ｂをポンプダウンしてベントする圧力制御システム（図示せず）に連結されている。
移送チャンバ１０３は、内部に配置された真空ロボット１１３を有する。真空ロボット１１３は、ロードロックチャンバ１０６Ａ−１０６Ｂと処理チャンバ１１４Ａ−１１４Ｄとの間で、基板１２１を移送することが可能である。
一実施形態では、移送チャンバ１０３に連結されている処理チャンバは、化学気相堆積（ＣＶＤ）チャンバ１１４Ｄ、プラズマ窒化チャンバ１１４Ｃ、急速熱処理（ＲＴＰ）チャンバ１１４Ｂ、または原子層堆積（ＡＬＤ）チャンバ１１４Ａであってよい。移送チャンバ１０３に連結されて示されている特定のチャンバは、移送チャンバ１０３に連結され得るチャンバの例である。代替形態では、ＡＬＤ、ＣＶＤ、有機金属化学気相成長（ＭＯＣＶＤ）、物理的気相堆積（ＰＶＤ）、プラズマ窒化、またはＲＴＰの各チャンバのうちの少なくとも１つを含む別の処理チャンバが、処理要件に応じて、一体型処理ツール１００内に相互交換可能に組み入れられていてよい。
システムコントローラ１０２は、一体型処理ツール１００に連結されている。システムコントローラ１０２は、一体型処理ツール１００の処理チャンバ１１４Ａ−１１４Ｄを直接制御することによってか、または、代わりに一体型処理ツール１００の処理チャンバ１１４Ａ−１１４Ｄに関連付けられたコンピュータ（もしくはコントローラ）を制御することによって、一体型処理ツール１００の動作を制御する。動作中、システムコントローラ１０２によって、一体型処理ツール１００のパフォーマンスを最適化するための、各チャンバ及びシステムからのデータの収集とフィードバックが可能になっている。
システムコントローラ１０２は、概して、中央処理装置（ＣＰＵ）１３０、メモリ１３６、及びサポート回路１３２を含む。ＣＰＵ１３０は、工業環境で使用することができる汎用コンピュータプロセッサの、任意の形態のうちの１つであり得る。サポート回路１３２は、従来的には、ＣＰＵ１３０に接続され、キャッシュ、クロック回路、入出力サブシステム、電源などを含んでいてよい。ソフトウェアルーチンは、ＣＰＵ１３０によって実行されると、ＣＰＵを特定目的コンピュータ（コントローラ）に変容させ、図３に関連して記載されている方法といったプロセスが、一体型処理ツール１００上で実施されるのを可能にする。ソフトウェアルーチンはまた、一体型処理チャンバ１００から離れて位置している第２のコントローラ（図示せず）によって、保存及び／または実行されてもよい。
図２は、一実施形態による、プラズマ窒化チャンバ１１４Ｃの断面図である。プラズマ窒化チャンバ１１４Ｃは、内部空間２０４を画定するチャンバ本体２０２を含む。プラズマ窒化チャンバ１１４Ｃは、石英エンベロープ２０６をさらに含む。石英エンベロープ２０６は、基板支持装置２０８を収納するように構成されている。基板支持装置２０８は、プラズマ窒化チャンバ１１４Ｃ内で、１つ以上の基板２０１を支持するように構成されている。図２に示す実施形態では、基板支持装置２０８は、石英エンベロープ２０６内で、１つ以上の基板２０１を垂直方向に支持するように構成されている。
プラズマ窒化チャンバ１１４Ｃは、複数の加熱要素２１０をさらに含む。複数の加熱要素２１０は、石英エンベロープ２０６の周囲に位置している。複数の加熱要素２１０は、石英エンベロープ２０６を所望の温度まで加熱するように構成されている。例えば、複数の加熱要素２１０は、石英エンベロープ２０６を６００°Ｃと１２００°Ｃの間の温度まで加熱し得る。
プラズマ窒化チャンバ１１４Ｃは、ガス源２１６に連結されたガス射出アセンブリ２１２、ポンプ装置２１４、及び排気アセンブリ２１８をさらに含み得る。ガス射出アセンブリ２１２は、チャンバ１１４Ｃの内部空間２０４にガスを供給するように構成されている。一実施形態では、ガス源２１６は、１つ以上の基板２０１の窒化速度を上昇させるため、内部空間２０４に及び石英エンベロープ２０６の内部に、ＮＨ３ガスを供給するように構成されている。ＮＨ３ガスは、混ぜ物なし（ｎｅａｔ）（即ち、１００％）、濃縮（即ち５０％〜１００％）、または希釈（即ち５０％未満）の形態で、１ｓＬｍから２０ｓＬｍ、例えば１０ｓＬｍの流量で、供給されてよい。ポンプ装置２１４は、窒化チャンバ１１４Ｃに連結されており、内部空間２０４と流体連通している。ポンプ装置２１４は、チャンバ１１４Ｃの内部空間２０４の圧力を制御するように構成されている。例えば、ポンプ装置２１４は、ガス射出アセンブリ２１２が内部空間２０４にＮＨ３ガスを供給している間、１０−２０気圧（ａｔｍ）の間の圧力を維持するように構成されている。排気アセンブリ２１８は、チャンバ１１４Ｃの、ガス射出アセンブリ２１２とは反対側に配置されていてよい。排気アセンブリ２１８は、チャンバ１１４ＣからＮＨ３ガスを除去するように構成されている。
プラズマ窒化チャンバ１１４Ｃは、温度制御装置２２０をさらに含み得る。温度制御装置２２０は、処理中、チャンバ１１４Ｃのチャンバ本体２０２の温度を制御するように構成されている。一実施形態では、温度制御装置は、チャンバ本体２０２に連結された熱遮蔽板の形態であってよい。図１に示す実施形態では、温度制御装置２２０は、チャンバ本体２０２内に形成された冷却チャネル２２２の形態である。冷却チャネル２２２は、チャンバ本体２０２を通して熱伝導流体を流し、処理中のチャンバ本体２０２の温度を制御するように構成されている。
図３は、一実施形態による、半導体装置４００を形成する方法３００を示すフロー図である。図４Ａ−図４Ｇは、図３の方法３００の種々の段階における基板４０１の断面図を示す。図４Ａは、上に何の層も堆積していない状態の基板４０１を示す。方法３００は、ブロック３０２で開始される。ブロック３０２では、基板４０１上に酸化物層４０２が形成される。一実施形態では、酸化物層４０２は、ＳｉＯ２から形成されてよい。酸化物層４０２は、図１の処理チャンバ１１４Ａ−１１４Ｄのうちの１つといった処理チャンバ内で、基板４０１上に形成されてよい。例えば、酸化物層４０２は、アプライドマテリアルズ社から入手可能なＲＡＤＩＡＮＣＥ（登録商標）システム内で形成されてよい。酸化物層４０２は、ＣＶＤ、急速熱ＣＶＤ（ＲＴ−ＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、物理的気相堆積（ＰＶＤ）、ＡＬＤ、またはこれらの組み合わせを通じて、基板４０１上に堆積されてよい。一実施形態では、酸化物層４０２は、約１．５ナノメートルから約３ナノメートルの厚さを有していてよい。
ブロック３０４では、図４Ｃで示されるように、酸化物層４０２内にビア４０４が形成される。ビア４０４は、酸化物層の頂面４０６から、部分的に酸化物層４０２の内部に延びていてよい。
ブロック３０６では、酸化物層４０２が上に堆積した基板４０１は、プラズマ窒化チャンバ、例えばプラズマ窒化チャンバ１１４Ｃに移送され、窒化処理を受ける。窒化処理中、酸化物層４０２の表面上の酸素が、窒素によって置換される。一実施形態では、酸化物層４０２内の酸素の約４０％が、窒素によって置換される。従来は、窒化処理にＮＨ２及びＮＨが使用されてきた。酸素は窒素に比べて電気陰性度が高いため、こうした処理で酸素を置換するために、典型的には高反応性種が使用される。しかし、Ｎ＊、ＮＨ２、及びＮＨは、酸化物層内の高アスペクト比の特徴の内部を下降して特徴を共形的に窒化するのに十分なほど長く存在するためには、不安定過ぎることが証明されている。共形的な窒化をサポートする濃度でこうした特徴の底部まで貫通するためには、窒化種は、付着や反応、または消失をすることなく、壁との１つ以上の接触事象を切り抜ける必要がある。反応性を低下させた種、即ちより低い付着係数を有する種が、必要とされている。ＮＨ２及びＮＨは、酸化物と反応するときにＮ２及びＨ２へと迅速に緩和し得るので、その結果、ビア４０４内での滞留時間は短いものとなる。例えば、ＮＨ２及びＮＨの平均寿命は約１０ミリ秒であり得る。さらに、反応性を低下させてなおそれでも、酸化物を窒化するために十分なエネルギーを有していることは、難しい。ＮＨ及びＮＨ２をＮＨ３で代用することで、ＮＨ３の分圧によって高温のＮＨ３による共形的な窒化処理が推進され、窒化処理が増進する。処理温度を上昇させ処理時間を延長することよって、ＮＨ３内の窒素原子の数が少しずつ増加するが、一方、処理中のＮＨ３の圧力の上昇、具体的にはその分圧の上昇によって、窒素原子の数がより大きな率で増加するということが分かっている。
ブロック３０６では、図４Ｄに示すとおり、基板はＮＨ３に曝露される。ＮＨ３とＳｉＯ２の反応から、以下がもたらされる。
ＮＨ３ ＊＋ＳｉＯ２→ＳｉＯＮ＋Ｈ２Ｏ
反応を推進するのに必要な温度は、少なくとも６００°Ｃである。一実施形態では、温度は約１，０００°Ｃである。ＮＨ３は、約１ｓＬｍから２０ｓＬｍ、例えば１０ｓＬｍの流量で、基板に供給される。上記のとおり、ＮＨ３は、混ぜものなしか、濃縮か、または希釈の形態で供給されてよい。ＮＨ３は、ビア４０４の底部４０８に移動するように構成されている。
ブロック３０８では、基板がＮＨ３に曝露されている間、処理チャンバは、少なくとも１０ａｔｍの圧力に維持される。一実施形態では、処理チャンバの圧力は、１０ａｔｍと２０ａｔｍの間の圧力に維持される。
これまでの記述は、特定の実施形態を対象としているが、その基本的な範囲から逸脱することなく他の実施形態及びさらなる実施形態が考案されてよく、その範囲は、下記の特許請求の範囲によって定められる。
また、本願は以下に記載する態様を含む。
（態様１）
処理チャンバであって、
内部空間を画定するチャンバ本体と、
処理中に１つ以上の基板を支持するように構成された基板支持装置と、
前記処理チャンバ内に配置され、前記基板支持装置を収納するように構成された石英エンベロープと、
前記石英エンベロープの周囲に配置された１つ以上の加熱装置と、
前記処理チャンバに連結され、前記処理チャンバの前記内部空間に対してＮＨ ３ ガスを供給するように構成されたガス射出アセンブリと、
前記処理チャンバに連結され、前記処理チャンバを少なくとも１０ａｔｍの圧力に維持するように構成されたポンプ装置と、
を含む処理チャンバ。
（態様２）
前記ポンプ装置が、前記処理チャンバを約１０ａｔｍと２０ａｔｍの間の圧力に維持するように構成されている、態様１に記載の処理チャンバ。
（態様３）
前記チャンバ本体の温度を制御するように構成された温度制御装置
をさらに備える、態様１に記載の処理チャンバ。
（態様４）
前記温度制御装置が前記チャンバ本体内に形成された冷却チャネルであり、前記冷却チャネルは前記チャンバ本体を通って熱伝導流体を流すように構成されている、態様３に記載の処理チャンバ。
（態様５）
前記処理チャンバの端部に位置する単一のチャンバドアであって、前記基板支持装置を進入及び退出させるように構成された単一のチャンバドア
をさらに備える、態様１の処理チャンバ。
（態様６）
前記ガス射出アセンブリが、前記石英エンベロープの内部空間に対してＮＨ ３ ガスを供給する、態様１に記載の処理チャンバ。
（態様７）
前記１つ以上の基板が、上に形成された二酸化ケイ素（ＳｉＯ ２ ）層を含む、態様１に記載の処理チャンバ。
（態様８）
基板を処理するためのシステムであって、
移送チャンバ、及び
前記移送チャンバに連結された複数の処理チャンバであって、前記複数の処理チャンバのうちの少なくとも１つが、
内部空間を画定するチャンバ本体と、
処理中に１つ以上の基板を支持するように構成された基板支持装置と、
前記処理チャンバ内に配置され、前記基板支持装置を収納するように構成された石英エンベロープと、
前記石英エンベロープの周囲に配置された１つ以上の加熱装置と、
前記処理チャンバに連結され、前記処理チャンバの前記内部空間に対してＮＨ ３ ガスを供給するように構成されたガス射出アセンブリと、
前記処理チャンバに連結され、前記処理チャンバを少なくとも１０ａｔｍの圧力に維持するように構成されたポンプ装置と、
を備える複数の処理チャンバ
を備える、システム。
（態様９）
前記ポンプ装置が、前記処理チャンバを約１０ａｔｍと２０ａｔｍの間の圧力に維持するように構成されている、態様８に記載のシステム。
（態様１０）
前記処理チャンバのうちの少なくとも１つが、
前記チャンバ本体の温度を制御するように構成された温度制御装置をさらに備える、態様８に記載のシステム。
（態様１１）
前記温度制御装置が前記チャンバ本体内に形成された冷却チャネルであり、前記冷却チャネルは前記チャンバ本体を通して熱伝導流体を流すように構成されている、態様１０に記載のシステム。
（態様１２）
前記処理チャンバのうちの少なくとも１つが、
前記処理チャンバの端部に位置する単一のチャンバドアであって、前記基板支持装置を進入及び退出させるように構成された単一のチャンバドア
をさらに備える、態様８のシステム。
（態様１３）
前記ガス射出アセンブリが、前記石英エンベロープの内部空間に対してＮＨ ３ ガスを供給する、態様８に記載のシステム。
（態様１４）
前記１つ以上の基板が、上に形成された二酸化ケイ素（ＳｉＯ ２ ）層を含む、態様８に記載のシステム。
（態様１５）
半導体構造を形成する方法であって、
基板表面上に酸化物層を形成することと、
前記酸化物層内に少なくとも部分的に延びているビアを、酸化物層内に形成することと、
前記酸化物層をＮＨ ３ に曝露することと、
前記酸化物層をＮＨ ３ に曝露している間、チャンバの圧力を少なくとも１０ａｔｍに維持することとを含む、
方法。

Claims (8)

  1. 半導体構造を形成する方法であって、
    チャンバの内部空間に配置された石英エンベロープに基板を位置付けることであって、前記基板はその上に形成された酸化物層を有する表面を有し、前記酸化物層は少なくともその中に部分的に広がるビアを有する、基板を位置付けることと、
    前記石英エンベロープの内部にＮＨ ３ の流れを導入することであって、
    ＮＨ ３ を前記チャンバの前記内部空間に配置されたガス注入アセンブリに供給することと、
    前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、その後ある流量で前記石英エンベロープの内部に流すことと、
    前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、前記石英エンベロープの内部に流す間、前記内部空間を少なくとも１０ａｔｍのある圧力に維持することとを含む、前記石英エンベロープの内部にＮＨ ３ の流れを導入することとを有する方法。
  2. 前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも６００℃のある温度に維持することをさらに含む、請求項１に記載の方法。
  3. 前記酸化物層が前記基板上に、化学気相堆積（ＣＶＤ）、急速熱ＣＶＤ（ＲＴ−ＣＶＤ）、プラズマＣＶＤ（ＰＥＣＶＤ）、物理的気相堆積（ＰＶＤ）及び原子層堆積（ＡＬＤ）の少なくとも一つによって堆積される、請求項１に記載の方法。
  4. 半導体構造を形成する方法であって、
    チャンバの内部空間に配置された石英エンベロープに基板を位置付けることであって、前記基板はその上に形成された酸化物層を有する表面を有し、前記酸化物層は少なくともその中に部分的に広がるビアを有する、基板を位置付けることと、
    前記石英エンベロープの内部にＮＨ ３ の流れを導入することであって、
    ＮＨ ３ を前記チャンバの前記内部空間に配置されたガス注入アセンブリに供給することと、
    前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、その後ある流量で前記石英エンベロープの内部に流すことと、
    前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも６００℃のある温度に維持することと、
    前記ＮＨ ３ を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも１０ａｔｍのある圧力に維持することとを含む、前記石英エンベロープの内部にＮＨ ３ の流れを導入することとを有する方法。
  5. 前記ある温度が約１０００℃である、請求項２または４に記載の方法。
  6. 前記ある圧力が約１０ａｔｍと２０ａｔｍとの間に維持される、請求項１または４に記載の方法。
  7. 前記ある流量が１ｓｌｍと２０ｓｌｍとの間にある、請求項１または４に記載の方法。
  8. 前記酸化物層が酸化ケイ素を含む、請求項１または４に記載の方法。
JP2018562292A 2016-06-01 2017-05-31 ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化 Active JP6759366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662343919P 2016-06-01 2016-06-01
US62/343,919 2016-06-01
PCT/US2017/035151 WO2017210263A1 (en) 2016-06-01 2017-05-31 High pressure ammonia nitridation of tunnel oxide for 3dnand applications

Publications (2)

Publication Number Publication Date
JP2019518333A JP2019518333A (ja) 2019-06-27
JP6759366B2 true JP6759366B2 (ja) 2020-09-23

Family

ID=60477859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562292A Active JP6759366B2 (ja) 2016-06-01 2017-05-31 ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化

Country Status (5)

Country Link
US (2) US20170349996A1 (ja)
JP (1) JP6759366B2 (ja)
KR (2) KR102306570B1 (ja)
CN (1) CN109196621B (ja)
WO (1) WO2017210263A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN109576636B (zh) * 2019-01-23 2020-12-01 南京六创科技发展有限公司 一种金属工件渗氮处理装置
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
KR20240041664A (ko) * 2022-09-23 2024-04-01 주식회사 에이치피에스피 반도체 소자의 제조 방법
WO2024063588A1 (ko) * 2022-09-23 2024-03-28 주식회사 에이치피에스피 반도체 소자의 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518054A (en) * 1978-07-25 1980-02-07 Nec Corp Fabricating method of semiconductor device
JPS5710242A (en) * 1980-06-20 1982-01-19 Mitsubishi Electric Corp Manufacture of semiconductor device
US6251720B1 (en) * 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
US6494998B1 (en) * 2000-08-30 2002-12-17 Tokyo Electron Limited Process apparatus and method for improving plasma distribution and performance in an inductively coupled plasma using an internal inductive element
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
JP3768480B2 (ja) * 2002-02-14 2006-04-19 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
US6846380B2 (en) 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
KR20050019129A (ko) * 2002-06-13 2005-02-28 비오씨 에드워즈 인코포레이티드 기판 처리 장치 및 기판 처리 방법
JP2005019802A (ja) * 2003-06-27 2005-01-20 Fujitsu Ltd 半導体装置の製造方法およびウェーハ構造体
KR20050056391A (ko) 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005277196A (ja) 2004-03-25 2005-10-06 Elpida Memory Inc 半導体装置の製造方法
US7491964B2 (en) 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
CN101273671A (zh) * 2005-09-26 2008-09-24 大见忠弘 等离子处理方法及等离子处理装置
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
KR20080074501A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
CN100555692C (zh) * 2007-09-11 2009-10-28 南京大学 提高掺氧硅基氮化物薄膜电致发光器件发光效率的方法
CN101447447B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 用于沟槽隔离的本征吸杂的方法
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20100244206A1 (en) * 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
US9008602B2 (en) * 2012-05-04 2015-04-14 Qualcomm Incorporated Radio frequency switch for diversity receiver
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
CN104532207B (zh) * 2014-12-23 2017-01-25 国家纳米科学中心 一种氮氧化硅膜材料及其制备方法和用途

Also Published As

Publication number Publication date
KR102306570B1 (ko) 2021-09-30
WO2017210263A1 (en) 2017-12-07
KR20200133830A (ko) 2020-11-30
US20170349996A1 (en) 2017-12-07
US10870911B2 (en) 2020-12-22
KR20190004362A (ko) 2019-01-11
KR102228219B1 (ko) 2021-03-17
US20190203332A1 (en) 2019-07-04
CN109196621A (zh) 2019-01-11
JP2019518333A (ja) 2019-06-27
CN109196621B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6759366B2 (ja) ３ｄｎａｎｄ用のトンネル酸化物の高圧でのアンモニア窒化
KR102357418B1 (ko) 유기금속 공-반응물들과의 교차-복분해 반응들을 통해 ｓｉｃ 및 ｓｉｃｎ 막들을 증착시키기 위한 장치들 및 방법들
KR102641077B1 (ko) 텅스텐 클로라이드 전구체를 사용하여 텅스텐 박막 및 텅스텐 나이트라이드 박막을 준비하는 방법들
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
KR102572271B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US10529722B2 (en) Tungsten for wordline applications
KR102127530B1 (ko) 삼성분 텅스텐 붕소화 질화물 필름 및 형성 방법
JP2018011067A (ja) プラズマ活性化されるコンフォーマル誘電体膜
TW202129049A (zh) 鉬填充
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
CN101298663A (zh) 使用化学气相沉积工艺来沉积高-k电介质材料的方法
KR20090007633A (ko) 전계 효과 트랜지스터의 게이트 유전체 제조 방법
KR102410092B1 (ko) 텅스텐의 ald
KR20220160624A (ko) 핵생성 억제에 의한 피처 충진
TW202237880A (zh) 低電阻脈衝cvd鎢
KR20210158419A (ko) 핵생성-프리 텅스텐 증착
KR101817833B1 (ko) 텅스텐막의 성막 방법
KR20240052872A (ko) 반도체 프로세싱 동안 프로세스 가스 램핑
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200902

R150 Certificate of patent or registration of utility model

Ref document number: 6759366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250