JP6759366B2 - 3dnand用のトンネル酸化物の高圧でのアンモニア窒化 - Google Patents

3dnand用のトンネル酸化物の高圧でのアンモニア窒化 Download PDF

Info

Publication number
JP6759366B2
JP6759366B2 JP2018562292A JP2018562292A JP6759366B2 JP 6759366 B2 JP6759366 B2 JP 6759366B2 JP 2018562292 A JP2018562292 A JP 2018562292A JP 2018562292 A JP2018562292 A JP 2018562292A JP 6759366 B2 JP6759366 B2 JP 6759366B2
Authority
JP
Japan
Prior art keywords
quartz envelope
chamber
substrate
interior space
oxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018562292A
Other languages
English (en)
Other versions
JP2019518333A (ja
Inventor
クリストファー エス. オルセン,
クリストファー エス. オルセン,
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of JP2019518333A publication Critical patent/JP2019518333A/ja
Application granted granted Critical
Publication of JP6759366B2 publication Critical patent/JP6759366B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/06Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases
    • C23C8/36Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals using gases using ionised gases, e.g. ionitriding
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C8/00Solid state diffusion of only non-metal elements into metallic material surfaces; Chemical surface treatment of metallic material by reaction of the surface with a reactive gas, leaving reaction products of surface material in the coating, e.g. conversion coatings, passivation of metals
    • C23C8/02Pretreatment of the material to be coated
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02321Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer
    • H01L21/02323Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment introduction of substances into an already existing insulating layer introduction of oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02296Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008Making conductor-insulator-semiconductor electrodes
    • H01L21/28017Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158Making the insulator
    • H01L21/28167Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/3115Doping the insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816Aspects relating to the layout of the pattern or to the size of vias or trenches
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本書に開示の実施形態は、概して半導体構造を形成するシステム、及びその方法に関する。
集積回路(IC)装置の構造的サイズがサブクォータミクロン規模に縮小するのにつれて、電気抵抗及び電流密度が懸念及び改善の対象となってきた。マルチレベルの配線技術によって、IC装置全体にわたって導電パスが設けられ、導電パスは、コンタクト、プラグ、ビア、ライン、ワイヤ、及びその他の特徴を含む、高アスペクト比の特徴内に形成される。基板上で配線を形成する典型的な方法は、1つ以上の層を堆積することと、層のうちの少なくとも1つをエッチングして、1つ以上の特徴を形成することと、特徴内にバリア層を堆積することと、1つ以上の層を堆積して、特徴を充填することとを含む。典型的には、特徴(またはビア)は、基板上に配置された酸化物材料内に形成される。
酸化物層を窒化する(即ち窒素を組み入れる)ために、プラズマ窒化が使用されてきた。この技法によって、酸化物の表面上の窒素濃度が上昇する結果となった。より高いアスペクト比への需要が高まるのにつれて、酸化物層を窒化するのはますますより困難になる。これは、従来型の窒化処理に使用される窒素化合物の平均寿命と、より高いアスペクト比における特徴の深さとの組み合わせによるものである。従来型の処理では、酸化物層内に形成された特徴全体を十分に窒化することは不可能である。
したがって、半導体構造を形成するための、改良された処理チャンバ及び方法が必要になっている。
本書で開示する実施形態は、概して半導体構造を形成するシステムに関する。処理チャンバは、チャンバ本体と、基板支持装置と、石英エンベロープと、1つ以上の加熱装置と、ガス射出アセンブリと、ポンプ装置を含む。チャンバ本体は、処理空間を画定している。基板支持装置は、基板処理中に1つ以上の基板を支持するように構成されている。石英エンベロープは、処理チャンバ内に配置されている。石英エンベロープは、基板支持装置を収納するように構成されている。加熱装置は、石英エンベロープの周囲に配置されている。ガス射出アセンブリは、処理チャンバに連結されている。ガス射出アセンブリは、処理チャンバの内部空間にNHガスを供給するように構成されている。ポンプ装置は、処理チャンバに連結されている。ポンプ装置は、処理チャンバを少なくとも10atmの圧力に維持するように構成されている。
別の実施形態では、本書で開示する半導体構造を形成するためのシステムが開示される。このシステムは、移送チャンバ、及び複数の処理チャンバを含む。複数の処理チャンバは、移送チャンバに連結されている。複数の処理チャンバのうちの少なくとも1つは、チャンバ本体と、基板支持装置と、石英エンベロープと、1つ以上の加熱装置と、ガス射出アセンブリと、ポンプ装置を備える。チャンバ本体は、処理空間を画定している。基板支持装置は、基板処理中に1つ以上の基板を支持するように構成されている。石英エンベロープは、処理チャンバ内に配置されている。石英エンベロープは、基板支持装置を収納するように構成されている。加熱装置は、石英エンベロープの周囲に配置されている。ガス射出アセンブリは、処理チャンバに連結されている。ガス射出アセンブリは、処理チャンバの内部空間にNHガスを供給するように構成されている。ポンプ装置は、処理チャンバに連結されている。ポンプ装置は、処理チャンバを少なくとも10atmの圧力に維持するように構成されている。
別の実施形態では、基板上に半導体構造を形成する方法が本書で形成される。基板表面に、酸化物層が形成される。酸化物層上に、ビアが形成される。ビアは、少なくとも部分的に酸化物層内に延びる。酸化物層は、NHに曝露される。酸化物層がNHに曝露されている間、チャンバの圧力は、少なくとも10atmの圧力に維持される。
先に記載した本開示の特徴を詳しく理解することができるように、上記で簡単に要約されている本開示のより詳細な説明が、実施形態を参照することによって得られてよい。実施形態の一部は、付随する図面に示されている。しかし、本開示は他の等しく有効な実施形態も許容し得ることから、添付の図面がこの開示の典型的な実施形態のみを例示していて、したがって本開示の範囲を限定するというようには見なすべきでないことに、留意されたい。
本開示の実施形態が実行され得る、半導体基板を処理するための一体型ツール100の概略図である。 一実施形態による、プラズマ窒化チャンバの断面図である。 一実施形態による、半導体装置を形成する方法を示すフロー図である。 図4A−図4Cは、図3の方法の種々の段階における基板の断面図を示す。
明確にするために、可能な場合には、図面に共通する同一の要素を示すのに同一の参照番号を使用した。加えて、一実施形態中の諸要素を、本書に記載された他の実施形態で利用するために、有利に適合させてもよい。
図1は、本開示の実施形態が実行され得る、半導体基板を処理するための一体型ツール100の概略図である。適切な一体型ツールの例は、CENTURA(登録商標)及びENDURA(登録商標)一体型ツールであり、どちらもカリフォルニア州サンタクララのアプライドマテリアルズ社から入手可能である。本書に記載の方法は、他社製のものを含め、必要な処理チャンバが連結されている他のツール内において実施されてよいと考えられている。
一体型処理ツール100は、真空気密の処理プラットフォーム101、ファクトリインターフェース104、及びシステムコントローラ102を含む。プラットフォーム101は、真空基板移送チャンバ103に連結された、複数の処理チャンバ114A−114D、及びロードロックチャンバ106A−106Bを有する。ファクトリインターフェース104は、ロードロックチャンバ106A−106Bによって、移送チャンバ103に接続されている。
一実施形態では、ファクトリインターフェース104は、少なくとも1つのドッキングステーション107と、少なくとも1つのファクトリインターフェースロボット138を含む。ドッキングステーション107は、1つ以上の前方開口型統一ポッド(FOUP)を受容するように構成されている。図1の実施形態では、4つのFOUP105A−105Dが示されている。ファクトリインターフェースロボット138は、ファクトリインターフェース104内にあって、FOUP105A−105Dとロードロックチャンバ106A−106Bの間で基板を移送するように構成されている。
ロードロックチャンバ106A−106Bは、ファクトリインターフェース104に連結されている第1のポートと、移送チャンバ103に連結されている第2のポートとを有する。ロードロックチャンバ106A−106Bは、移送チャンバ103の真空環境とファクトリインターフェースの実質的な周囲環境(例えば大気環境)との間における基板の通過を容易にするため、チャンバ106A−106Bをポンプダウンしてベントする圧力制御システム(図示せず)に連結されている。
移送チャンバ103は、内部に配置された真空ロボット113を有する。真空ロボット113は、ロードロックチャンバ106A−106Bと処理チャンバ114A−114Dとの間で、基板121を移送することが可能である。
一実施形態では、移送チャンバ103に連結されている処理チャンバは、化学気相堆積(CVD)チャンバ114D、プラズマ窒化チャンバ114C、急速熱処理(RTP)チャンバ114B、または原子層堆積(ALD)チャンバ114Aであってよい。移送チャンバ103に連結されて示されている特定のチャンバは、移送チャンバ103に連結され得るチャンバの例である。代替形態では、ALD、CVD、有機金属化学気相成長(MOCVD)、物理的気相堆積(PVD)、プラズマ窒化、またはRTPの各チャンバのうちの少なくとも1つを含む別の処理チャンバが、処理要件に応じて、一体型処理ツール100内に相互交換可能に組み入れられていてよい。
システムコントローラ102は、一体型処理ツール100に連結されている。システムコントローラ102は、一体型処理ツール100の処理チャンバ114A−114Dを直接制御することによってか、または、代わりに一体型処理ツール100の処理チャンバ114A−114Dに関連付けられたコンピュータ(もしくはコントローラ)を制御することによって、一体型処理ツール100の動作を制御する。動作中、システムコントローラ102によって、一体型処理ツール100のパフォーマンスを最適化するための、各チャンバ及びシステムからのデータの収集とフィードバックが可能になっている。
システムコントローラ102は、概して、中央処理装置(CPU)130、メモリ136、及びサポート回路132を含む。CPU130は、工業環境で使用することができる汎用コンピュータプロセッサの、任意の形態のうちの1つであり得る。サポート回路132は、従来的には、CPU130に接続され、キャッシュ、クロック回路、入出力サブシステム、電源などを含んでいてよい。ソフトウェアルーチンは、CPU130によって実行されると、CPUを特定目的コンピュータ(コントローラ)に変容させ、図3に関連して記載されている方法といったプロセスが、一体型処理ツール100上で実施されるのを可能にする。ソフトウェアルーチンはまた、一体型処理チャンバ100から離れて位置している第2のコントローラ(図示せず)によって、保存及び/または実行されてもよい。
図2は、一実施形態による、プラズマ窒化チャンバ114Cの断面図である。プラズマ窒化チャンバ114Cは、内部空間204を画定するチャンバ本体202を含む。プラズマ窒化チャンバ114Cは、石英エンベロープ206をさらに含む。石英エンベロープ206は、基板支持装置208を収納するように構成されている。基板支持装置208は、プラズマ窒化チャンバ114C内で、1つ以上の基板201を支持するように構成されている。図2に示す実施形態では、基板支持装置208は、石英エンベロープ206内で、1つ以上の基板201を垂直方向に支持するように構成されている。
プラズマ窒化チャンバ114Cは、複数の加熱要素210をさらに含む。複数の加熱要素210は、石英エンベロープ206の周囲に位置している。複数の加熱要素210は、石英エンベロープ206を所望の温度まで加熱するように構成されている。例えば、複数の加熱要素210は、石英エンベロープ206を600°Cと1200°Cの間の温度まで加熱し得る。
プラズマ窒化チャンバ114Cは、ガス源216に連結されたガス射出アセンブリ212、ポンプ装置214、及び排気アセンブリ218をさらに含み得る。ガス射出アセンブリ212は、チャンバ114Cの内部空間204にガスを供給するように構成されている。一実施形態では、ガス源216は、1つ以上の基板201の窒化速度を上昇させるため、内部空間204に及び石英エンベロープ206の内部に、NHガスを供給するように構成されている。NHガスは、混ぜ物なし(neat)(即ち、100%)、濃縮(即ち50%〜100%)、または希釈(即ち50%未満)の形態で、1sLmから20sLm、例えば10sLmの流量で、供給されてよい。ポンプ装置214は、窒化チャンバ114Cに連結されており、内部空間204と流体連通している。ポンプ装置214は、チャンバ114Cの内部空間204の圧力を制御するように構成されている。例えば、ポンプ装置214は、ガス射出アセンブリ212が内部空間204にNHガスを供給している間、10−20気圧(atm)の間の圧力を維持するように構成されている。排気アセンブリ218は、チャンバ114Cの、ガス射出アセンブリ212とは反対側に配置されていてよい。排気アセンブリ218は、チャンバ114CからNHガスを除去するように構成されている。
プラズマ窒化チャンバ114Cは、温度制御装置220をさらに含み得る。温度制御装置220は、処理中、チャンバ114Cのチャンバ本体202の温度を制御するように構成されている。一実施形態では、温度制御装置は、チャンバ本体202に連結された熱遮蔽板の形態であってよい。図1に示す実施形態では、温度制御装置220は、チャンバ本体202内に形成された冷却チャネル222の形態である。冷却チャネル222は、チャンバ本体202を通して熱伝導流体を流し、処理中のチャンバ本体202の温度を制御するように構成されている。
図3は、一実施形態による、半導体装置400を形成する方法300を示すフロー図である。図4A−図4Gは、図3の方法300の種々の段階における基板401の断面図を示す。図4Aは、上に何の層も堆積していない状態の基板401を示す。方法300は、ブロック302で開始される。ブロック302では、基板401上に酸化物層402が形成される。一実施形態では、酸化物層402は、SiOから形成されてよい。酸化物層402は、図1の処理チャンバ114A−114Dのうちの1つといった処理チャンバ内で、基板401上に形成されてよい。例えば、酸化物層402は、アプライドマテリアルズ社から入手可能なRADIANCE(登録商標)システム内で形成されてよい。酸化物層402は、CVD、急速熱CVD(RT−CVD)、プラズマCVD(PECVD)、物理的気相堆積(PVD)、ALD、またはこれらの組み合わせを通じて、基板401上に堆積されてよい。一実施形態では、酸化物層402は、約1.5ナノメートルから約3ナノメートルの厚さを有していてよい。
ブロック304では、図4Cで示されるように、酸化物層402内にビア404が形成される。ビア404は、酸化物層の頂面406から、部分的に酸化物層402の内部に延びていてよい。
ブロック306では、酸化物層402が上に堆積した基板401は、プラズマ窒化チャンバ、例えばプラズマ窒化チャンバ114Cに移送され、窒化処理を受ける。窒化処理中、酸化物層402の表面上の酸素が、窒素によって置換される。一実施形態では、酸化物層402内の酸素の約40%が、窒素によって置換される。従来は、窒化処理にNH及びNHが使用されてきた。酸素は窒素に比べて電気陰性度が高いため、こうした処理で酸素を置換するために、典型的には高反応性種が使用される。しかし、N、NH、及びNHは、酸化物層内の高アスペクト比の特徴の内部を下降して特徴を共形的に窒化するのに十分なほど長く存在するためには、不安定過ぎることが証明されている。共形的な窒化をサポートする濃度でこうした特徴の底部まで貫通するためには、窒化種は、付着や反応、または消失をすることなく、壁との1つ以上の接触事象を切り抜ける必要がある。反応性を低下させた種、即ちより低い付着係数を有する種が、必要とされている。NH及びNHは、酸化物と反応するときにN及びHへと迅速に緩和し得るので、その結果、ビア404内での滞留時間は短いものとなる。例えば、NH及びNHの平均寿命は約10ミリ秒であり得る。さらに、反応性を低下させてなおそれでも、酸化物を窒化するために十分なエネルギーを有していることは、難しい。NH及びNHをNHで代用することで、NHの分圧によって高温のNHによる共形的な窒化処理が推進され、窒化処理が増進する。処理温度を上昇させ処理時間を延長することよって、NH内の窒素原子の数が少しずつ増加するが、一方、処理中のNHの圧力の上昇、具体的にはその分圧の上昇によって、窒素原子の数がより大きな率で増加するということが分かっている。
ブロック306では、図4Dに示すとおり、基板はNHに曝露される。NHとSiOの反応から、以下がもたらされる。
NH +SiO→SiON+H
反応を推進するのに必要な温度は、少なくとも600°Cである。一実施形態では、温度は約1,000°Cである。NHは、約1sLmから20sLm、例えば10sLmの流量で、基板に供給される。上記のとおり、NHは、混ぜものなしか、濃縮か、または希釈の形態で供給されてよい。NHは、ビア404の底部408に移動するように構成されている。
ブロック308では、基板がNHに曝露されている間、処理チャンバは、少なくとも10atmの圧力に維持される。一実施形態では、処理チャンバの圧力は、10atmと20atmの間の圧力に維持される。
これまでの記述は、特定の実施形態を対象としているが、その基本的な範囲から逸脱することなく他の実施形態及びさらなる実施形態が考案されてよく、その範囲は、下記の特許請求の範囲によって定められる。
また、本願は以下に記載する態様を含む。
(態様1)
処理チャンバであって、
内部空間を画定するチャンバ本体と、
処理中に1つ以上の基板を支持するように構成された基板支持装置と、
前記処理チャンバ内に配置され、前記基板支持装置を収納するように構成された石英エンベロープと、
前記石英エンベロープの周囲に配置された1つ以上の加熱装置と、
前記処理チャンバに連結され、前記処理チャンバの前記内部空間に対してNH ガスを供給するように構成されたガス射出アセンブリと、
前記処理チャンバに連結され、前記処理チャンバを少なくとも10atmの圧力に維持するように構成されたポンプ装置と、
を含む処理チャンバ。
(態様2)
前記ポンプ装置が、前記処理チャンバを約10atmと20atmの間の圧力に維持するように構成されている、態様1に記載の処理チャンバ。
(態様3)
前記チャンバ本体の温度を制御するように構成された温度制御装置
をさらに備える、態様1に記載の処理チャンバ。
(態様4)
前記温度制御装置が前記チャンバ本体内に形成された冷却チャネルであり、前記冷却チャネルは前記チャンバ本体を通って熱伝導流体を流すように構成されている、態様3に記載の処理チャンバ。
(態様5)
前記処理チャンバの端部に位置する単一のチャンバドアであって、前記基板支持装置を進入及び退出させるように構成された単一のチャンバドア
をさらに備える、態様1の処理チャンバ。
(態様6)
前記ガス射出アセンブリが、前記石英エンベロープの内部空間に対してNH ガスを供給する、態様1に記載の処理チャンバ。
(態様7)
前記1つ以上の基板が、上に形成された二酸化ケイ素(SiO )層を含む、態様1に記載の処理チャンバ。
(態様8)
基板を処理するためのシステムであって、
移送チャンバ、及び
前記移送チャンバに連結された複数の処理チャンバであって、前記複数の処理チャンバのうちの少なくとも1つが、
内部空間を画定するチャンバ本体と、
処理中に1つ以上の基板を支持するように構成された基板支持装置と、
前記処理チャンバ内に配置され、前記基板支持装置を収納するように構成された石英エンベロープと、
前記石英エンベロープの周囲に配置された1つ以上の加熱装置と、
前記処理チャンバに連結され、前記処理チャンバの前記内部空間に対してNH ガスを供給するように構成されたガス射出アセンブリと、
前記処理チャンバに連結され、前記処理チャンバを少なくとも10atmの圧力に維持するように構成されたポンプ装置と、
を備える複数の処理チャンバ
を備える、システム。
(態様9)
前記ポンプ装置が、前記処理チャンバを約10atmと20atmの間の圧力に維持するように構成されている、態様8に記載のシステム。
(態様10)
前記処理チャンバのうちの少なくとも1つが、
前記チャンバ本体の温度を制御するように構成された温度制御装置をさらに備える、態様8に記載のシステム。
(態様11)
前記温度制御装置が前記チャンバ本体内に形成された冷却チャネルであり、前記冷却チャネルは前記チャンバ本体を通して熱伝導流体を流すように構成されている、態様10に記載のシステム。
(態様12)
前記処理チャンバのうちの少なくとも1つが、
前記処理チャンバの端部に位置する単一のチャンバドアであって、前記基板支持装置を進入及び退出させるように構成された単一のチャンバドア
をさらに備える、態様8のシステム。
(態様13)
前記ガス射出アセンブリが、前記石英エンベロープの内部空間に対してNH ガスを供給する、態様8に記載のシステム。
(態様14)
前記1つ以上の基板が、上に形成された二酸化ケイ素(SiO )層を含む、態様8に記載のシステム。
(態様15)
半導体構造を形成する方法であって、
基板表面上に酸化物層を形成することと、
前記酸化物層内に少なくとも部分的に延びているビアを、酸化物層内に形成することと、
前記酸化物層をNH に曝露することと、
前記酸化物層をNH に曝露している間、チャンバの圧力を少なくとも10atmに維持することとを含む、
方法。

Claims (8)

  1. 半導体構造を形成する方法であって、
    チャンバの内部空間に配置された石英エンベロープに基板を位置付けることであって、前記基板はその上に形成された酸化物層を有する表面を有し、前記酸化物層は少なくともその中に部分的に広がるビアを有する、基板を位置付けることと、
    前記石英エンベロープの内部にNH の流れを導入することであって、
    NH を前記チャンバの前記内部空間に配置されたガス注入アセンブリに供給することと、
    前記NH を前記石英エンベロープの外側の前記内部空間に流して、その後ある流量で前記石英エンベロープの内部に流すことと、
    前記NH を前記石英エンベロープの外側の前記内部空間に流して、前記石英エンベロープの内部に流す間、前記内部空間を少なくとも10atmのある圧力に維持することとを含む、前記石英エンベロープの内部にNH の流れを導入することとを有する方法。
  2. 前記NH を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも600℃のある温度に維持することをさらに含む、請求項1に記載の方法。
  3. 前記酸化物層が前記基板上に、化学気相堆積(CVD)、急速熱CVD(RT−CVD)、プラズマCVD(PECVD)、物理的気相堆積(PVD)及び原子層堆積(ALD)の少なくとも一つによって堆積される、請求項1に記載の方法。
  4. 半導体構造を形成する方法であって、
    チャンバの内部空間に配置された石英エンベロープに基板を位置付けることであって、前記基板はその上に形成された酸化物層を有する表面を有し、前記酸化物層は少なくともその中に部分的に広がるビアを有する、基板を位置付けることと、
    前記石英エンベロープの内部にNH の流れを導入することであって、
    NH を前記チャンバの前記内部空間に配置されたガス注入アセンブリに供給することと、
    前記NH を前記石英エンベロープの外側の前記内部空間に流して、その後ある流量で前記石英エンベロープの内部に流すことと、
    前記NH を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも600℃のある温度に維持することと、
    前記NH を前記石英エンベロープの外側の前記内部空間に流して、その後前記石英エンベロープの内部に流す間、前記内部空間を少なくとも10atmのある圧力に維持することとを含む、前記石英エンベロープの内部にNH の流れを導入することとを有する方法。
  5. 前記ある温度が約1000℃である、請求項2または4に記載の方法。
  6. 前記ある圧力が約10atmと20atmとの間に維持される、請求項1または4に記載の方法。
  7. 前記ある流量が1slmと20slmとの間にある、請求項1または4に記載の方法。
  8. 前記酸化物層が酸化ケイ素を含む、請求項1または4に記載の方法。
JP2018562292A 2016-06-01 2017-05-31 3dnand用のトンネル酸化物の高圧でのアンモニア窒化 Active JP6759366B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201662343919P 2016-06-01 2016-06-01
US62/343,919 2016-06-01
PCT/US2017/035151 WO2017210263A1 (en) 2016-06-01 2017-05-31 High pressure ammonia nitridation of tunnel oxide for 3dnand applications

Publications (2)

Publication Number Publication Date
JP2019518333A JP2019518333A (ja) 2019-06-27
JP6759366B2 true JP6759366B2 (ja) 2020-09-23

Family

ID=60477859

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018562292A Active JP6759366B2 (ja) 2016-06-01 2017-05-31 3dnand用のトンネル酸化物の高圧でのアンモニア窒化

Country Status (5)

Country Link
US (2) US20170349996A1 (ja)
JP (1) JP6759366B2 (ja)
KR (2) KR102306570B1 (ja)
CN (1) CN109196621B (ja)
WO (1) WO2017210263A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510545B2 (en) 2016-06-20 2019-12-17 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
US10103027B2 (en) 2016-06-20 2018-10-16 Applied Materials, Inc. Hydrogenation and nitridization processes for modifying effective oxide thickness of a film
CN109576636B (zh) * 2019-01-23 2020-12-01 南京六创科技发展有限公司 一种金属工件渗氮处理装置
US11830725B2 (en) 2020-01-23 2023-11-28 Applied Materials, Inc. Method of cleaning a structure and method of depositing a capping layer in a structure
KR20240041664A (ko) * 2022-09-23 2024-04-01 주식회사 에이치피에스피 반도체 소자의 제조 방법
WO2024063588A1 (ko) * 2022-09-23 2024-03-28 주식회사 에이치피에스피 반도체 소자의 제조 방법

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5518054A (en) * 1978-07-25 1980-02-07 Nec Corp Fabricating method of semiconductor device
JPS5710242A (en) * 1980-06-20 1982-01-19 Mitsubishi Electric Corp Manufacture of semiconductor device
US6251720B1 (en) * 1996-09-27 2001-06-26 Randhir P. S. Thakur High pressure reoxidation/anneal of high dielectric constant materials
JP2001035917A (ja) * 1999-07-19 2001-02-09 Hitachi Ltd 半導体装置およびその製造方法
US6436819B1 (en) * 2000-02-01 2002-08-20 Applied Materials, Inc. Nitrogen treatment of a metal nitride/metal stack
US6494998B1 (en) * 2000-08-30 2002-12-17 Tokyo Electron Limited Process apparatus and method for improving plasma distribution and performance in an inductively coupled plasma using an internal inductive element
US6451662B1 (en) 2001-10-04 2002-09-17 International Business Machines Corporation Method of forming low-leakage on-chip capacitor
JP3768480B2 (ja) * 2002-02-14 2006-04-19 Necエレクトロニクス株式会社 半導体装置及びその製造方法
US6846380B2 (en) 2002-06-13 2005-01-25 The Boc Group, Inc. Substrate processing apparatus and related systems and methods
KR20050019129A (ko) * 2002-06-13 2005-02-28 비오씨 에드워즈 인코포레이티드 기판 처리 장치 및 기판 처리 방법
JP2005019802A (ja) * 2003-06-27 2005-01-20 Fujitsu Ltd 半導体装置の製造方法およびウェーハ構造体
KR20050056391A (ko) 2003-12-10 2005-06-16 주식회사 하이닉스반도체 반도체 소자의 소자 분리막 형성 방법
JP2005277196A (ja) 2004-03-25 2005-10-06 Elpida Memory Inc 半導体装置の製造方法
US7491964B2 (en) 2005-01-17 2009-02-17 International Business Machines Corporation Nitridation of STI fill oxide to prevent the loss of STI fill oxide during manufacturing process
CN101273671A (zh) * 2005-09-26 2008-09-24 大见忠弘 等离子处理方法及等离子处理装置
US20070187386A1 (en) * 2006-02-10 2007-08-16 Poongsan Microtec Corporation Methods and apparatuses for high pressure gas annealing
US7737050B2 (en) * 2006-10-30 2010-06-15 International Business Machines Corporation Method of fabricating a nitrided silicon oxide gate dielectric layer
KR20080074501A (ko) * 2007-02-09 2008-08-13 주식회사 하이닉스반도체 반도체 메모리 소자의 소자 분리막 형성 방법
CN100555692C (zh) * 2007-09-11 2009-10-28 南京大学 提高掺氧硅基氮化物薄膜电致发光器件发光效率的方法
CN101447447B (zh) * 2007-11-27 2010-05-26 上海华虹Nec电子有限公司 用于沟槽隔离的本征吸杂的方法
JP4959733B2 (ja) * 2008-02-01 2012-06-27 東京エレクトロン株式会社 薄膜形成方法、薄膜形成装置及びプログラム
US20090286402A1 (en) * 2008-05-13 2009-11-19 Applied Materials, Inc Method for critical dimension shrink using conformal pecvd films
US8481433B2 (en) * 2009-03-31 2013-07-09 Applied Materials, Inc. Methods and apparatus for forming nitrogen-containing layers
US20100244206A1 (en) * 2009-03-31 2010-09-30 International Business Machines Corporation Method and structure for threshold voltage control and drive current improvement for high-k metal gate transistors
US8748259B2 (en) * 2010-03-02 2014-06-10 Applied Materials, Inc. Method and apparatus for single step selective nitridation
US9512520B2 (en) * 2011-04-25 2016-12-06 Applied Materials, Inc. Semiconductor substrate processing system
US9008602B2 (en) * 2012-05-04 2015-04-14 Qualcomm Incorporated Radio frequency switch for diversity receiver
US20150235953A1 (en) * 2014-02-14 2015-08-20 Taiwan Semiconductor Manufacturing Company Limited Semiconductor device and formation thereof
CN104532207B (zh) * 2014-12-23 2017-01-25 国家纳米科学中心 一种氮氧化硅膜材料及其制备方法和用途

Also Published As

Publication number Publication date
KR102306570B1 (ko) 2021-09-30
WO2017210263A1 (en) 2017-12-07
KR20200133830A (ko) 2020-11-30
US20170349996A1 (en) 2017-12-07
US10870911B2 (en) 2020-12-22
KR20190004362A (ko) 2019-01-11
KR102228219B1 (ko) 2021-03-17
US20190203332A1 (en) 2019-07-04
CN109196621A (zh) 2019-01-11
JP2019518333A (ja) 2019-06-27
CN109196621B (zh) 2023-09-05

Similar Documents

Publication Publication Date Title
JP6759366B2 (ja) 3dnand用のトンネル酸化物の高圧でのアンモニア窒化
KR102357418B1 (ko) 유기금속 공-반응물들과의 교차-복분해 반응들을 통해 sic 및 sicn 막들을 증착시키기 위한 장치들 및 방법들
KR102641077B1 (ko) 텅스텐 클로라이드 전구체를 사용하여 텅스텐 박막 및 텅스텐 나이트라이드 박막을 준비하는 방법들
KR102386744B1 (ko) 작은 임계 치수의 피쳐에서 텅스텐 컨택 저항을 개선하는 방법
KR102572271B1 (ko) 몰리브덴을 함유하는 저 저항률 막들
US10529722B2 (en) Tungsten for wordline applications
KR102127530B1 (ko) 삼성분 텅스텐 붕소화 질화물 필름 및 형성 방법
JP2018011067A (ja) プラズマ活性化されるコンフォーマル誘電体膜
TW202129049A (zh) 鉬填充
KR102394249B1 (ko) 코발트에 대한 망간 배리어 층 및 접착 층
CN101298663A (zh) 使用化学气相沉积工艺来沉积高-k电介质材料的方法
KR20090007633A (ko) 전계 효과 트랜지스터의 게이트 유전체 제조 방법
KR102410092B1 (ko) 텅스텐의 ald
KR20220160624A (ko) 핵생성 억제에 의한 피처 충진
TW202237880A (zh) 低電阻脈衝cvd鎢
KR20210158419A (ko) 핵생성-프리 텅스텐 증착
KR101817833B1 (ko) 텅스텐막의 성막 방법
KR20240052872A (ko) 반도체 프로세싱 동안 프로세스 가스 램핑
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200902

R150 Certificate of patent or registration of utility model

Ref document number: 6759366

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250