KR100255699B1 - 반사방지층 및 이를 리소그래피로 패턴화하는 방법 - Google Patents

반사방지층 및 이를 리소그래피로 패턴화하는 방법

Info

Publication number
KR100255699B1
KR100255699B1 KR1019950701038A KR19950701038A KR100255699B1 KR 100255699 B1 KR100255699 B1 KR 100255699B1 KR 1019950701038 A KR1019950701038 A KR 1019950701038A KR 19950701038 A KR19950701038 A KR 19950701038A KR 100255699 B1 KR100255699 B1 KR 100255699B1
Authority
KR
South Korea
Prior art keywords
layer
asi
antireflective
asin
etching process
Prior art date
Application number
KR1019950701038A
Other languages
English (en)
Other versions
KR950703789A (ko
Inventor
카를-하인쯔 퀴스터스
파울 퀴퍼
귄터 체흐
헬무트 요스비히
Original Assignee
칼 하인쯔 호르닝어
지멘스 악티엔게젤샤프트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 칼 하인쯔 호르닝어, 지멘스 악티엔게젤샤프트 filed Critical 칼 하인쯔 호르닝어
Publication of KR950703789A publication Critical patent/KR950703789A/ko
Application granted granted Critical
Publication of KR100255699B1 publication Critical patent/KR100255699B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/004—Photosensitive materials
    • G03F7/09—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers
    • G03F7/091—Photosensitive materials characterised by structural details, e.g. supports, auxiliary layers characterised by antireflection means or light filtering or absorbing means, e.g. anti-halation, contrast enhancement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00—Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/151—Matting or other surface reflectivity altering material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/952—Utilizing antireflective layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Structural Engineering (AREA)
  • Architecture (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Drying Of Semiconductors (AREA)
  • Surface Treatment Of Optical Elements (AREA)
  • Laminated Bodies (AREA)
  • Optical Elements Other Than Lenses (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

aSi 또는 aSi/aSiN으로 이루어진 층은 반도체 기판(1) 위에 층(2)을 리소그래피로 패턴화하기 위하여 이용된다. 반사억제는 aSi 층에서의 흡광과 aSiN 층에서의 간섭을 근거로 한다. 배면의 광학분리가 이루어진며, 따라서 이러한 반사방지층은 보편적으로 응용할 수 있다.

Description

반사방지층 및 이를 리소그래피로 패턴화하는 방법
본 발명은 포토레지스트 마스크 및 에칭 공정을 이용하여 반도체 기판 위에 층을 패턴화하는 방법, 패턴화될 층을 가진 반도체 장치 및 층을 리소그래피로 패턴화할 때 반사방지층으로 aSi(비결정 실리콘) 또는 aSi/aSiN 층의 사용방법에 관한 것이다.
반도체 기술에서, 반사에 대한 문제점은 부가된 층의 리소그래피 패턴화에서 공지되어 있다. 포토레지스트을 포함하여 반도체 기판 위에 부가된 층의 굴절률 및 흡광계수와 같은 광학성질에 따라, 포토레지스트를 비추기 위하여 이용된 광의 반사 및 굴절이 모든 층 경계면에 발생한다. 포토레지스트로의 후방 반사는 예를들어 패턴화될 층의 표면에서 발생하여; 간섭 및 흡광이 바람직하지 못한 국부강도 변화를 야기한다.
이러한 문제점은 포토레지스트층 전에 전체 표면위에 가해진 반사방지층에 의하여 감소될 수 있다. 상이한 레지스트 두께에 의한 라인-폭 변화가 감소되며 모서리에서의 반사영향도 감소하여, 그 결과 소위 강대조(high-contrast) 레지스트의 이용이 가능하다. 반사방지층은 보통 포토레지스트층 바로 밑에 있으며, 그 결과 반사반지층은 층이 패턴화될 수 있기전에 먼저 에칭되어야 한다. 특히, 패턴화 중에 치수정확도를 확실히 하고 공정주기를 가능한한 짧게 유지하기 위하여, 가능한 한 얇은 반사방지층이 일반적으로 이용된다. 상기 얇은 방사방지층의 작용은 일차적으로 간섭효과에 근거하며, 특히 반사방지층 또는 모든 광학적으로 작용하는층, 즉 노광에 의하여 영향을 받는 층, 에서의 간섭에 근거한다. 특히 광학적으로 작용하는 모든 하부층의 광학성질에 따른 정확한 층 두께가 반사방지층에 대하여 유지되어야 한다. 밑에 놓여있는 층 중 하나가 반도체 기판상의 상이한 포인트에서 상이한 층 두께를 가진다면, 만족한 반사방지 작용은 거의 이룰수 없다.
반사방지층으로서 얇은 aSi(비결정성 실리콘)층을 이용하는 것이 공지되어 있다. 그 작용은 간섭에 근거하며 따라서, 상술한 바와같이, 굴절률이 상대적으로 높기 때문에 (약 4-4,5), 몇 nm 크기인 하부층에 정확하게 매칭되는, 층두께를 필요로 한다. 만족한 결과는 알루미늄과 같은 높은 반사층 위에서만 얻을 수 있다. 패턴화될 층이 부분적으로 투명하다면 aSi 층 두께는 공정기술에 의하여 가능한 것 보다 좁은 한계치 내에 유지되어야 한다.
반사방지층의 이용은 트랜지스터 게이트로 이용되는 폴리실리콘층 또는 폴리사이드층에 특히 유용하다. 이러한 경우에, 라인-폭 허용공차를 패턴화 중에 작게 유지하는 것이 중요한데, 이는 이들 허용오차가 회로의 전기적 성질을 직접 결정하기 때문이다. 트랜지스터 게이트의 폴리실리콘층 또는 폴리사이드층의 경우에, 폴리실리콘층과 동일한 포토레지스트 마스크로 패턴화된 산화물층 또는 질화물층을 상기 폴리실리콘 또는 폴리사이드층 상부에 가하는 것이 필요한데, 이른 예를들어 트랜지스터의 소스/드레인 영역과 나중에 자기정렬된 접점을 형성 할 수 있도록 하기 위해서이다. 폴리실리콘 위의 산화물처럼, 합성된 층 구조의 광학성질 때문에, 반사억제를 얻는 것은 곤란하다. 반사방지층을 이용하지 않으면, 반사율은 폴리실리콘 위의 산화물 층 두께에 의존하며, 약 23 내지 36%이다.
폴리실리콘(또는 폴리사이드)위에 산화물을 포함한 층구조에 대하여 다음 반사방지층이 적당하다;
-산화물과 폴리실리콘 사이의 질화규소. 이 경우에 질화물의 층 두께는 좁은 범위 (57 내지 67nm) 이내에 유지되어야 한다. 40˚ 이하의 기울기를 가진 8계단 (레지스트층 아래의 지형)에서, 포토레지스트에서의 반사율은 15% 이하를 유지할 수 있다.
-예를들어 스퍼터링 중에 비결정성 규소층에 결합되어 있는 질소인, 산화물 및 폴리실리콘 사이의 aSiN. 상기 aSiN 층의 두께는 약 36 내지 62nm이어야 하며, 따라서 레지스트에서의 반사율은 15%이상이다.
두 경우에, 반사방지층은 산화물층 밑에 배치되며 다음 공정에서 더 이상 제거 되지 않는다. 이는 여러 가지 이유에서 바람직하지 못한바, 예를들어 상당한 압박이 요구되는 질화물 층 두께에 의하여 밑에 놓여있는 층 위에 가해진다. 또한 산화물층의 두께는 자유롭게 선택될 수 없다.
다른 반사방지층은 지로하티타늄이며, 반사억제는 흡광에 의하여 이루어진다. 그러나, 질화 티타늄 층의 패턴화 및, 특히 패턴화될 층의 에칭후의 질화티타늄층의 제거는 문제를 발생시킨다. 질화티타늄층의 제거중에, 잔류물이 반도체 위에 남지 않도록 하여야 하는데, 이는 상기와 같은 금속 오물은 다음의 고온 단계에 의하여 회로의 내구성에 상당한 손상을 발생시킬 수 있다. 따라서 질화티타늄은 예를들어 게이트 레벨에서 패턴화 하기에 적합하지 않다.
본 발명의 목적은 보편적으로 이용될 수 있는 반사방지층, 즉 예를들어 특별하게 수정되어, 그 층 두께를 가지지 않는, 어느 밑에 놓여있는 층에 의하여 확실한 반사억제를 이룰수 있는 반사방지층을 제공하는 것이다. 다음 공정 단계에서 에칭하고 어떠한 바람직하지 못한 현상을 가지지 않는 것은 간단하다. 또 다른 목적은 포토레지스트 마스크를 이용하여 적정층이 반도체 기판위에 패턴화될 수 방법과, 문제가 되는 반사가 포토레지스트의 노출에서 상당히 감소되는 방법을 제공한다.
이러한 목적은 특허청구 범위 제1, 10 및 11항에 의하여 이루어진다.
본 발명은 반사방지층으로 두꺼운 aSi층 또는 aSi/aSiN 층의 이용을 근거로 하며, 층 두께 d는 노광파장 λ의 적합한 흡광이 보장되도록 선택된다.
반사방지층으로 들어가는 강도 Io의 85%흡광이 적당하며, 이 경우 요구되는 층 두께는 적어도 d=1n0.15/α(λ) = 1.9/α(λ)이다. 일반적으로, 흡광 1-I/Io에 대하여, 층 두께는 적어도 d=-1n(I/Io)/α(λ)이어야 하며, 여기서 α(λ)는 aSi 층의 흡광 계수이며, 이는 예를들어 스펙트럼 타원계(elliposmeter)로 결정될 수 있다.
UV광 (노광파장 λ = 436 nm, g -라인)과 약 4.8의 굴절률을 가진 노광에 대하여, 예를들어 약 70-100nm 두께의 aSi층이 부가된다. 반사방지층에서의 흡광 때문에, 배면, 즉 특히 패턴화될 층의 광학적 분리가 이루어지며, 그 결과 본 발명에 따른 반사방지층은 특별한 조정없이 보편적으로 이용될 수 있다. 이와 관련하여, aSi/aSiN 층의 이용은 많은 경우에 바람직한데, 이는 aSiN의 굴절률이 aSi 굴절률 및 일반적으로 이용된 포토레지스트 굴절률 사이이기 때문이다. 반사방지층/레지스트 경계면에서 레지스트 쪽으로 반사는 aSiN 층에서 발생하는 간섭결과로 감소될 수 있다.
반사방지층은 i-라인 노광에서 특히 바람직하게 이용될 수 있는데, 이는, 만약 반사방지층이 없다면 폴리실리콘/산화물 이중 층의 반사율이 최고 60%까지 상승하기 때문이다.
보편적으로 이용될 수 있을 뿐만 아니라, 본 발명이 장점은 반도체 기술에서 표준이어서 공정상의 위험이 없고 여러 에칭 공정에 공지되어 있는 재료를 이용하는데 있다. 모든 곳에서 동일한 반사방지층의 층 두께와 관련하여, 상기 에칭 공정은 예를들어 패턴화될 때 양호한 치수 정확성을 보장한다. 반사방지층은 하부 층 또는 층들을 패턴화한 후에 쉽게 제거될 수 있지만, 반사방지층은 또한 층위에 남아 있을 수 있으며 완전하게 산화될 수 있다. 회로의 전기적 성질 또는 다음 공정 단계는 본 발명에 따른 프로세스에 의하여 손상되지 않는다.
이하 도면에 도시된 실시예를 참조로 본 발명을 상세히 설명한다.
제1내지 3도는 반도체 장치의 단면을 기준으로 본 발명에 따른 방법 및 반도체 장치의 실시예에서 단계를 도시한다.
제1도 : 상부 서브층(2b)인 산호규소 및 하부 서브층(2a)인 폴리실리콘으로 구성된 이중층이 패턴화될 층(2)으로서 반도체 기판(1)위에 놓여있다. 이 위에 aSi/aSiN 층(3)이 예를들어 스퍼터링 공정에 의하여 전체 표면 위에 부가되며, 층 두께는 바람직하게 약 70-100nm이며 그 위에 45-65nm aSiN이 놓여진다. 이와 관련하여, 가장 적합한 층 두께는 그 중에서도 aSi,aSi/N 및 포토레지스트의 굴절률과 흡광계수 α(λ)와 노광파장에 따르지만, 하부층(2a, 2b) 또는 더 밑에 놓여있는 층(도시안됨)의 성질에 의존하지는 않는다.
실시예에서, λ = 436nm에서 aSi 굴절률(실제 부분)은 약 4.8이며 aSiN의 굴절률은 약 2.3이고, aSi의 흡광계수는 약 19㎛-2이다.
패턴화될 층의 두께는 자유롭게 선택될 수 있다. 포토레지스트층을 부가 하고, 노광시키고(노광 파장 λ = 436nm) 그리고 현상함으로써 발생된 포토레지스트 마스크(4)는 반사방지층 위에 놓인다. 반사방지층 때문에, 예를들어 포토레지스트 마스크(4)에서의 라인-폭 변화는 상당히 작다.
제2도 : 반사방지층(3)은 포토레지스트 마스크(4)를 이용하여 이방성 에칭 공정에서 패턴화된다. 이러한 목적을 위하여, 산화물에 대하여 선택적인 폴리실리콘 에칭공정 또는 산화물 에칭에 이용되는 폴리실리콘/-산화물 에칭 공정이 이용된다. 첫 번째 경우에, 산화물(26)은 노출된 점에서 추가 에칭 공정에 의해, 에칭된다. 끝으로 포토레지스트 마스크(4)가 제거된다.
제3도 : 바람직하게, 노출되어 있는 aSiN이 에칭된다. 상기 에칭은 폴리 실리콘(2a)에 대하여 선택될 수 있거나, 또는 폴리실리콘 에칭에 이용되는 에칭 공정과 함께 수행될 수 있다. 다음에 폴리실리콘도 마스크로서 폴리실리콘의 상부에 계속 남아있는 층을 이용하여 에칭된다. 바람직하게, 잔류 반사방지층(aSi(3))은 이러한 공정중에 동일 시간에서 제거되며, 그 결과 산화물층(2b)만이 에칭종류시 마스크가 된다. 상대적으로 긴 과도 에칭시간(예를 들어 트랜지스터 게이트용 폴리 실리콘 층의 에칭에서)의 결과로, 상대적으로 두꺼운 aSi층 이라도 확실하게 제거될 수 있다. 에칭 공정은 산화물에 대하여 충분히 선택적이어야 한다.
이러한 방법은 몇 부분에서 변결될 수 있다. 따라서, 예를들어 레지스트 마스크는 반사방지층(3)의 패턴화에서만 이용되고 그 다음에 제거될 수 있다. 층 (이 경우 산화물)의 패턴화는 적당하게 선택된 에칭 공정하에서의 마스크로서 반사 방지층을 이용하여 수행된다. 포토레지스트 마스크는 또한 반사방지층이 노출되어 있는 부분을 통하여 완전하게 에칭되기 전에 제거될 수 있다. 반사방지층은 층 또는 여러층의 패턴화 다음에 선택적으로 제거될 수 있으며 또는 반도체 장치위에 남아있을 수 있으며 그리고 예를들어 산화에 의하여 비전도층으로 변화될 수 있다. aSiN 층 및 aSi 층은 에칭 공정에 의하여 선택적으로 제거될 수 있다.

Claims (11)

  1. 포토레지스트 마스크(4)와 에칭 공정을 이용하여 반도체 기판(1) 위에 층(2)을 패턴화하는 방법에 있어서, 포토레지스트 마스크(4)를 형성하기 전에, aSi/aSiN 층(3)이 반사방지 층으로서 가해지며 aSi 층의 층두께 (d)는 d ≥ - 1n (I/Io)/α(λ) 조건을 만족시키며, 상기 식에서 α(λ)는 노광 파장 λ에서 aSi 층의 흡광 계수이며 (1-I/Io)는 반사방지 층에서 주어진 흡광인 것을 특징으로 하는 방법.
  2. 제1항에 있어서, -층(2)에 반사방지 층(3)을 가하는 단계, -포토레지스트를 가하고, 노광시키고 그리고 현상시킴으로써 포토레지스트 마스크(4)를 형성하는 단계, -에칭공정을 이용하여, 노출된 부분의 반사방지 층(3)을 제거하는 단계, -에칭공정을 이용하여, 노출된 부분의 반사방지 층(2)을 제거하는 단계, -포토레지스트 마스크(4)를 제거하는 단계를 포함하는 것을 특징으로 하는 방법.
  3. 제1 또는 2항에 있어서, 포토레지스트 마스크(4)를 제거하는 단계는, 에칭 공정을 이용하여 노출된 부분에서 층(2)를 제거하는 단계전에, 수행되는 것을 특징으로 하는 방법.
  4. 제1내지 3항 중 어느 한항에 있어서, 70-100nm 두께의 aSi 층과 그 상부의 45-65nm 두께의 aSiN 층은 반사방지층(3)으로서 이용되는 것을 특징으로 하는 방법.
  5. 제2내지 4항 중 어느 한항에 있어서, 그 후에 반사방지층(3)을 제거하는 단계가 수행되는 것을 특징으로 하는 방법.
  6. 제2내지 4항 중 어느 한항에 있어서, 그 후에 반사방지층(3)은 산화되는 것을 특징으로 하는 방법.
  7. 제2내지 6항 중 어느 한항에 있어서, 다중층(2a,2b)은 층(2)로서 이용되는 것을 특징으로 하는 방법.
  8. 제7항에 있어서, 공정 단계에서 노출된 부분에서의 층(2)을 제거할 때, 다중층의 상부 서브층(2b)만이 먼저 제거되고, 최종 공정단계 다음에 또는 반사방지 층(3)의 제거와 동시에, -에칭 공정에서 다중층의 하부 서브층(2a)를 제거하는 공정 단계가 노출된 부분에서 수행되는 것을 특징으로 하는 방법.
  9. 제8항에 있어서, 반사방지 층(3)의 제거중에, aSiN 층이 먼저 제거되고 그 다음에 aSi 층 및 하부 서브층(2a)이 동시에 제거되는 것을 특징으로 하는 방법.
  10. 반도체 기판(1)에 가해진 하나의 층 또는 다중층(2)의 리소크래피 패턴화 방법에 있어서, α(λ)가 노광파장 λ에서 aSi 층의 흡광 계수이고 (1-I/Io)가 반사방지층에서 주어진 흡광일 때 aSi 층의 두께 d가 조건식 d ≥ - 1n (I/Io)/α(λ)을 만족하는 aSi 층 또는 aSi/aSiN 층을 반사방지층으로서 사용하는 것을 특징으로 하는 리소크래피 패턴화 방법.
  11. 반도체 기판(1)위에 형성될 하나의 층(2) 또는 다중층, 그리고, 거기에 반사 방지층으로써 가해진 aSi 층 또는 aSiN층을 포함하며, α(λ)는 노광파장 λ에서 aSi 층의 흡광 계수이고 (1-I/Io)는 주어진 흡광일 때 상기 층의 두께가 조건식 d ≥ - 1n (I/Io)/α(λ)을 만족하는 것을 특징으로 하는 반도체 구조물.
KR1019950701038A 1992-09-18 1993-09-14 반사방지층 및 이를 리소그래피로 패턴화하는 방법 KR100255699B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4231312A DE4231312C2 (de) 1992-09-18 1992-09-18 Antireflexschicht und Verfahren zur lithografischen Strukturierung einer Schicht
DEP4231312.0 1992-09-18
PCT/DE1993/000857 WO1994007260A1 (de) 1992-09-18 1993-09-14 Antireflexschicht und verfahren zur lithografischen struckturierung einer schicht

Publications (2)

Publication Number Publication Date
KR950703789A KR950703789A (ko) 1995-09-20
KR100255699B1 true KR100255699B1 (ko) 2000-06-01

Family

ID=6468300

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950701038A KR100255699B1 (ko) 1992-09-18 1993-09-14 반사방지층 및 이를 리소그래피로 패턴화하는 방법

Country Status (8)

Country Link
US (1) US5747388A (ko)
EP (1) EP0662243B1 (ko)
JP (1) JPH08501190A (ko)
KR (1) KR100255699B1 (ko)
AT (1) ATE170009T1 (ko)
DE (2) DE4231312C2 (ko)
TW (1) TW242690B (ko)
WO (1) WO1994007260A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5891784A (en) * 1993-11-05 1999-04-06 Lucent Technologies, Inc. Transistor fabrication method
US5486267A (en) * 1994-02-28 1996-01-23 International Business Machines Corporation Method for applying photoresist
GB2291207B (en) * 1994-07-14 1998-03-25 Hyundai Electronics Ind Method for forming resist patterns
US5854132A (en) * 1994-11-29 1998-12-29 Advanced Micro Devices, Inc. Method for exposing photoresist
US5841179A (en) * 1996-08-28 1998-11-24 Advanced Micro Devices, Inc. Conductive layer with anti-reflective surface portion
US6107172A (en) * 1997-08-01 2000-08-22 Advanced Micro Devices, Inc. Controlled linewidth reduction during gate pattern formation using an SiON BARC
KR100256110B1 (ko) * 1997-08-16 2000-05-01 윤종용 반도체 장치의 상호연결 및 그의 형성 방법
US6121133A (en) 1997-08-22 2000-09-19 Micron Technology, Inc. Isolation using an antireflective coating
US7804115B2 (en) * 1998-02-25 2010-09-28 Micron Technology, Inc. Semiconductor constructions having antireflective portions
US6274292B1 (en) * 1998-02-25 2001-08-14 Micron Technology, Inc. Semiconductor processing methods
US6200734B1 (en) * 1998-06-15 2001-03-13 Lucent Technologies Inc. Method for fabricating semiconductor devices
US6297170B1 (en) * 1998-06-23 2001-10-02 Vlsi Technology, Inc. Sacrificial multilayer anti-reflective coating for mos gate formation
US6281100B1 (en) 1998-09-03 2001-08-28 Micron Technology, Inc. Semiconductor processing methods
US6294459B1 (en) 1998-09-03 2001-09-25 Micron Technology, Inc. Anti-reflective coatings and methods for forming and using same
US6268282B1 (en) 1998-09-03 2001-07-31 Micron Technology, Inc. Semiconductor processing methods of forming and utilizing antireflective material layers, and methods of forming transistor gate stacks
US6037266A (en) * 1998-09-28 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for patterning a polysilicon gate with a thin gate oxide in a polysilicon etcher
US6093973A (en) * 1998-09-30 2000-07-25 Advanced Micro Devices, Inc. Hard mask for metal patterning
DE19852852A1 (de) * 1998-11-11 2000-05-18 Inst Halbleiterphysik Gmbh Lithographieverfahren zur Emitterstrukturierung von Bipolartransistoren
US6828683B2 (en) * 1998-12-23 2004-12-07 Micron Technology, Inc. Semiconductor devices, and semiconductor processing methods
US6191016B1 (en) * 1999-01-05 2001-02-20 Intel Corporation Method of patterning a layer for a gate electrode of a MOS transistor
US7235499B1 (en) * 1999-01-20 2007-06-26 Micron Technology, Inc. Semiconductor processing methods
US6444588B1 (en) 1999-04-26 2002-09-03 Micron Technology, Inc. Anti-reflective coatings and methods regarding same
US6890448B2 (en) * 1999-06-11 2005-05-10 Shipley Company, L.L.C. Antireflective hard mask compositions
US7067414B1 (en) * 1999-09-01 2006-06-27 Micron Technology, Inc. Low k interlevel dielectric layer fabrication methods
US6440860B1 (en) 2000-01-18 2002-08-27 Micron Technology, Inc. Semiconductor processing methods of transferring patterns from patterned photoresists to materials, and structures comprising silicon nitride
US6607984B1 (en) 2000-06-20 2003-08-19 International Business Machines Corporation Removable inorganic anti-reflection coating process
EP1762895B1 (en) * 2005-08-29 2016-02-24 Rohm and Haas Electronic Materials, L.L.C. Antireflective Hard Mask Compositions

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58136601A (ja) * 1982-02-08 1983-08-13 Kuraray Co Ltd オレフイン性不飽和化合物の乳化重合方法
JPS58171457A (ja) * 1982-03-31 1983-10-08 Kuraray Co Ltd 多孔性無機質材料用被覆剤
JPS596540A (ja) * 1982-07-05 1984-01-13 Toshiba Corp 半導体装置の製造方法
DE3475856D1 (en) * 1983-08-12 1989-02-02 Commissariat Energie Atomique Method for aligning a connecting line above an electrical contact hole of an integrated circuit
GB2145243B (en) * 1983-08-18 1987-08-26 Gen Electric Optical lithographic processes
US4563367A (en) * 1984-05-29 1986-01-07 Applied Materials, Inc. Apparatus and method for high rate deposition and etching
JPH0618193B2 (ja) * 1987-07-10 1994-03-09 日本電気株式会社 半導体装置の製造方法
US5254488A (en) * 1988-01-04 1993-10-19 International Business Machines Corporation Easily manufacturable thin film transistor structures
JP2730047B2 (ja) * 1988-04-20 1998-03-25 日本電気株式会社 イメージセンサおよびその製造方法
US5141564A (en) * 1988-05-03 1992-08-25 The Boeing Company Mixed ternary heterojunction solar cell
ATE123345T1 (de) * 1989-01-23 1995-06-15 Siemens Ag Verfahren zum herstellen einer siliziumnitridschicht, wie sie als antireflexschicht in photolithographieprozessen bei der herstellung hochintegrierter halbleiterschaltungen verwendet wird.
JPH04199876A (ja) * 1990-11-29 1992-07-21 Nec Corp 固体撮像素子およびその製法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
US5398133A (en) * 1993-10-27 1995-03-14 Industrial Technology Research Institute High endurance near-infrared optical window
US5418019A (en) * 1994-05-25 1995-05-23 Georgia Tech Research Corporation Method for low temperature plasma enhanced chemical vapor deposition (PECVD) of an oxide and nitride antireflection coating on silicon

Also Published As

Publication number Publication date
WO1994007260A1 (de) 1994-03-31
EP0662243A1 (de) 1995-07-12
EP0662243B1 (de) 1998-08-19
DE59308899D1 (de) 1998-09-24
DE4231312C2 (de) 1996-10-02
KR950703789A (ko) 1995-09-20
US5747388A (en) 1998-05-05
JPH08501190A (ja) 1996-02-06
TW242690B (ko) 1995-03-11
ATE170009T1 (de) 1998-09-15
DE4231312A1 (de) 1994-03-24

Similar Documents

Publication Publication Date Title
KR100255699B1 (ko) 반사방지층 및 이를 리소그래피로 패턴화하는 방법
US6057587A (en) Semiconductor device with anti-reflective structure
US4529685A (en) Method for making integrated circuit devices using a layer of indium arsenide as an antireflective coating
US6051369A (en) Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
KR20010051185A (ko) 비 흡수 레티클 및 이를 제조하는 방법
JPH10186632A (ja) ハーフトーン型位相シフトマスク用ブランク及びハーフトーン型位相シフトマスク
EP3958291A1 (en) Method for forming a lift-off mask structure
JP3620978B2 (ja) 半導体素子の製造方法
KR100283370B1 (ko) 반도체소자의제조방법
KR100274149B1 (ko) 금속막 패턴닝 방법
JPH0697065A (ja) 微細レジストパターンの形成方法
JP2591469B2 (ja) 位相シフトマスクの製造方法
FR2662518A1 (fr) Procede de fabrication d'un masque.
KR100269330B1 (ko) 반사 방지 캡 및 스페이서를 구비하는 반도체장치, 이의 제조방법 및 이를 이용한 포토레지스트 패턴의 제조방법
JPH0594945A (ja) パターン形成方法
JPS6086543A (ja) 微細パタ−ン形成方法
JPH04239116A (ja) 半導体装置の製造方法
KR0137718B1 (ko) 레지스트 스트립 공정방법
KR970007436B1 (ko) 반도체 소자의 미세선폭 패턴 형성방법
JP3498066B2 (ja) 半導体装置の製造方法
KR100415099B1 (ko) 반도체 소자의 반사 방지막 형성방법_
JPS603620A (ja) 微細パタ−ンの形成方法
Asai et al. KrF Trilayer Resist System using Azide-Phenol Resin Resist
KR100380277B1 (ko) 미세패턴 형성방법
JPH06338498A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130208

Year of fee payment: 14

EXPY Expiration of term