KR100278908B1 - 반도체소자의 감광막패턴 제조방법 - Google Patents

Abstract

본 발명은 반도체 소자의 감광막 패턴 제조방법에 관한것으로서, 반도체 기판상에 감광막을 도포한 후, 상기 감광막의 패턴으로 예정된 부분을 소정 두께 제거하여 요홈을 형성하고, 상기 요홈을 SOG 패턴으로 메운 후, 상기 SOG 패턴을 마스크로 감광막을 건식식각하여 감광막패턴을 형성하였으므로, 노광에너지가 감소되어 노광 공정 여유도가 증가되고, 반사광에 의한 나칭을 방지하여 공정 수율 및 소자의 신뢰성을 향상시킬 수 있다.

Description

반도체 소자의 감광막 패턴 제조방법

제1도는 종래 기술에 따라 감광막패턴이 형성된 상태의 단면도.

제2a-d도는 본 발명에 따른 감광막패턴 제조 공정도.

<도면의 주요부분에 대한 부호의 설명>

11, 21 : 반도체기판 12, 22 : 필드산화막

13, 23 : 게이트산화막 14, 24 : 폴리실리콘층

15, 25 : 감광막 26 : 요홈

27 : SDG 패턴 28 : 게이트 전극

본 발명은 반도체소자의 감광막 패턴 제조방법에 관한 것으로서, 특히 감광막의 패턴으로 예정된 부분의 상측 일부만을 노광 현상하여 요홈을 형성한 후, 상기 요홈을 에스.오.지(spin on glass; 이하 SOG라 칭함)로 채우고, 상기 SOG를 식각 장벽으로하여 나머지 노출된 감광막을 플라즈마 식각하여 SOG의 하부에 감광막패턴을 형성하여 기판의 단차에 의한 나칭을 방지할 수 있는 반도체소자의 감광막패턴 제조방법에 관한것이다.

최근 반도체 소자의 고집적화 추세는 미세 패턴 형성기술의 발전에 큰 영향을 받고 있다. 특히 사진 공정에 의해 형성되는 감광막 패턴은 반도체 소자의 제조 공정중에서 식각 또는 이온 주입 공정 등의 마스크로 매우 폭넓게 사용되고 있다. 따라서 감광막 패턴의 미세 패턴화, 공정 진행의 안정성, 공정 완료 후의 깨끗한 제거 그리고 잘못 형성된 감광막 패턴을 제거하고 다시 형성하는 재작업의 용이성 등이 필요하게 되었다.

종래 감광막 패턴 형성 공정을 제 1 도를 참조하여 살펴보면 다음과 같다.

먼저, 반도체기판(11) 상에 필드산화막(12)을 형성하고, 상기 구조의 전표면에 게이트산화막(13)과 게이트 전극이될 폴리실리콘층(14)을 형성한후, 상기 폴리실리콘(14)의 게이트 전극으로 예정된 부분상에 감광막(15)패턴을 형성한다.

상기 감광막(15) 패턴 형성 공정을 상세히 설명한다.

노광영역이 패턴이 되는 네가티브나 비노광영역이 패턴이 되는 포지티브 감광제 및 수지(resin) 등이 용제인 솔밴트에 일정 비율로 용해되어 있는 감광액을 반도체 기판 상에 균일하게 도포한 후, 축소 노광장치(step and repeat; stepper)를 사용하여 상기 감광막의 패턴으로 예정된 부분에 대응되거나 엇갈리게 크롬으로된 광차단막 패턴들이 형성되어 있는 노광 마스크를 통하여 빛을 선택적으로 조사하여 감광막 패턴을 형성할 부분들을 중합시킨다. 그다음 약알카리 현상액을 사용하여 상기 감광막의 중합되지 않은 비노광/노광 부분을 선택적으로 제거하여 감광막패턴을 형성한다.

상기와 같은 일반적인 감광막 패턴 형성 기술은 노광장치의 정밀도, 광의 파장 등과 같은 많은 제약 요인에 의해 어느정도 이하의 미세 패턴을 형성할 수 없다.

예를들어, 파장이 각각 436,365 및 248nm인 G-라인, i-라인 및 엑시머 레이저 스테퍼의 공정 분해능으로는 약 0.7, 0.5 또는 0.3㎛ 정도 크기의 패턴을 형성하는 정도가 한계이다.

따라서 상기와 같이 스테퍼의 광분해능 한계치 이하의 미세패턴을 형성하기 위하여 노광장치의 광파장을 짧게하거나, 랜즈 구경을 증가시켜며, 장비의 정밀도를 증가시키고 있으나 이러한 방법은 반도체 소자의 제조단가를 상승시키며, 기술적으로도 한계가 있어 고집적화가 어려운 문제점이 있다.

또한 상기 노광 마스크의 광차단막 패턴들이 축소노광장치의 광분해능 이하의 패턴 간격으로 형성되어 있으면, 광의 회절에 의해 넓은 면적에 약한 에너지로 노광되기 때문에 정확한 패턴이 형성되지 않고, 노광영역에 잔류층이 남게되어, 정확한 미세 패턴의 형성이 어렵다.

또한 반도체소자의 고집적화되어 감에 따라 기판 표면의 토폴로지의 변화가 매우 심해지는데, 노광 공정시 표면의 경사진 부분에서의 난반사광에 의해 감광막 패턴의 일부가 노광되어 손실되는 나칭(notching)이 발생하여 반도체 소자의 신뢰성 및 공정수율이 떨어지는 문제점이 있다.

또한 표면의 토폴로지 변화에 의해 감광막패턴의 두께가 증가되어 하부측 감광막을 충분히 노광하기 위해 노광에너지를 증가시키면, 노광 공정의 여유도가 감소되는 다른 문제점이 있다.

본 발명은 상기와 같은 문제점들을 해결하기 위한 것으로서, 본 발명의 목적은 감광막의 패턴으로 예정된 부분에 요홈에 형성하고 상기 요홈을 SOG로 채운 후, 상기 SOG를 식각 장벽으로하여 나머지 노출된 감광막을 플라즈마 식각하여 SOG 패턴의 하부에 감광막패턴을 형성하여, 기판의 단차에 의한 나칭을 방지하고, 노광 공정의 여유도를 증가시킬 수 있는 반도체소자의 감광막패턴 제조방법을 제공함에 있다.

상기와 같은 목적을 달성하기 위한 본 발명에 따른 반도체소자의 감광막 패턴 제조방법의 특징은, 반도체기판 상에 감광막을 형성하는 공정과, 상기 감광막의 패턴으로 예정된 부분을 소정두께 제거하여 요홈을 형성하는 공정과, 상기 요홈을 메우는 SOG 패턴을 형성하는 공정과, 상기 SOG 패턴을 마스크로하여 노출되어 있는 감광막을 이방성식각하여 상기 SOG 패턴 하부의 감광막패턴을 형성하는 공정을 구비함에 있다.

이하, 본 발명에 따른 반도체 소자의 감광막패턴 제조 방법에 관하여 첨부 도면을 참조하여 상세히 설명한다.

제 2 (a)-(d)는 본 발명에 따른 감광막패턴 제조 공정도로서, 게이트 전극을 정의하기 위한 감광막패턴의 예이다.

제 2 도(a)를 참조하면, 반도체기판(21)상에 필드산화막(22)을 형성한후, 상기 구조의 전표면에 게이트산화막(23)과 게이트 전극용 폴리실리콘층(24) 및 감광막(25)을 순차적으로 형성한다. 이때 상기 감광막(25)은 비노광영역이 패턴이 되는 포지티브형 감광액으로 형성하며, 유동성이 우수하여 상기 반도체기판(21) 표면의 토폴로지 변화를 평탄화한다. 그다음 상기 감광막(25)의 패턴으로 예정된 부분상의 소정두께만을 노광한 후, 현상하여 요홈(26)들을 형성한다.

제 2 도(b)를 참조하면, 상기 구조의 전표면에 SOC층(27)을 형성하여 상기 요홈(26)들을 메운 후, 상기 SOG층(27)을 전면 이방성식각하여 상기 요홈(26)을 메운 SOG층(27) 패턴을 형성한다.

제 2 도(c)를 참조하면, 상기 SOG층(27)을 식각마스크로하여 감광막(25)을 전면 플라즈마 이방성 식각하여 상기 SOG층(27)의 하부에 감광막(25) 패턴을 형성한다.

제 2 도(d)를 참조하면, 상기 SOG층(27)을 습식 식각 방법으로 제거하고, 상기 감광막(25) 패턴을 마스크로하여 상기 노출되어 있는 폴리실리콘층(24)을 제거하여 폴리실리콘층(24) 패턴으로된 게이트 전극(28)을 형성한후, 상기 감광막(25) 패턴을 제거한다.

상기에서는 포지티브 감광막을 예로 들었으나, 네가티브의 경우에도 패턴으로 예정된 부분에 노광되지 않도록하고 요홈을 형성하면된다.

이상에서 설명한 바와 같이, 본 발명에 따른 반도체소자의 감광막패턴 제조 방법은 반도체기판상에 감광막을 도포한 후, 상기 감광막의 패턴으로 예정된 부분을 소정두께 제거하여 요홈을 형성하고, 상기 요홈을 SOG 패턴으로 메운 후, 상기 SOG 패턴을 마스크로 감광막을 건식식각하여 감광막패턴을 형성하였으므로, 노광에너지가 감소되어 노광 공정 여유도가 증가되고, 반사광에 의한 나칭을 방지하여 공정 수율 및 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.

Claims (2)

1. 반도체기판 상에 감광막을 형성하는 공정과, 상기 감광막의 패턴으로 예정된 부분을 소정두께 제거하여 요홈을 형성하는 공정과, 상기 요홈을 메우는 SOG 패턴을 형성하는 공정과, 상기 SOG 패턴을 마스크로하여 노출되어 있는 감광막을 이방성식각하여 상기 SOG 패턴 하부의 감광막패턴을 형성하는 공정을 구비하는 반도체소자의 감광막패턴 제조방법.
2. 제1항에 있어서, 상기 SOG 패턴 형성공정이 상기 요홈이 형성되어 있는 감광막상에 SOG층을 형성한 후, 전면 이방성식각하여 형성하는 것을 특징으로하는 반도체 소자의 감광막패턴 제조방법.